EMIEMC设计讲座印刷电路板的EMI噪讯对策技巧
EMI模式和EMI抑制方法防治技 巧与挑战
包含EMI和EMS的EMC因为各国均立下法规规范，成为电子产品设计者无可迴避的问题。
面临各种EMI模式和各类EMI抑制方法，该如何因地制宜选择最佳对策让产品通过测试，同时又必须尽量降低成本强化产品竞争力，是所有电子产品设计人员必须仔细评估思考的课题。
EMI类型与解决方法所谓EMC（ElectromagneticCompatibility；电磁共容）实际上包含EMI （ElectromagneticInterference；电磁干扰）及EMS （ElectromagneticSensibility；电磁耐受）两大部份。
EMI指的是电气产品本身通电后，因电磁感应效应所产生的电磁波对週遭电子设备所造成的干扰影响，EMS则是指电气产品本身对外来电磁波的干扰防御能力，也就是电磁场的免疫程度。
简单来说，只要是需要电力工作的产品都会有EMI问题，浸淫EMC领域十多年的资深顾问余晓锜表示，一个电子产品中的EMI来源多半来自交换式电源供应迴路（SwitchingPowerSupplyCircuit）、振盪器（Crystal）和各类时钟信号（ClockSignal），而根据传导模式不同，EMI可分为接触传导（ConductedEmission）和幅射传导（RadiatedEmission）两类。
接触传导是由电源供应回路所形成的电磁波杂讯，透过实体的电源线或信号导线传送至电源电路内的一种电磁波干扰模式，此状况会造成与干扰设备使用同一电源电路的电气设备被电磁杂讯干扰，产生功能异常现象，通常发生在较低频；幅射传导则是电路本身通电之后，由电磁感应效应所产生的电磁波幅射发散所形成的电磁干扰模式，常见于高频。
幅射传导EMI产生的问题通常较接触传导严重，也更为棘手，其解决方式余晓锜归纳出下列几种：1.在干扰源加LC滤波回路。
2.在I/O端加上DeCapbypasstoGround,把杂讯导入大地。
3.用遮蔽隔离（Shielding）的方式把电磁波包覆在遮蔽罩内。
PCB设计中EMI传导干扰该如何处理？
PCB设计中EMI传导干扰该如何处理？
PCB设计中EMI传导干扰该如何处理？
我们在进行电子产品或设备进行EMI 分析时先要分析系统的干扰的传播路径。
如果在我们产品设计测试时出现超标的情况，能通过分析路径或者知道干扰源的路径对解决问题就变得轻松。
在实际应用中我将EMI 的耦合路径进行总结为设计提供理论依据。
EMI 的传播路径：感性耦合;容性耦合;传导耦合;辐射耦合。
在电磁兼容设计中，我们基本的理论是：确认噪声源；了解噪声源的特性；确认噪声源的传播路径。
对于开关电源系统，我们就噪声源进行了总结分析，电磁兼容的三要素是重点。
分析框从上面的三要素中，我们对EMI 的传播路径空间耦合和传导耦合比较熟悉。
我们实际也是重点在运用上述的理论来进行实践指导。
在实际进行电路设计时我们PCB 的设计也很关键，基本60%的EMC 问题都是PCB 设计的问题。
PCB 的设计问题受限于产品的PCB 大小、结构、接口的位置影响会导致我们例外的EMC 的问题。
EMI 传导干扰的以下几种路径
(总的EMI 的耦合路径)在电路中的分析如下：
上面的原理路径示意框注意电路中的感性元件：电感及变压器等等。
2.容性耦合路径问题
注意电路中任意相近的两根电流导线都会存在分布电容耦合：PCB 走线及连接线等等。
B.在进行特殊例分析时就出现实际的案例：EMI 传导设计-中高频部分优化我们共模滤波器没有明显的效果。
分析框如果我们的EMI 电路的滤波电路使用2 级滤波器结构;当共模电感大小和结构无论怎么调整测试都不能解决。
避免 pcb 设计中出现 emc 和 emi 的 9 个技巧 -回复
避免pcb 设计中出现emc 和emi 的9 个技巧-回复如何避免PCB 设计中出现EMC 和EMI 的问题。
引言：在电子产品的设计和制造过程中，电磁兼容性(EMC)和电磁干扰(EMI)是需要特别注意和解决的问题。
如果不正确处理EMC 和EMI，可能会导致电磁故障、性能问题、功能故障，甚至影响产品的市场竞争力。
因此，本文将介绍PCB 设计中的9个技巧，帮助避免EMC 和EMI 的出现。
一、理解EMC 和EMI 的概念：在开始探讨如何避免EMC 和EMI 之前，我们首先需要了解EMC 和EMI 的概念。
EMC 是指电子器件或系统在特定环境下能够以无干扰或受控的方式正常工作的能力。
而EMI 则是指电子器件或系统在工作过程中，产生的干扰能量向外界传播，对其他电子设备造成干扰。
二、合理布局与分离：PCB 设计中的布局和分离是避免EMC 和EMI 的重要因素之一。
在布局方面，应该合理规划电路板上各个模块、信号和功率链的位置，避免相互干扰。
在分离方面，设计者需要将模拟电路和数字电路、高频电路和低频电路、信号和功率线分离开来，避免它们之间的相互干扰。
三、地线设计和电源滤波：地线是PCB 设计中的一个重要因素，合理的地线设计能有效降低EMC 和EMI。
应尽量减少地线回路的面积，使用合适的地线宽度和间距，并注意地线与其他信号线的交叉。
同时，在电源输入端需要加入合适的滤波电路，以过滤电源线上的噪声，减轻EMI 的产生。
四、合理选择元器件和布局：元器件的选择和布局对于避免EMC 和EMI 也至关重要。
在选择元器件时，应优先选择具有良好EMC 性能的元器件，并根据设计需求选择合适的封装和引脚布局。
在布局过程中，需要避免元器件间的相互干扰，注意布局时的间距和引脚分离，以减少EMC 和EMI 发生的可能性。
五、正确使用屏蔽和引线：在设计PCB 时，合理使用屏蔽和引线也是减少EMC 和EMI 的一种有效方法。
对于高频和干扰敏感的电路，可以考虑添加屏蔽罩或屏蔽线，限制干扰源对电路的影响。
几种解决EMI问题的方法
几种解决EMI问题的方法对策一：尽量减少每个回路的有效面积图1 回路电流产生的传导干扰传导干扰分差模干扰DI和共模干扰CI两种。
先来看看传导干扰是怎么产生的。
如图1所示，回路电流产生传导干扰。
这里面有好几个回路电流，我们可以把每个回路都看成是一个感应线圈，或变压器线圈的初、次级，当某个回路中有电流流过时，另外一个回路中就会产生感应电动势，从而产生干扰。
减少干扰的最有效方法就是尽量减少每个回路的有效面积。
对策二：屏蔽、减小各电流回路面积及带电导体的面积和长度图2 屏蔽、减小各电流回路面积及带电导体的面积和长度如图2 所示，e1、e2、e3、e4为磁场对回路感应产生的差模干扰信号；e5、e6、e7、e8为磁场对地回路感应产生的共模干扰信号。
共模信号的一端是整个线路板，另一端是大地。
线路板中的公共端不能算为接地，不要把公共端与外壳相接，除非机壳接大地，否则，公共端与外壳相接，会增大辐射天线的有效面积，共模辐射干扰更严重。
降低辐射干扰的方法，一个是屏蔽，另一个是减小各个电流回路的面积（磁场干扰），和带电导体的面积及长度（电场干扰）。
对策三：对变压器进行磁屏蔽、尽量减少每个电流回路的有效面积图3 变压器漏磁对回路产生的电磁感应如图3所示，在所有电磁感应干扰之中，变压器漏感产生的干扰是最严重的。
如果把变压器的漏感看成是变压器感应线圈的初级，则其它回路都可以看成是变压器的次级，因此，在变压器周围的回路中，都会被感应产生干扰信号。
减少干扰的方法，一方面是对变压器进行磁屏蔽，另一方面是尽量减少每个电流回路的有效面积。
对策四：用铜箔对变压器进行屏蔽图4 减少线路中的EMI如图4所示，对变压器屏蔽，主要是减小变压器漏感磁通对周围电路产生电磁感应干扰，以及对外产生电磁辐射干扰。
从原理上来说，非导磁材料对漏磁通是起不到直接屏蔽作用的，但铜箔是良导体，交变漏磁通穿过铜箔的时候会产生涡流，而涡流产生的磁场方向正好与漏磁通的方向相反，部分漏磁通就可以被抵消，因此，铜箔对磁通也可以起到很好的屏蔽作用。
电子设备的EMI与EMC问题解决方法
电子设备的EMI与EMC问题解决方法随着科技的快速发展，电子设备在我们的日常生活中扮演着越来越重要的角色。
然而，随之而来的问题就是电磁干扰（Electromagnetic Interference，简称EMI）与电磁兼容性（Electromagnetic Compatibility，简称EMC）。
这些问题会导致设备性能下降，甚至可能造成严重的故障。
下面将详细介绍电子设备EMI与EMC问题的解决方法。
一、了解EMI与EMC的原因和影响1. EMI的原因：电子设备中的各种信号电路会产生互相干扰的电磁场，从而产生电磁波辐射，导致EMI问题。
2. EMC的影响：EMI问题可能会导致信号传输的错误、数据丢失、仪器测量不准确等影响设备性能的问题。
二、采取措施减少EMI问题1. 采用屏蔽技术：在电子设备的关键部件或线路周围设置屏蔽罩，以减少电磁波的辐射和接受。
这可以通过使用屏蔽材料和接地技术来实现。
2. 优化线路布局：合理排布电路，避免信号线与电源线之间的互相干扰，减少EMI问题的发生。
同时，使用分离地面平面和分层布局也可以有效降低EMI问题。
3. 控制信号的频率和功率：降低电子设备内部信号线路的频率和功率，可减少电磁波辐射。
这可以通过电路设计和合理选择相关元件来实现。
三、提高设备的EMC性能1. 通过滤波器控制电磁波干扰：在设备中添加滤波器，可有效降低电磁波的干扰。
常见的滤波器包括电源滤波器、信号滤波器等。
2. 使用合适的接地设计：良好的接地系统设计可以有效地减少EMI问题。
通过使用大地板、接地导线等，可将设备的电磁辐射能量导入地面。
3. 注意设备的散热设计：过高的温度可能会导致电子设备内部电路的不稳定工作，进而影响EMC性能。
因此，设备的散热设计应得到重视。
四、进行EMC测试和认证1. 进行EMI测试：通过使用专业的EMI测试仪器，对电子设备进行辐射和传导测量。
这可以帮助确定问题所在，并采取相应的措施进行修正。
避免 pcb 设计中出现 emc 和 emi 的 9 个技巧 -回复
避免pcb 设计中出现emc 和emi 的9 个技巧-回复PCB（Printed Circuit Board）设计中，EMC（Electromagnetic Compatibility）和EMI（Electromagnetic Interference）是两个重要的考虑因素。
EMC是指电子设备在同一环境下，互相之间不会对彼此的正常工作产生负面影响的能力。
而EMI则是指电子设备在工作时，产生的电磁辐射对周围的其他电子设备和系统产生的有害影响。
为了确保PCB设计不会出现EMC和EMI问题，以下是9个技巧供设计工程师参考：1. 分层设计：将电路板的信号层、地层和电源层进行合理的分层设计，可以有效地减小信号之间的干扰，并降低电磁辐射的水平。
信号和电源层之间应确保有足够的地层以提供良好的屏蔽效果。
2. 阻抗匹配：在设计信号线路时，要注意保持合适的阻抗匹配。
通过匹配信号线和驱动电路的阻抗，可以减小信号的反射和干扰，降低电磁辐射。
3. 使用电磁屏蔽材料：在设计中使用电磁屏蔽材料可以有效地抑制电磁辐射和吸收外部的电磁干扰。
常见的电磁屏蔽材料包括电磁屏蔽膜和金属屏蔽箱等。
4. 地线设计：合理的地线设计可以减小电磁辐射，降低EMI问题的发生。
在设计过程中要确保地线的连通性好，并且尽量避免共地引发的回流路径问题。
5. 电源滤波设计：在电源输入和输出端添加适当的滤波电路，可以有效地限制电磁干扰的传播和扩散，提高抗干扰能力。
滤波电路可以包括电容、电感和滤波器等元件。
6. 合理布局：合理的布局可以减小信号回流路径的长度，降低电磁辐射的水平。
将高频和低频信号线路进行分离布局，并减小信号线与电源线和地线之间的交叉干扰，可以有效地减小EMC和EMI问题。
7. 防护接地：在设计中要合理设置防护接地，确保各个部分之间的接地电位相同，并保证接地回路的连续性。
防护接地可以有效地降低EMI问题，提高系统的电磁兼容性。
8. 外部电磁屏蔽：在设计中可以考虑添加外部电磁屏蔽，如金属屏蔽罩或金属屏蔽网格等。
如何解决PCB电路板中的EMI辐射问题
如何解决PCB电路板中的EMI辐射问题电源汇流排在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。
然而，问题并非到此为止。
由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。
除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。
我们应该怎麽解决这些问题？就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。
此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。
当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。
为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。
有人可能会问，好到什麽程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。
通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。
显然，层间距越小电容越大。
上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。
对於100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。
那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。
现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。
尽管未来可能会采用新材料和新方法，但对於今天常见的1到3ns上升时间电路、3到6mil 层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI 可以降得很低。
本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。
EMI&EMC设计(7)印刷电路板的EMI噪讯对策技巧
EMI/EMC设计(七)印刷电路板的EMI噪讯对策技巧随着电子组件功能提升，各种电子产品不断朝向高速化方向发展，然而高性能化、多功能化、可携带化的结果，各式各样的EMC(Electro Magnetic Compatibility)问题，却成为设计者挥之不去的梦魇。
目前EMI(Electro Magnetic Interference)噪讯对策，大多仰赖设计者长年累积的经验，或是利用仿真分析软件针对框体结构、电子组件，配合国内外要求条件与规范进行分析，换句话说电子产品到了最后评鉴测试阶段，才发现、对策EMI问题，事后反复的检讨、再试作与对策组件的追加，经常变成设计开发时程漫无节制延长，测试费用膨胀的主要原因。
EMI主要发生源之一亦即印刷电路板(Printed Circuit Board，以下简称为PCB)的设计，自古以来一直受到设计者高度重视，尤其是PCB Layout阶段，若能够将EMI问题列入考虑，通常都可以有效事先抑制噪讯的发生，有鉴于此本文要探讨如何在PCB的Layout阶段，充分应用改善技巧抑制EMI噪讯的强度。
测试条件如图1所示测试场地为室内3m半电波暗室，预定测试频率范围为30MHz~1000MHz的电界强度，依此读取峰值点(Peak Point)当作测试数据(图2)。
图3是被测基板A的外观，该基板为影像处理系统用电路主机板，动作频率为27MHz与54MHz，电路基板内建CPU、Sub CPU、FRASH，以及SDRAM×5、影像数据/数字转换处理单元、影像输出入单元，此外被测基板符合「VCCI规范等级B」的要求，测试上使用相同的电源基板(Board)与变压器(Adapter)。
首先针对被测基板A进行下列电路设计变更作业:∙CPU的频率线(Clock Line)追加设置EMI噪讯对策用滤波器(Filter)，与频率产生器(Clock Generator)( 图4)。
∙∙∙影像输出入单元追加设置Common mode Choke Coil(DLWxxx系列)(图5)∙各IC电源输入线的Bypass Condenser与电源之间，追加设置Ferrite Beads(图6)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EMIEMC设计讲座印刷电路板的EMI噪讯对策技巧
测试条件
如图1所示测试场地为室内3m半电波暗室，预定测试频率范畴为
30MHz~1000MHz的电界强度，依此读取峰值点(Peak Point)当作测试数据(图2)。
图3是被测基板A的外观，该基板为影像处理系统用电路主机板，动作频率为27MHz与54MHz，电路基板内建CPU、Sub CPU、FRASH，以及SDRAM×5、影像数据/数字转换处理单元、影像输出入单元，此外被测基板符合「VCCI规范等级B」的要求，测试上使用相同的电源基板(Board)与变压器(Adapter)。
第一针对被测基板A进行下列电路设计变更作业:
•CPU的频率线(Clock Line)追加设置EMI噪讯计策用滤波器(Filter)，与频率产生器(Clock Generator)( 图4)。
•影像输出入单元追加设置Common mode Choke Coil(DLWxxx系列)(图5) •各IC电源输入线的Bypass Condenser与电源之间，追加设置Ferrite Beads(图6)。
•追加设置Bypass Condenser，使各IC的所有电源脚架，全部从基板电源层(Plane)通过Bypass Condenser提供电源(图7)。
各种EMI噪讯计策
a.EMI噪讯计策用电容
接着进行EMI测试获得图8的测试结果，依照测试结果再进行噪讯抑制设计作业，在此同时将设计变更的被测基板A的设计数据读入EMI噪讯抑制支持工具，并针对支持工具指出的要紧部位，例如频率线、Bus导线Via周围，分散设置EMI噪讯计策用电容(图9)，要紧缘故是信号导线的return路径假如太长或是非连续状态时，EMI噪讯有增大之虞，为了缩短Return路径，因此设置连接电源与接地的电容。
图10～图13是改变上述电容容量时的EMI噪讯测试结果，依照测试结果显示，依照图14的频率范畴设置的大容量EMI噪讯计策用电容DuF，能够抑制低频噪讯Level。
尽管设置电容增加PCB的容量负载，只是为了要抑制噪讯，设置在各部位的电容频率特性，却能够发挥预期的EMI噪讯抑制成效。
实际应用时只要在频率导线、Bus导线等高频导线图案(Pattern)邻近、形成CPU、Return路径的内层面(Plane)的分断邻近、形成噪讯出入口的基板侧面邻近分散设置EMI噪讯计策用电容，就能够排除该部位周边的噪讯。
对各式各样基板外形、组件封装、导线的PCB而言，只要以一定间隔设置EMI噪讯计策用电容，同样能够获得分散性的噪讯抑制成效。
b.改变基板的层结构
接着针对被测基板A进行层结构改善，制作图15所示6层Built up被测基板B，它是利用「Pad on Via」与「雷射Via」加工技术，将上述被测基板A的外层信号线导线变成内层，使Return电流可能流入接地Plane，外层当作接地Plane包覆所有信号层。
改变被测基板结构要紧理由是一样4层基板的Return路径，通常都设有能够通行电源Plane或是最短距离接地，因此在贯穿部位经常造成Return路径迂回咨询题，假如信号导线包覆接地Plane，如此一来大部份的Return路径会流入接地 Plane，进而解决Return路径迂回的困扰，被测基板B确实是依照上述构想制成，因此Return路径在PCB整体减少30%，同时缩减信号图案与Return 路径构成的电流Loop距离，进而达成EMI噪讯抑制的目的。
图16是被测基板B的各层结构图。
图17是被测基板B的EMI噪讯测试结果，依照测试结果显示包含利用外层接地Plane的遮挡(Field)结构，与回避Return路径迂回的设计确实具有抑制EMI噪讯的成效，只是实际上各式各样的电路基板要作如此的层结构变更，势必面临制作成本暴增的困扰，专门是所有信号导线都将Return路径列入设计考虑的话，几乎无法作业，因此Layout时期尽量幸免高频信号导线透过Via作布线，同时必需在该信号导线邻近的层设置接地Plane，藉此防止 Return路径迂回或是分断，接地Plane之间以复数Via连接，Return路径利用复数Via作理
想性的归返。
c.设置多点Grand接地
Return电流流淌时PCB内的接地Plane会产生电位差，该电位差往往是EMI噪讯的发生缘故之一，而且可能会通过PCB形成所谓的二次噪讯，因此将接地Plane与金属板作多点连接(图18、图19)，使PCB的侧面与中心位置得电位差平均化，同时降低接地Plane本身的阻抗 (Impedance)并抑制电压下降。
图20是多点接地后的EMI测试结果，由图可知低频领域EMI噪讯强度略为上升，只是200MHz以上时EMI噪讯受到抑制，这意味着多点接地的有效性获得证实。
d.铺设Shield
图21是在基板侧面铺设Shield的实际外观，具体方法是在基板侧面粘
贴导电胶带，试图藉此抑制基板内层信号线、Via与电源Plane的噪讯，接着再与外层接地Plane连接，测试基板侧面的EMI噪讯遮挡成效，图22是基板侧面铺设Shield的EMI测试结果，依照测试结果显示200MHz以下时 EMI噪讯强度有下降趋势，甚至符合规范的Level，证实基板侧面铺设Shield确实能够抑制EMI噪讯。
实际制作PCB时在基板侧面铺设Shield，同样会面临成本上升的质疑，类似图23在基板侧面邻近设置接地Plane与连续性贯穿Via的新结构，除了但是解决成本咨询题之外，还能够有效抑制基板侧面的EMI噪讯强度；图24是结
合以上各种EMI噪讯计策的PCB测试结果。
结语
综合以上介绍的EMI噪讯计策，分不如下所示:
•设置EMI噪讯计策用电容
•回避Return路径迂回的基板层结构设计
•设置多点Grand接地
•基板侧面包覆Shield
实际上PCB得EMI噪讯计策会随着组件封装、导线、基板外形、层结构，与筐体限制显现极大差异，因此本文要紧是探讨如何在PCB Layout时期，充分应用EMI噪讯计策手法，依照一连串的计策中找出最符合制作成本，同时又能够满足规范要求的方法。