基于DSP的外部并行存储器接口设计

课程设计(论文)

题目名称基于DSP的外部并行存储器接口设计课程名称专业课程设计II

学生姓名段红飞

学号0941301200

系、专业信息工程系、通信工程

指导教师李星亮

2012年6月10日

目录

1存储器TMS320C54X的接口设计 (2)

1．1外部RAM接口的设计 (2)

1．2 Flash接口的设计 (2)

2 系统硬件设计 (3)

2．1方案选择 (3)

2．2系统的开发平台与环境 (4)

2．3元器件介绍 (4)

2．4硬件核心设计图 (5)

3系统软件设计 (6)

3．1 软件流程图 (6)

3．2 软件核心代码 (8)

3．3程序运行后CPU寄存器和DSP存储器的数据 (12)

4课程设计总结 (13)

参考文献资料 (14)

致谢 (15)

1存储器TMS320C54X的接口设计

1．1外部RAM接口的设计

C54x系列DSP芯片外部RAM接口设计主要有以下三种扩展分离的方法：（1）外接一个128K*16的RAM，程序区和数据区分开

它采用程序选通线（/PS）接外部RAM的A16地址线实现。因此，程序区为RAM的钱64K，数据区为RAM的后64K。

（2）混合程序区和数据区

当OVL Y=1时，内部RAM即使数据区又是程序区，这样设置的好处是程序可以在内部全速运行。缺点是由于程序和数据是共用的，存储区就变小了，此外，在链接时必须将程序和数据分开，以避免重叠。

（3）一种优化的混合程序和数据区外接RAM方法

这种方法省去了DSP的A15地址线，将RAM分为32K长度的块。采用这种方法吗，可充分利用外接的RAM，不会因内部RAM和外部RAM的地址重叠而造成外部RAM的浪费。这种优化的外部RAM配置方法，使得在使用DSP内部RAM的情况下能够充分利用外部扩展RAM。

1．2 Flash接口的设计

(1) Flash的控制逻辑信号

Flash有6根控制逻辑信号，如表2-1所示。

(2)控制信号

Flash的工作状态是由命令控制的，有三个常用的命令，如表2-2所示。

Flash存储器内部以扇区来组织，对Flash存储器编程是以块为单位进行的。在对Flash编程前，必须先对扇区进行擦除。编程和擦除都需要两个总线周期的操作，如表2-3所示。

表2-3

2 系统硬件设计

2. 1方案选择

对于基于DSP平台的Flash接口设计，经过综合考虑了几种方案之后决定，采用一个带TMS320C54X DSP内核的Flash接口芯片28F400B3（成本非常低），再加上简单的外围电路和时序调整电路。这种芯片仅仅完成Flash底层的数据链路级交换，并提供给本地微控制器一个并行的接口，但是它并不完成协议层的工作。协议层的工作需要对微控制器编程，控制Flash接口芯片来实现接口协议。所以，开发难度相对来说大一些，要做的编程工作也多一点。但是这套方案的成本非常低，而且由于直接用DSP作为微控制器，没有原单片机的瓶颈限制，所以可以实现很高的数据传输速率。

2.2系统开发环境

2.2.1 CCS开发环境

CCS提供了配置、建立、调试、跟踪和分析程序的工具，它便于实时、嵌入式信号处理程序的编制和测试，它能够加速开发进程，提高工作效率。CCS 提供了基本的代码生成工具，它们具有一系列的调试、分析能力。CCS支持如下图3.1所示的开发周期的所有阶段。

图 3.1

2. 3元器件的介绍

TMS320C549系列属于定点DSP芯片，低功耗和低成本是其主要的特点。它是基于改进的哈佛结构的16bit定点DSP芯片，特别适用于无线通信的实时嵌入式系统。其单周期为12.5ns，最大运算能力为80MIPS.其内部的

高性能CPU拥有40位算术逻辑单元，包括一个40bit的桶行移位器和两个独立40bit累加器，比较，选择和存储单元等。最大可寻址能力192K字，扩展寻址模式时具有8M字的最大可寻址外部程序空间。拥有一套高效灵活的指令集，具有强大的系统接口能力，从而为硬件设计提供了方便。

2. 4硬件核心设计图

DSP与Flash的接口如图3-3所示：

3-3DSP与Flash的接口

3 系统软件设计

3．1软件流程图

下图为软件的编程流程图：

4.1 软件编程流程图

下图为软件擦除流程图：

4.2 软件擦除流程图

3．2软件核心代码

.mmregs

.def Start

.text

Start:

STM #00FEH,SP

STM #03B4H,SWWSR

CALL SET_READ_MODE ;设置读模式

STM #0,AR1 ;AR1设置为块地址

CALL ERASE

STM #4000H,AR1 ;AR1设置为数据地址

LD #55AAH,B

CALL PROGRAM

CALL SET_READ_MODE

SET_READ_MODE:

SSBX XF ;启用命令写

LD #0FFH,A ;读阵列命令代码

STM #4000H,AR1

STL A,*AR1 ;写命令代码

RPT #4

NOP ;CPU延时

RSBX XF ;禁用写命令

RET

ERASE:

PSHM AR1 ;保存块地址

SSBX XF ;禁用写命令

LD #20H,A

STM #4000H,*AR1

STL A,*AR1 ;设置首字节为20h

LD #0D0H,A ;设置第二个字节为0d0h

STL A,*AR1

RPT #4

NOP ;CPU延时

RSBX XF

E_RS:

LD *AR1,A

ADD A,#0,B ;B=A

AND #80H,B ;测试sr.7

BC E_SC,BNEQ

AND #40H,A

BC Error,ANEQ

B E_RS ;读sr

E_SC:

AND #3AH,A

BC Error,ANEQ

POPM AR1 ;恢复地址

RET

PROGRAM:

SSBX XF

LD #40H,A

STL A,*AR1

RPT #4

NOP ;CPU延时

STL B,*AR1 ;写数据

RPT #4

NOP ;CPU延时

RSBX XF ;禁用命令写入

P_RS:

LD *AR1,A

ADD A,#0,B ;b=a

AND #80H,B ;测试sr.7

BC P_RS,BNEQ ;读sr

P_SC:

AND #1AH,A

BC Error,ANEQ ;误码掩盖

RET

Error:

B $ ;循环

.sect ".vec"

B Start

.end

Cmd文件如下：

MEMORY

{

PAGE 1:

INT_D : ORIGIN=80h, LENGTH=1F80h PAGE 0:

EXT_P : ORIGIN=2080h, LENGTH=2000h }

SECTIONS{

.text : > EXT_P PAGE 0

.int_table : > (EXT_P ALIGN (128) PAGE (0)) .bss : > INT_D PAGE 1

}

3.3程序运行后CPU寄存器和DSP存储器的数据

4课程设计的总结与体会

在这次的课程设计中我遇到了些问题，如程序的设计中，语句的语法和常量定义都有严格的要求，有时输入一个中文标点，打错一个字母编译就不能通过。在解决这些问题时也是一个再次学习的过程。经过了两个星期的学习，我终于完成了外部并行存储器接口课程设计。从开始接到论文要求到时钟的实现，再到论文文章的完成，每走一步对我来说都是新的尝试与挑战。在这段时间里，我学到了很多知识也有很多感受，我开始了独立的学习和试验，查看相关的资料和书籍，让自己头脑中模糊的概念逐渐清晰，我感受到做论文是要用心去做的一件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破。通过本次毕业设计，我在老师的精心指导和严格要求下，获得了丰富的理论知识，极大地提高了实践能力，DSP领域这对我今后进一步学习计算机方面的知识有极大的帮助。在此，忠心感谢老师以及许多同学的指导和支持。

参考文献资料

［1］张雄伟.曹铁勇.DSP芯片的原理与开发应用第四版. 电子工业大出版社,2011.5. ［2］郑红.周星. DSP应用系统设计实例第一版. 北京航空航天大学出版社,2008.1.

［3］TMS320C54x DSP结构、原理及应用（第2版）. 北京航空航天大学出版社,2007.8. ［4］王忠勇.陈恩庆.DSP原理与应用技术.电子工业出版社,2009.10.

致谢

通过本次毕业设计，我在老师的精心指导和严格要求下，获得了丰富的理论知识，极大地提高了实践能力，DSP领域这对我今后进一步学习知识有极大的帮助。在此，忠心感谢我的指导老师李星亮和授课老师刘伟春。