西南石油大学数字电子技术期末考试试题2答案2
数字电子技术基础期末试题及答案
一、填空题：（每空1分，共16分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。
2．将2004个“1”异或起来得到的结果是（ 0 ）。
3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。
4．施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。
5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。
6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。
7．GAL 器件的全称是（ 通用阵列逻辑 ），与PAL 相比，它的输出电路是通过编程设定其（ 输出逻辑宏单元 ）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。
二、根据要求作题：（共16分）1． 试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。
解：1．2、图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。
AC F C F B A F +==+=321;;解：．2.三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。
设触发器的初始状态均为0。
（8分）解：四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。
（10分）解：四、（1）表达式（2）真值表R ＋VCC（3）逻辑功能为：全减器五、设计一位8421BCD 码的判奇电路，当输入码为奇数时，输出为1，否则为0。
要求使用两种方法实现：（1）用最简与非门实现，画出逻辑电路图；（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
《数字电子技术》期末考试试卷附答案
《数字电子技术》期末考试试卷附答案一、填空题（共10空，每空3分，共30分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题 (选择一个正确的答案填入括号内，每题4分，共40分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A.通过大电阻接地（>1.5KΩ） B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
A. 并行A/D转换器 B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A. 10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、分析下列电路。
（30分）1、写出如图1所示电路的真值表及最简逻辑表达式。
数字电子技术试卷和问题详解
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
数字电子技术期末复习试卷及答案(四套)
二、（12分）逻辑电路如图2a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、、L2和L3的波形。(设触发器的初态为0)
（a）(b)
(c ) (d)
图2
三、（12分）发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。
试卷二
一、（18分）选择填空题
1. 用卡诺图法化简函数F(ABCD)= (0,2,3,4,6,11,12)+ (8,9,10,13,14,15)得最简与-或式________。
A. B.
C. D.
2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是。
A．F3=F1•F2B．F3=F1+F2
C.4.25V D.-8.25V
图1-5
6.用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是（ ）
A.16片，10根 B.8片，10根
C.8片，12根 D.16片，12根
7.某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：
A. 与非； B. 同或； C.异或； D. 或。
图2
三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
三、输出逻辑函数L的卡诺图如图A3所示。
图A3
四、1.逻辑函数Y的卡诺图如图A4所示。
西南石油大学《数字电子技术》试题答案及评分标准（第一套）1
西南石油大学《数字电子技术》试题答案及评分标准（第一套）1《数字电子技术》试题答案及评分标准（第一套）课程号35、35 考试时间 100 分钟一、填空题（共26分）1、（2分）在函数L （A 、B 、C 、D ）=AB+CD 的真值表中，L=1的状态有 7 个。
2、（4分）一个存储容量为8K ×4的存储系统有32K 个存储单元，若存储器的起始地址为全0，则该存储系统的最高地址的十六进制地址码为 1FFFH 。
3、（4）8421(213.5)(11010101.1)(001000010011.0101)D B BCD ==4、（2分）如下图所示的逻辑电路，其输出逻辑函数表达式L 为AB BC ?。
5、（2）10位倒T200H时，输出电压O v O v =7.5V 。
6、（2分）X 的补码为的原码为01011 。
7、（4分）A/D 转换器一般要经过采样、保持、量化和编码这4个转换过程。
8、（3分）三态门可能输出的三种状态是高电平、低电平和高阻态。
9、（3分）对于JK 触发器，当1J K ==时，n+1Q = 1 ，当1J K ==适用专业年级（方向）：电气工程、测控、自动化、电信、通信、电科、应物考试方式及要求：闭卷笔试L时，n+1Q = n Q ，当0J K ==时，n+1Q = n Q 。
二、（10分）将下列逻辑函数化简为最简与或式。
解：则，Y A D =+评分标准：卡诺图每小方格0.25分×16=4分；包围圈2分×2=4分；最终结果2分。
三、（12）如下图所示的逻辑电路，写出电路输出端函数F 的逻辑表达式、真值表，若已知其输入A 、B 、C 的波形，画出输出端F 的波形。
解：+F AB BC AC =+,其真值表如下所示：。
数电期末试卷及答案(共4套)
大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与相比，器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位和同步十六进制加法计数器74161组成的脉冲分频电路。
中的数据见表1所示。
试画出在信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和信号频率之比。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
F AB AC AB AC
用非门和与非门实现该电路的逻辑图如下图（a）所示 （4）用 74HC138 实现 A、B、C 从 A2、A1、A0 输入，令 E3 1, E 2 E1 0
F ABC AB C ABC m5 m6 m7 m5 m6 m7 Y5 Y6 Y7
学 号
为 HHHH 时输出为高电平，其余均为低电平。
附表 4 555 定时器的功能表
输 入 输 出 放电管 T 导通
2904025035 2904026030
阈值输入（6 脚） 触发输入（2 脚） 复位（4 脚） 输出（3 脚）
封
课程号 教学班
×
＜
×
＜
0
0
2VCC 3
VCC 3
1
1
截止
2008 级
＞
Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
H H H L H H H H H H H H H H H L H H H H H H H H H H H L H H H H H H H H H H H L H H H H H H H H H H H L H H H H H H H H H H H L H H H H H H H H H H H L H H H H H H H H H H H L
解： （1）真值表:设输入 A、B、C，输出 F A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 1 1 1
（2）逻辑函数的最简与或式；
F ABC ABC ABC AB AC
（3）用非门和与非门实现
t
2008 级
0
t
数字电子技术
线
电气工程、测控、自动化、
2 VT VCC 10V 3 解： 1 VT VCC 5V 3
电信、触发器的电路及输出 Uo 的波形如下图。
课 程 名 称
专
业
西 南
石 油
大 学 试 卷
第 8 页 共 9 页
线
数字电子技术
电气工程、测控、自动化、
电信、通信、电科、应物
年 级
解： 激励方程
课 程 名 称
业
DQ
n 1 状态方程 Q0 Qn
专
Q 端的波形如上图所示。
西 南
石 油
大 学 试 卷
第 4 页 共 9 页
四、 （16分）设计一个三输入的组合逻辑电路，当输入的二 进制码小于5时，输出为0，大于等于5时，输出为1。要求： （1）列出真值表； （2）写出逻辑函数的最简与或式； （3）用非门和与非门实现该电路； （4）用74HC138实现该电路。
7、 （3 分）8 位倒 T 型电阻网络 D/A 转换器，当电路输入的数字量为 80H 时，输出电压 vO =4V，则当输入的数字量为 110000 时，输出电压
vO =1.5V。
8、 （3 分）A/D 转换器一般要经过取样、保持、量化 和 编码 这 4 个转 换过程，取样时要满足取样定理，即 f s 2 f i max 。 9、 （4 分）实现两个二位二进制相加的加法器，所需 ROM 的容量至少为 48 ，该 ROM 有 4 条地址线， 3 条数据线。 10、 （3 分）一个存储容量为 4K×4 的存储器有 214 16 个存储单 片 4K×4
用 74HC138 实现该电路的逻辑图见下图（b）
西 南
石 油
大 学 试
卷
第 5 页 共 9 页
考 试 日 期
姓 名
图（a）
图（b）
密
学 号
五、 （20 分）分析下图所示的时序逻辑电路，写出其激励方程、 状态方程和输出方程，画出其状态转换表、状态转换图， 并说明电路实现的逻辑功能。
封
课程号 数字电子技术
2VCC 3
2VCC 3
＞
VCC 3
VCC 3
1
0
导通
数字电子技术
年 级
线
＜
＞
1
不变
不变
电气工程、测控、自动化、
课 程 名 称
专
业
电信、通信、电科、应物
一、填空题（共 30 分）
1、 （2 分）已知带符号二进制数 A=（+1011000）B，则该数用原码表示为
封
A 原=
01011000
，反码表示为 A 反= 01011000 。 4C ）H 。
课程号
教学班
2、 （2 分）(76)D=（ 1001100）B = （
2008 级
3、 （2 分）三态门可能输出的三种状态是低电平、高电平和高阻态_。 4、 （2 分）在如图所示 OD 门构成的电路中，输出函数 Z= AB C 。
密
考 试 日 期
00
01
11
10
00 01 11 10 1 1 1 1 1 1 1
2904025035 2904026030
学 号
封
课程号 教学班
最简与或式
F AB BC B D
2008 级
三、 （6 分）时序电路及输入波形如图所示，写出其激励方程 和状态方程， 并画出输出 Q 端的波形。 设触发器初态为 “0” 。
学 号
图。若输入 Ui 的波形如下图所示，又知 VCC=15V，5 脚不外 加控制电压。求正向閾值电压 VT+ ，负向閾值电压 VT- ，并画 出该电路输出 Uo 的波形。 555 定时器的符号
2904025035 2904026030
封
课程号 教学班
8 7 6 2 4 3
Ui 15V
555
5 1
0 Uo
线
数字电子技术 课 程 名 称
电气工程、测控、自动化、
专
业
电信、通信、电科、应物
年 级
西 南
石 油
大 学 试 卷
第 2 页 共 9 页
5、 （4 分）下图所示逻辑电路的输出逻辑函数表达式 F= AB BC AC 。
A B
1
& ≥ 1
& &
F
C
6、 （3 分）8 选 1 数据选择器 74HC151 各输入端信号如下图所示，其输 出 F= 1 。
西 南
状态转换表
石 油
大 学 试 卷
状态转换图
第 6 页 共 9 页
功能： 该电路是一个同步可逆 2 位二进制（模 4）计数器。 A=0 时， 加计数，Z 上升沿触发进位，A=1 时，减计数器，Z 下降沿触发借 位。
六、 （10 分）4 位同步二进制加法计数器 74LVC161 构成如图 所示电路。试分析该电路，画出它的状态图，说明它是多少进 制计数器。
元，若用该存储器构成 32K×8 的存储系统，则需 的存储器。
西 南
石 油
大 学 试
卷
第 3 页 共 9 页
11、 （2 分）用 n 个触发器组成的计数器，其最大计数模是 2 n 。
二、用卡诺图法将下列逻辑函数化简为最简与或式（10 分）
F ABCD ABD BCD BC
姓 名
解： CD AB
西 南
石 油
大 学 试
卷
第 9 页 共 9 页
附表 3 集成同步四位二进制加计数器 74HTC161 的功能表
输 清零 预置 使能 × × L H H × × × L H 入 时钟 × ↑ × × ↑ × D3
*
输 预置数据输入 D3 D2 × D2
*
出 Q1 L D1 持 持 数 Q0 L D0 进位 TC L # # L #
解：电路在 Q3Q2 Q1Q0 1101时产生零信号，使异步清零端 CR 为零。故 该电路为用 74HTC161 构成的同步十三进制计数器,其状态图如下图所 示。
西 南
石 油
大 学 试
卷
第 7 页 共 9 页
考 试 日 期
姓 名
七、 （8 分）请绘制由 555 定时器构成的施密特触发器的电路
密
D5 D6 D7
附表 2 集成译码器 74138 的功能表
输 入 输 出
E3 E 2 E 1
× × L H H H H H H H H H × × L L L L L L L L × H × L L L L L L L L
A2 A1 A0
× × × × × × L L L L H H H H L L H H L L H H × × × L H L H L H L H
附表
附表 1：集成数据选择器 74HC151 的功能表 输入 使能 E H L L L L L L L L 选择 S2 S1 S0
╳ ╳ ╳
输出 Y L D0 D1 D2 D3 D4 D5 D6 D7
Y
H
L L L L L H L H L H H H H H L H
D0
D1
D2
D3
D4
L L L H H H L H
CR
姓 名 L H H H H
PE CEP CET CP
× L H H H
D1 × D1* × × ×
D0 × D0
*
Q3 L D3
Q2 L D2 保 保 计
考 试 日 期
× × ×
× × ×
× × ×
注：DN*表示
CP 脉冲上升沿之前瞬间 DN 的电平，#表示只有当 CET 为高电平且计数器状态
密
2904025035 2904026030
年 级
电气工程、测控、自动化、 电信、通信、电科、应物
2008 级
教学班
线
解： 激励方程 输出方程 状态方程 J0=K0=1 J1=K1=A Q0