正弦信号发生器的设计与制作
正弦信号发生器的设计实验报告(2013070619)
正弦信号发生器的设计
一、实验目的
1、进一步熟悉QuartusII软件的使用，掌握可编程器件的开发设计的过程。
2、掌握QuartusII中国宏模块的使用方法，重点是LMP_ROM与FPGA硬件资源的使用方法。
3、进一步熟悉GW48-PK2 EDA实验系统。
二、实验内容
采用图形输入方法完成以下正弦信号发生器的设计。
其中6为二进制加法计数器采用兆功能库的arithmetic中的lpm_counter来实现。
ROM元件采用storage中的lpm_rom实现。
ROM数据表中的正弦信号为64字节。
操作如下：
1、新建工程文件，取名为SIN。
2、创建初始化文件，为SIN.mif。
3、建立LPM_ROM.
4、建立LPM_COUNTER文件
5、绘制电路图及编译
6、仿真波形的建立与存盘
7、仿真波形前的检查、仿真，检查结果
8、波形仿真前的检查，进行仿真，检查结果。
9、绑定管脚，进行仿真
10、下载程序，在实验箱上验证结果。
11、重复前面的步骤，设计多波形的信号发生器。
（老师对不起，由于我实验的照片找不到了，就借用了同学的多波形的图片。
）。
基于fpga的dds正弦信号发生器的设计和实现
基于FPGA的DDS正弦信号发生器的设计和实现引言在电子领域中，正弦信号是一种重要的基础信号，被广泛应用于通信、音频、视频等各个领域。
而DDS（Direct Digital Synthesis）直接数字合成技术则是一种通过数字方式生成高精度、高稳定性的正弦波信号的方法。
本文将详细介绍基于FPGA的DDS正弦信号发生器的设计和实现。
设计目标本次设计旨在实现一个可配置频率范围广泛且精度高的DDS正弦信号发生器。
具体设计目标如下： 1. 实现频率范围可调节，覆盖从几Hz到数十MHz； 2. 提供高精度的频率控制，满足特定应用场景对频率稳定性和相位精度的要求； 3. 支持模数转换器（DAC）输出，并能够通过外部接口控制输出幅值； 4. 使用FPGA作为主要硬件平台，以满足高速计算和灵活配置需求。
系统架构基于FPGA的DDS正弦信号发生器主要由以下几个部分组成： 1. 数字控制模块（Digital Control Module）：负责接收外部输入的频率、相位和幅值等参数，并将其转换为对DDS核心模块的控制信号； 2. DDS核心模块（DDS Core Module）：根据接收到的控制信号，通过数学运算生成正弦波形的离散采样值； 3. 数字模拟转换模块（Digital-to-Analog Converter, DAC）：将DDS核心模块输出的数字采样值转换为模拟电压信号； 4. 输出放大器（Amplifier）：用于放大DAC输出的电压信号，并通过外部接口提供可调节幅值的正弦波输出。
DDS核心模块设计DDS核心模块是整个系统中最关键的部分，它负责根据输入参数生成正弦波的离散采样值。
下面是DDS核心模块设计中需要考虑的几个关键要素：相位累加器相位累加器是DDS核心模块中最基础且重要的组件之一。
它根据输入的频率和时钟信号，在每个时钟周期内累加相位增量，从而实现相位连续变化。
相位累加器可以使用一个定点数或浮点数寄存器来表示，并通过固定步长进行相位递增。
EDA正弦波信号发生器的设计
利用LPM 设计正弦信号发生器一、设计目的：进一步熟悉maxplu sII 及其LPM 设计的运用。
二、设计要求：1、利用原理图输入方式。
2、信号数据点值自行想法实现。
3、得出正确时序仿真文件。
三、设计原理：图1 正弦信号发生器结构框图图1所示的正弦波信号发生器的结构由三部分组成计数器或地址发生器（这里选择8位），正弦信号数据ROM （8位地址线，8位数据线），含有256个8位数据（一个周期）。
四、VHDL 顶层设计。
设计步骤：1、建立.mif 格式文件建立C 语言文件sin.cpp ，运行产生sin.exe 文件。
sin.cpp 程序代码：#include <iostream>#include <cmath>#include <iomanip>using namespace std;int main(){int i;float s;VHDL 顶层设计sin.vhd8位计数器 （地址发生器） 正弦波数据 存储ROM 产生波形数据cout<<"WIDTH=8;\nDEPTH=256;\n\nADDRESS_RADIX=HEX;\nDA TA_R ADIX=HEX;\n\nCONTENT\nBEGIN\n";for(i=0;i<256;i++){s=sin(atan(1)*8*i/256);cout<<" "<<i<<" : "<<setbase(16)<<(int)((s+1)*255/2)<<";"<<endl;}cout<<"END"<<endl;return 0;}把上述程序编译后，在DOS命令行下执行命令：sin.exe > sin.mif;将生成的sin.mif 文件。
vhdl语言正弦波信号发生器设计
AS正弦波信号发生器设计一、实验内容1.设计一正弦信号发生器，采用ROM进行一个周期数据存储，并通过地址发生器产生正弦信号。
（ROM：6位地址8位数据；要求使用两种方法：VHDL编程和LPM）2.正弦信号六位地址数据128，140，153，165，177，188，199，209，219，227，235，241，246，250，253，255，255，254，252，248，244，238，231,223，214，204，194，183，171，159，147，134，121，109,96,84,72,61,51,41,32,24，17,11,7, 3，1，0，0，2，5,9，1420,28,36,46,56,67,78,90,102,115,127。
二、实验原理正弦波信号发生器是由地址发生器和正弦波数据存储器ROM两块构成，输入为时钟脉冲，输出为8位二进制。
1．地址发生器的原理地址发生器实质上就是计数器，ROM的地址是6位数据，相当于64位循环计数器。
2.只读存储器ROM的设计(1)、VHDL编程的实现①基本原理：为每一个存储单元编写一个地址，只有地址指定的存储单元才能与公共的I/O相连，然后进行存储数据的读写操作。
②逻辑功能：地址信号的选择下，从指定存储单元中读取相应数据。
(2)、基于LPM宏功能模块的存储器的设计①LPM：Library of Parameterized Modules，可参数化的宏功能模块库。
②Quartus II提供了丰富的LPM库，这些LPM函数均基于Altera器件的结构做了优化处理。
③在实际的工程中，设计者可以根据实际电路的设计需要，选择LPM库中适当的模块，并为其设置参数，以满足设计的要求，从而在设计中十分方便的调用优秀的电子工程技术人员的硬件设计成果。
三、设计方案1.基于VHDL编程的设计在地址信号的选择下，从指定存储单元中读取相应数据系统框图如下:2.基于LPM宏功能模块的设计LPM宏功能具有丰富的由优秀的电子工程技术人员设计的硬件源代码可供调用，我们只需要调用其设计的模块并为其设计必要的参数即可。
EDA实验-正弦波信号发生器设计
实验八正弦信号发生器的设计一、实验目的1、学习用VHDL设计波形发生器和扫频信号发生器。
2、掌握FPGA对D/A的接口和控制技术,学会LPM_ROM在波形发生器设计中的实用方法。
二、实验仪器PC机、EDA实验箱一台Quartus II 6.0软件三、实验原理如实验图所示，完整的波形发生器由4部分组成：• FPGA中的波形发生器控制电路,它通过外来控制信号和高速时钟信号，向波形数据ROM 发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率,而当以周期性时变方式扫描输出地址时,则模拟输出波形为扫频信号。
•波形数据ROM中存有发生器的波形数据,如正弦波或三角波数据。
当接受来自FPGA的地址信号后，将从数据线输出相应的波形数据，地址变化得越快,则输出数据的速度越快，从而使D/A输出的模拟信号的变化速度越快。
波形数据ROM可以由多种方式实现，如在FPGA外面外接普通ROM;由逻辑方式在FPGA中实现（如例6）；或由FPGA中的EAB模块担当,如利用LPM_ROM实现。
相比之下，第1种方式的容量最大，但速度最慢；，第2种方式容量最小，但速度最最快;第3种方式则兼顾了两方面的因素；• D/A转换器负责将ROM输出的数据转换成模拟信号，经滤波电路后输出。
输出波形的频率上限与D/A器件的转换速度有重要关系,本例采用DAC0832器件。
DAC0832是8位D/A转换器,转换周期为1µs,其引脚信号以及与FPGA目标器件典型的接口方式如附图2—7所示。
其参考电压与＋5V工作电压相接（实用电路应接精密基准电压）.DAC0832的引脚功能简述如下：•ILE(PIN 19）：数据锁存允许信号,高电平有效，系统板上已直接连在＋5V上。
•WR1、WR2(PIN 2、18）：写信号1、2，低电平有效。
•XFER（PIN 17)：数据传送控制信号,低电平有效。
•VREF(PIN 8）:基准电压，可正可负,－10V～＋10V.•RFB(PIN 9)：反馈电阻端。
正弦信号发生器实验报告
正弦信号发生器实验报告
《正弦信号发生器实验报告》
实验目的：
本实验旨在通过搭建正弦信号发生器，探究正弦波的特性以及其在电子电路中的应用。
实验材料：
1. 电压源
2. 电阻
3. 电容
4. 二极管
5. 信号发生器
6. 示波器
实验步骤：
1. 按照电路图搭建正弦信号发生器电路。
2. 调节电压源的输出电压，使其为所需的正弦波幅值。
3. 使用示波器观察输出波形，并调节电路参数，如电阻、电容的数值，以获得理想的正弦波形。
4. 测量并记录输出波形的频率、幅值等参数。
实验结果：
经过调节电路参数，成功搭建了正弦信号发生器。
通过示波器观察到了理想的正弦波形，并测量了其频率、幅值等参数。
实验结果表明，通过合理设计电路参数，可以得到稳定、准确的正弦波信号。
实验分析：
正弦信号是电子电路中常见的信号波形，具有周期性、稳定性好的特点，因此
在通信、音频处理等领域有着广泛的应用。
通过本实验，我们深入了解了正弦
波的产生原理，掌握了调节电路参数以获得理想波形的方法。
实验结论：
通过搭建正弦信号发生器，我们成功地产生了稳定的正弦波信号，并对其进行
了观察和测量。
这为我们进一步理解正弦波的特性以及其在电子电路中的应用
奠定了基础。
总结：
本实验通过实际操作，加深了对正弦信号发生器的理解，提高了实验操作能力，为今后的电子电路实验打下了良好的基础。
同时，也为我们将来在工程领域的
实际应用提供了宝贵的经验。
简易正弦信号发生器设计
简易正弦信号发生器设计
一、实验目的
1.进一步熟悉QuartusII及LPM-RAM宏模块与FPGA硬件资源的使用方法。
二、实验设备
计算机、和软件QuartusII和EDA/SOPC试验箱
三、试验内容
简易正弦信号发生器设计，要求ROM是8位数据线，8位地址线。
四、试验原理
打开QuartusII软件，在连接试验电路之前调入LPM-RAM-DQ宏模块，PLM-COUNER模块和74244芯片，再连接电路图，试验原理设计图如下：
图1-1键入64个正弦信号数据
图1-2简易正弦信号发生器顶层电路设计
五、实验结果
试验结果如下图：
图1-3综合后的RLT图
图1-4仿真波形图3.引脚锁定方案图
图1-5引脚锁定方案图
图1-6编程下载模式图
六、试验小节
一学期匆匆而过，通过大半学期的学习，我们学到了很多处理问题的技巧。
不过我们还要熟记很多单词，大多数的单词我们还不认识，相信通过进一步的学习，我们一定能学好这个软件。
我们也将以浓厚的兴趣和积极的态度去学习。
相信我们一定会有更加长足的进步。
DDS正弦信号发生器的设计
高级数字系统设计实验——DDS正弦信号发生器设计姓名学号专业：通信与信息系统指导老师实验三 DDS 正弦信号发生器一、实验要求：利用LPM_ROM 设计一个DDS 正弦信号发生器，要求ROM 表长度为8位，频率控制字为8位，输出频率分辨率优于1Hz 。
二、设计方案 1、 方案流程图：由频率控制字提供，累加器在系统时钟控制下，来一个上升沿就累加一次频率控制字的值，累加器的位数高于8位，所以用其高8位作为正弦查表的地址，根据地址就能寻址到表内的值，该值通过DAC 转换再通过示波器就能显示波形。
累加器溢出一次就相当于正弦表寻址一圈，正弦信号经历一个周期。
2、参数设定系统时钟fclk ：设定为50KHz ，频率控制字M ：8位，取值范围：1~28-1， 分辨率：f=nfclk2 n 为累加器的位数，当系统时钟的频率越低，相位累加器的位数越高，所得到的频率分辨率就越高，累加器：为了使输出频率的分辨率能达到1Hz ，选定为16位， 输出频率：fout=n M fclk 2*=16250000M *=6553650000M*， 当M=1时，输出频率最小，fout=0.7629Hz ，当M=255时，输出频率最大，fout=0.7629*255=194.5496Hz 。
3、模块建立 1）累加器LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_ARITH.ALL;USE IEEE.std_logic_unsigned.ALL;ENTITY add ISPORT(fclk : IN STD_LOGIC; --接入系统时钟rst : IN STD_LOGIC; --复位端fcontrol:IN STD_LOGIC_VECTOR(7 DOWNTO 0);--频率控制字8位asum:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));--输出累加和END ENTITY;ARCHITECTURE behav OF add ISSIGNAL a:STD_LOGIC_VECTOR(15 DOWNTO 0);--累加器的暂存值SIGNAL fc:STD_LOGIC_VECTOR(7 DOWNTO 0);--频率控制字的寄存器BEGINfc<=fcontrol;PROCESS(fc,a,fclk,rst)BEGINIF(rst = '1' ) THENa <=(others=>'0');--复位端高电平有效ELSIF( fclk'event AND fclk = '1') THENa<=a+fc; --系统时钟来一个上升沿就累加一次频率控制字的值ELSENULL;END IF;asum<=a;--寄存器的值赋值给输出端END PROCESS;END behav;2）ROM表ROM表可以通过LPM宏功能模块来实现，通过MegaWizard管理器可以构建我们所需的存储单元，因为频率控制字为8位，DAC 采用实验箱上的THS5651为10位并行高速DAC，所以需要256个存储单元，每个单元为10bits。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1N4148
R2
RT14-0.25W-7.5KΩ D2
1N4148
R3
RT14-0.25W-5.1KΩ C
CBB-50V-0.01μF
RP1
10 KΩ
运放
LM324
• 2）制作与调试 • 按照电路原理图完成焊接。
• 工作电压取5V，输出端接示波器。首先调反馈电阻Rf， 使电路起振，且波形失真最小。如果波形失真较大，可 减小R3的值。如果正负半周幅度相差较大，可另换一只D 1或D2，直至幅度基本相等为止。
Af 1 R f R1 3 即
R f R1 2
输出频率为：
fo
Hale Waihona Puke 12R 'C
其中
R' RP2 R
文氏电桥正弦信号发生器的制作与调试
• 1）材料清单
•
本电路的材料清单
元件名称 型号及参数
元件名称
型号及参数
R
RJ14-0.25W-7.5KΩ RP2
10KΩ双联电位器
R1
RT14-0.25W-8.2KΩ D1
文氏电桥正弦信号发生器的设计
• 下面设计一个fo=1000~2000HZ可调的正弦波信号 发生器。要求振幅基本稳定，波形正负半周基本 对称，无明显失真。
• 图中R，RP2，C组成串、并联网路形成正反馈支路， 决定了振荡频率；R1，R2，R3，RP1和D1，D2形成 负反馈支路，由它们决定起振的幅值条件和振荡波 形的失真程度，其中D1，D2起稳幅作用。根据模拟 电路的有关知识，该电路的起振条件为：
。• 在得到基本不失真的正弦波后，可用示波器或频率计测
量其频率。如频率偏差较多，可调整R或C的值。为方便 调整，最好固定电容器的值而改变电阻的值，应多备一 些电阻供选择。
正弦信号发生器的设计与制作
• 由集成运放构成的文氏电桥振荡电路 • 下图是文氏电桥振荡电路，是一种应用广泛的低
频正弦波信号发生器。
图中Rf ，R1组成深度负反馈，可决定电路的电压 放大倍数，满足自激振荡的条件。R，C组成正反馈电 路，具有选频特性，可决定电路的振荡频率。
该电路的输出频率是：
1
fo 2RC