浅析DSP应用系统中降低功耗的设计办法
DSP中指令Cache的低功耗设计
数 ， 而降低指令 Ｃ ｃｅ 从 ａｈ 的功耗 。此外在 Ｌ ｅＢ ｆ ｒ ｎ ｉ ｕ ｅ控制 器 中添加 了重装控制单 元 ， 当指令 Ｃ ｃｅ 生缺失 时， ａｈ发 能将 片外存储单
元 中的指令 直接 送给 Ｃ Ｕ， 而最 大限度地减 少由于 Ｃ ｃｅ 失所引起 Ｃ Ｕ取 指的延迟。经验证 ， Ｐ 从 ａｈ 缺 Ｐ 该设 计在降低功耗 的同时， 还
Ｋｅ ｒ ｓ Ｃａ ｈ ； ｎ ｆｅ ；ｏ ｐ ｗｅ ；ｅ ｌ ｅ ｇｎ ｙ ｗｏ ｄ ： ｃ ｅ Ｌｉ ｅ Ｂｕ ｒ ｌ ｗ ｏ ｒ ｒ ｆ ｌ ｎ ｉ ｅ ｉ
摘
要： 设计 了一种 低功耗指令 Ｃ ｃｅ 来减 少 Ｃ Ｕ对指令 Ｃ ｃｅ ａ ： ｈ Ｐ ａｈ 之 ＆Ｌ ｅＢ ｆｒ ｎ ， Ｐ ａｈ 的访 问次
ｔ ａ ｅ ｄ ｓｇ ａｌ ｎ ｔ ｏ ｌ ｅ ｕ ｅ ｔ ｅ ｐ ｗｅ ｏ ｓ ｍｐ ｉｎ ｂ ｔ ａｓ ｍｐ ｏ ｅ ｔ ｅ ｉ ｓｒ ｃ ｉ ｎ Ｃａ ｈ ｅ ｆ ｒ ａ ｃ ． ｈ ｔ ｔ ｅ ｉ ｎ Ｃ ｌ ｏ ｎ ｙ ｒ ｄ ｃ ｈ ｏ ｒ ｃ ｎ ｕ ｔ ｕ ｌｏ ｉ ｒ ｖ ｈ ｎ ｔｕ ｔ ｃ ｅ ｐ ｒｏ ｍ ｎ ｅ ｈ ｏ ｏ
Ｙ ＮＧ ｉｏ ａ ｇ ＱＵ Ｌ ｎ ｘａ ｇ Ｚ ＮＧ ｈ ｄ ｎＬｏ ｏ ｒ ｉ ｓｒ ｃ ｏ ｃ ｅ ｄ ｓ ｎ Ｃ ｍｐ ｔｒ Ｅｎ ｉ ｅ ｒ ｇ ａ ｄ Ａ ｐ － Ａ Ｘ ａ ｇ ｎ ， ｉ ｇ ｉｎ ， ＨＡ Ｓ ｕ ａ ． ｗ ｐ ｗｅ ｎ ｔｕ ｔ ｎ Ｃａ ｈ ｅｉ ． ｏ ｕ ｅ ｇ ｎ ｅ ｉ ｎ ｐ Ｈ ｉ ｇ ｎ
ｙ Ｗｈａ’ ｒ ，ｔ ｌｏ ｍｉｉ ｚ ｓ ｔｅ Ｃａ ｈ ｓ ｅ ａｔ ｂ ａ ｄｎ ｅ ｌ ｎ ｉｅ ｔ ｈ ｉｅ Ｂｕ ｒ ｍｕａｉ ｅｕｔ ｓ ｏ ｒ ． ｔ Ｓ ｍｏ ｅ ｉ ａｓ ｎｍｉｅ ｈ ｃ ｅ ｍｉｓ ｐ ｎ ｌ ｙ ｄ ｉ ｇ ｒｆ ｌｅ ｇｎ ｏ ｔｅ Ｌ ｎ ｆｅ．ｉ ｌｔ ｎ ｒ ｓ ｌ ｈ ｗ ｙ ｉ Ｓ ｏ ｓ
电路设计流程如何降低功耗与能耗
电路设计流程如何降低功耗与能耗电路设计在现代科技领域中扮演着至关重要的角色。
在大多数情况下，设计师需要考虑如何降低电路的功耗与能耗，以提高设备的效率和延长电池寿命。
本文将探讨电路设计流程中的几个关键方面，以帮助设计师降低功耗与能耗。
一、能耗分析与需求确定在开始设计之前，进行能耗分析是非常重要的。
设计师应该确定设备的能耗需求，以便在设计过程中有一个明确的目标。
通过对电路的功耗进行细致的分析，可以更好地确定适用的设计策略和优化方法。
二、选择低功耗组件在选择电路组件时，应该优先选择低功耗的器件。
例如，低功耗微处理器、低功耗显示屏和低功耗传感器等。
这些器件通常具有专门针对功耗优化的设计特性，并且能够在常规设计中实现功耗的降低。
三、电源设计优化在电路设计中，电源的设计也是功耗优化的一个关键方面。
设计师应该考虑使用高效的电源管理电路，以减少不必要的功耗损失。
此外，使用睡眠模式和动态电压调节等技术能够显著降低电路功耗。
四、时钟频率与时序优化通过优化电路的时钟频率和时序，可以有效降低功耗与能耗。
降低时钟频率可以减少开销、延长电池寿命。
此外，通过设计有效的时序方案，可以减少功耗损失，提高电路的整体效率。
五、优化电源线与地线布局电源线和地线布局的优化对功耗的降低也起到重要的作用。
合理规划电源线的路径和分布，避免长线路和多跳连接，可以减少功耗。
同时，良好的地线布局可以减少信号环路和地干扰，提高电路的稳定性和效率。
六、功耗模拟与验证在电路设计的早期阶段，进行功耗模拟和验证是必不可少的。
通过利用电路设计工具进行功耗模拟，可以及时发现并解决潜在的功耗问题。
此外，在设计完成后，进行实际的功耗验证也是非常重要的，以确保设计的功耗与能耗符合预期。
七、优化散热设计过高的温度可以增加电路的功耗和能耗。
因此，在电路设计中，合理的散热设计也必不可少。
通过选择合适的散热器件和散热解决方案，可以有效降低电路的功耗和能耗。
八、功耗测试与优化在电路设计完成后，进行功耗测试和优化是非常重要的步骤。
DSP 时钟和低功耗模式
第4章时钟和低功耗模式片内集成有PLL(锁相环)电路。
外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。
有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。
XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
当不作时钟输出时，就可作通用I/O。
复位时，本脚配置为CLKOUT。
4.1 锁相环（PLL）PLL支持从0.5∼4倍输入时钟频率的乘法因子。
PLL还可控制低功耗操作。
PLL的倍率由系统控制状态寄存器（SCSR1)的位11∼9来决定。
如下表所示。
复位时，倍率默认为0.5。
两种时钟方式：（1）内部时钟：只需外接晶体振荡器（2）外部时钟：把外部时钟接至XTAL1/CLKIN脚2.外部滤波器电路回路用来抑制信号的抖动和电磁干扰。
电路中存在大量噪声，通过实验来确定滤波器回路元件。
5.PLL旁路方式可对片内PLL实现旁路，通过复位时拉低TRST、TMS和TMS引脚来实现。
此时改变系统时钟的唯一方法是改变输入频率，系统的时钟与外输入时钟相同。
此时，不需滤波器元件。
使用片内时钟：CLKIN的时钟频率4∼20MHz使用片外时钟：CLKIN的时钟频率4∼30MHz（对2407A为40MHz）4.2 看门狗定时器时钟当时钟CPUCLK=40MHz,WDCLK来自于：WDCLK＝CLKOUT/512=78125HzWDCLK是由看门狗定时器的外围器件生成的。
4.3 低功耗模式有一IDLE（睡眠）指令，可关闭CPU时钟，节约能耗。
当收到一个中断请求或者复位时，CPU会退出睡眠状态。
4.3.1 时钟域有两个时钟域：（1）CPU时钟域:包含大部分CPU逻辑的时钟；（2）系统时钟域：包含外设时钟（来自CLKOUT分频）和用于CPU中断逻辑的时钟。
DSP电源系统的低功耗设计
DSP电源系统的低功耗设计自从美国TI公司推出通用可编程DSP芯片以来，DSP技术得到了突飞猛进的发展。
DSP电源设计是DSP应用系统设计的一个重要组成部分，低功耗是DSP电源系统设计的发展方向。
由于DSP一般在系统中要承担大量的实时数据计算，在CPU内部，频繁的部件转换会使系统功耗大大增加，降低DSP内部CPU供电的核电压是降低系统功耗的有效方法，因此TI公司的DSP大多采用低电压供电方式。
从一定程度上说，选择什么样的DSP就决定系统处于什么样的功耗层次。
在实际应用中，电源系统直接决定了DSP 能否在高性能低功耗的情况下工作，因此，一个稳定而可靠的电源系统是至关重要的。
TI公司最新推出的TPS6229X系列开关电源芯片有两种工作模式：PWM模式和节能模式。
在额定负载电流下，芯片处于PWM模式，高效稳定的为DSP供电，当负载电流降低时，芯片自动转入节能模式，以减小系统功耗，适宜于DSP 系统的低功耗设计，本文主要介绍了该芯片的特点，并给出了基于此芯片的DSP电源电路。
l DSP电源特点1．1 电源要求TI公司的DSP需要给CPU、FLASH、ADC及I／O 等提供双电源供电，分别为1．8V或2．5V核电源和3．3V的I／O电源，每种电源又分为数字电源和模拟电源，即数字1．8V(2．5V)、模拟1．8V(2．5V)，数字3．3V，模拟3．3V。
相对与模拟电源和数字电源，也要求有模拟地和数字地。
数字电源与模拟电源单独供电，数字地与模拟地分开，单点连接。
DSP大多采用数字电源供电，可以通过数字电源来获得模拟电源，主要有两种方式：(1)数字电源与模拟电源、数字地与模拟地之间加电感或铁氧体磁珠构成无源滤波网络。
铁氧体磁珠在低频时阻抗很低，在高频时很高，可以抑制高频干扰，从而消除数字电路的噪声。
(2)采用多路稳压器。
方法(1)结构简单，能满足一般的应用要求，方法(2)有更好的去耦效果，但电路复杂成本高。
1．2 供电次序TI公司DSP采用双电源供电，因此，需要考虑上电、掉电顺序。
DSP电源系统的低功耗设计
DSP电源系统的低功耗设计随着科技的不断进步，数字信号处理(DSP)在许多领域得到了广泛应用，如通信、音频、视频等。
DSP芯片是整个系统的核心，其性能直接影响系统的质量和功耗。
因此，设计一种低功耗的DSP电源系统至关重要。
在设计低功耗的DSP电源系统时，可以从电源的选择、电源管理技术以及电路设计等方面入手。
1.电源的选择a.高效率电源：选择高效率的DC-DC转换器作为DSP的电源供应，提高整个系统的功耗效率。
b.深睡眠和快速唤醒模式：选择支持低功耗模式的电源，如深睡眠模式和快速唤醒模式。
在DSP不工作时，将电源转到低功耗模式，从而降低功耗。
c.动态电压调整(DVC)：根据DSP工作负载的变化，动态调整电压供应，以降低功耗。
2.电源管理技术a.关闭未使用的模块:将DSP中未使用的模块关闭，以减少功耗。
例如，关闭未使用的内存和接口模块。
b.时钟管理:根据DSP的实际需求，选择合适的时钟频率和功耗模式。
降低时钟频率和功耗模式可以有效地降低功耗，但同时也会降低DSP的性能。
c.特定功耗优化算法:应用特定的优化算法，如动态电压频率缩放(DVFS)等，根据工作负载动态调整DSP的电压和频率。
这样可以在保证系统性能的前提下降低功耗。
d.睡眠模式管理:在DSP不工作时，将其切换到睡眠模式，降低功耗。
睡眠模式下，关闭不必要的模块，减少功耗。
3.电路设计a.降低电路的静态功耗:通过合理的电路设计，降低电路的静态功耗，如减少待机模式下电源的漏电流。
b.降低电路的动态功耗:减少电路的开关频率，降低动态功耗。
例如，使用较低的时钟频率和功耗模式，以及合理控制总线和存储器的访问次数。
c.优化供电网络:在电路设计中，合理配置供电网络，减少电源纹波和噪声对DSP的影响，提高系统的稳定性和效率。
4.软件优化a.降低算法复杂度:在软件开发过程中，选择合适的算法和数据结构，降低DSP的计算复杂度，从而降低功耗。
b.降低数据处理量:优化数据处理的过程，减少不必要的计算和数据移动操作，降低功耗。
低功耗数字信号处理器优化设计
低功耗数字信号处理器优化设计随着科技的发展，数字信号处理器(DSP)的应用越来越广泛。
而在众多DSP芯片中，低功耗数字信号处理器逐渐受到人们的重视。
低功耗数字信号处理器一方面能够最大限度地减少电池能量消耗，另一方面也能够提高处理速度，使得设备更加高效、耐用，迎合了现代消费电子产品的要求。
本文将从几个方面介绍低功耗数字信号处理器的优化设计。
一、功耗优化技术首先，对于低功耗数字信号处理器的设计，功耗优化技术是必不可少的。
其中包括以下几个方面：1.变压器设计技术变压器降压技术正是利用磁耦合效应把高压转换为低压的一种变压器，在实际的低功耗数字信号处理器中，变压器伏特数普遍不超过1V左右，这样可以降低功耗，使得处理速度更快。
2.电压管理低功耗环节通常被设计成动态电压范围，以满足各种负载要求。
此外，数字控制电路和模拟式电路一般采用低功耗的互补金属氧化物半导体技术(CMOS)。
3.低功耗算法低功耗数字信号处理器中存在着一些优秀的低功耗算法，比如大量采用FIR、FFT等特定算法，可以减少运算次数，从而减少功耗。
二、优化网络连接除了功耗优化技术，优化网络连接也是低功耗数字信号处理器优化设计中需要考虑的重要因素。
在数据传输的过程中，网络连接屏幕和地面板连接，以及电布线均存在着一些问题。
以下是网络连接方面的优化技术：1.薄层铝线技术薄层铝线技术是众多电路连接技术中的一种，它是利用铝线在厚膜印刷电路板上形成的一种高精度的电路连接。
这种技术可以在减小功耗的同时，加快数据传输速度。
在低功耗数字信号处理器的设计中，采用薄层铝线技术不仅可以使得数据传输更加快速，同时使得功耗更加低。
2.优化连接方式另外一种常见的链接方式是采用平面化连接技术，在这种连接方式下，利用地板和屏蔽线等元件进行连接，从而形成更为紧密的连接。
三、独立选择优化方案在低功耗数字信号处理器的优化设计中，需要根据实际情况选择适合的优化方案。
例如，在一些已有的低功耗数字处理器的解决方案中，可以采用一些快速算法，从而实现功耗的降低和速度的提高。
基于DSP指纹锁低功耗设计
图 ３ 总 体 结 构 图
收 稿 日期 ：０ ９１ －３ ２ ０ —２２
ｄ ｉ１ ． ９ ９ ｊ ｉ ｎ １ ７ —０ １ ２ １ ． ３ ０ ２ ｏ ：０ ３ ６ ／ ．ｓ ． ６ １１ ４ ．０ ０ ０ ． １ ｓ
基 于 ＤＳ Ｐ指 纹锁 低 功 耗 设 计
杨伟钧 。 富华 。陈红玲 梁
势 ［ ］ 精细与专用化学品 ，０ ２ （３ Ｊ． ２ ０ ，２ ） ［ ］邓广渝 ， ３ 衣春霞 ， 张义刚 ， 国外防砂技 术及发展趋 势 ［ ］ 等． Ｊ． 石油科技论坛 ，０ ７，０ ） ２ ０ （ ６ ［ ］管丙金． ４ 防砂工艺现状及探索［ ］ 化上之友 ，０ ７， １ ） Ｊ． ２０ （ ３ ［ ］国家石油和化学工业 局． ５ 油井 防砂效 果评价 方法， 中华 人 民 共和 国石油天然气行业标准 ，Ｙ Ｔ １ ３２ ０ ． Ｓ ／ ５ ８ －０ ０ ［ ］王 宝 权 ， 厚 利 ， 向 明 ， ． 功 能 防 砂 实 验 装 置 ． 利 号 ： ６ 孙 刘 等 多 专
实 时监 测 模 块 ： １ ）将采集 到的实 时数据 自动进 行修 正分析 。 数据 以图形 方式在桌面上进行 动态显示 ， 并提供温度 、 压力异常报警 。 ２ ）对 已采集 的历史 数据进 行 回放 ， 方便 对这 些数据 进行 分析和判断 。 在 系统桌 面用鼠标点击“ 防砂剂评价装置软件 系统 ”的快 捷 方 式 图标 ， 即可 启 动 系 统 ， 入 系 统 主 操 作 界 面 。 进
萱 盎
口科研 设计成 果 口
用户管 理模 块 ： 入用 户名 和密码 经检查 后予 以允 许进 输 入或者拒绝进入 。 数据管理模块 ： １ ）本模块能进行登 陆及权 限管理 ， 保证使用 的安全性 。 可 以将数据备份到存储设备 上并 加密。 ２ ）提 供 数 据 导 入 、 出功 能 ， 导 可将 数 据 导 出生 成 文 本 文 件 或 导 出 到 ｅｃ ｌ ｘ ｅ。
如何优化嵌入式DSP应用的功耗(精)
如何优化嵌入式DSP应用的功耗采用软硬件技术可以提高电源效率，而使用内置电源管理API的DSPRTOS更容易实现上述目的。
作者：ScottGary，德州仪器(TI)无线及有线系统设计师均必须重视电源效率问题，尽管双方的出发点不尽相同。
对于移动设备而言，更长的电池使用寿命、更长的通话时间或更长的工作时间都是明显的优势。
降低电源要求意味着使用体积更小的电池或选择不同的电池技术，这在一定程度上也缓解了电池发热问题。
对于有线系统而言，设计师可通过减小电源体采用软硬件技术可以提高电源效率，而使用内置电源管理 API 的 DSP RTOS 更容易实现上述目的。
作者：Scott Gary，德州仪器 (TI)无线及有线系统设计师均必须重视电源效率问题，尽管双方的出发点不尽相同。
对于移动设备而言，更长的电池使用寿命、更长的通话时间或更长的工作时间都是明显的优势。
降低电源要求意味着使用体积更小的电池或选择不同的电池技术，这在一定程度上也缓解了电池发热问题。
对于有线系统而言，设计师可通过减小电源体积、减少冷却需求以及降低风扇噪声来提高电池效率。
人们很少会提到这样一个事实：提高电源效率还可节省空间，用以增加能够提高系统性能的组件，尤其是设计小组希望添加一个以上处理器时，这一点非常重要。
设计嵌入式 DSP 处理器或系统功耗要求严格的系统时，采用 DSP 专用技术、操作系统及其支持软件可以降低功耗。
超越传统技术的 DSP 或双处理器设计在节约能量方面表现出色。
本文将讨论传统及专门针对 DSP 的功耗优化技术，首先对使用到的术语和原理进行定义与说明。
功耗基础知识互补金属氧化物半导体 (CMOS) 电路的总功耗是动态功耗与静态功耗之和 [参考资料 3]：当门发生逻辑状态转换并产生内部结点充电所需的开关电流以及P 通道及N 通道同时暂态开启引起直通电流时，就会出现动态功耗。
通过以下公式可以估算其近似值：其中，Cpd 为动态电容，F 为开关频率，Vcc为电源电压，而 Nsw 为转换的比特数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
浅析DSP应用系统中降低功耗的设计办法
摘要：本文就TMS320系列定点DSP器件为例，介绍一些行之有效的降低功耗的设计方法。
关键词：DSP器件DSP运行外围电路
一、合理选择DSP器件
应根据系统要求来选择合适的DSP器件。
在典型的DSP应用系统中，通常其核心是由一片或多片DSP构成数据处理模块，由于系统运算量大且速度要求高，因此DSP内部的部件开关状态转换十分频繁，这使得DSP器件的功耗在应用系统的功耗中占有相当的比例，所以设计人员在进行电路低功耗设计时要熟悉DSP及其相关产品的情况。
DSP器件的功耗与该系统的电源电压有关，同一系列的产品，其供电电压也可能不同，如TMS320C2XX系列中供电电压就有5V 和3.3V两种，在系统功耗是系统设计首要目标的情况下，应尽可能地选择低电压供电的DSP器件。
选择3.3V低电压供电的DSP除了能减小DSP本身的功耗以降低系统的总功耗外，还可以使外部逻辑电路功耗降低，这对实现系统低功耗有着重要的作用。
DSP生产厂家也比较注重系统功耗的问题，德州仪器公司(TI)为实现低功耗应用系统而设计了一批新型的DSP器件，以其中的TMS32OC55X 为例，C55X可以在0.9V和0.05mw/MIPS环境下运行，传输速率可达800MIPS，其功耗相当于T1上一代芯片C54X功耗的15%左右，非常适合应用于电池供电系统。
此外，Tl公司还充分考虑DSP电源供电设计的问题，为支持DSP设计的TPS767D3XX将两个1—A线性稳压器和两个上电复位开关封装在一起，它不仅降低组件数量和电路板大小，使系统的成本降低，对于系统降低功耗也有重要的作用。
TPS767D3xx在全部1—A输出范围内提供极快的瞬态响应、低压差和几乎恒定的低静态电流(典型值为85μA)，压差在IA时的典型值为350mV。
可以说，选择何种器件基本上就决定了系统功耗的大小。
二、让DSP以适当的速度运行
TMS320系列的DSP一般采用CMOS工艺，CMOS电路的静态功耗极小，而其动态功耗的大小与该电路改变逻辑状态的频率和速度密切相关。
TMS320系列应用系统的功耗与工作频率即系统时钟(CLKOUTI)成正比。
在不需要DSP的全部运算能力时，可以适当地降低TMS320的系统时钟频率令DSP适速运行以降低系统功耗。
当时钟频率增加时，电流也相应地增加，执行同样程序代码的时间会相应缩短。
例如，以1.2mA/MHz运行一段500个时钟周期代码，当CLKOUT1为1OMHz时，DSP执行该段代码用时50μs，所需电流为12mA；当CLKOUT1增加到20MHz时，所需电流增加到24mA，执行时间缩短为25μs。
TMS320系列执行一段用户程序所耗能量与器件执行快慢无关，因为该能量仅仅取决于DSP 器件内部逻辑状态转换的数目。
如此看来，似乎DSP的功耗并未降低，那为什么不让DSP全速运行呢?原来，DSP以全速运行完代码后使用IDLE指令，进入
降功耗模式后，仍然是要消耗能量的。
尽管DSP全速运行和适速运行该段代码所耗电能是相同的，但是在前一种情况下，DSP在空闲状态还要消耗能量，而后一种情况，将节省这部分的能量。
因此，在实际应用系统中并不需要DSP的最高古晨MIPS运算能力时，适当降低系统的时钟频率能有效地降低系统功耗。
三、在软件设计中降低功耗
CPU内部执行不同的指令时所消耗的电流是不同的，在软件编程时如果能充分考虑到这一因素，在允许的情况下尽可能多使用低功耗指令，可以降低系统功耗。
TMS320C55X有几种降功耗模式，这些降功耗模式中最常用的是IDLE和IDLE2指令。
IDLE指令将CPU内部操作挂起，但是仍保留内部各部件逻辑的时钟，允许串口等片内外设继续工作。
在使用20MHz的系统时钟时，使用IDLE 指令所需电流的典型值为10mA。
在相同的系统时钟下，执行IDLE2指令只需要3mA的电流;若关闭内部部件的输人时钟时执行IDLE2指令，这时电流值不超过5μA，CPU所消耗的电能将大大降低。
对诸如NOP(空操作)这类简单的指令而言，使用RTP(重复指令)将节省约12mA的电流;但是对MACD(相乘、累加及数据块移动指令)这类比较复杂而且所需电流较大的指令来说，使用重复指令反而会增加大约14mA的电流，达到90mA，这个数值是在所有数据并行处理的时候得到的，这里的并行处理是指MACD的操作数存放在不同的数据块中，对它们进行操作的时候，两块数据将被同时选中。
因此为了降低系统功耗，在软件设计时应尽可能地将所要操作的数据存储在同一个数据块中，比如TMS320C209可将MACD的操作数一同存储在其片内4K的SARAM中。
四、存储器类型对功耗的影响
前文已经提到，在DSP器件按某一算法对数据进行处理时，DSP片内的CPU 将消耗大部分的能量。
但是，数据处理所在的存储环境也就是存储器的类型对系统功耗有着较大的影响。
以TMS320CZXX为例，片内的存储器有单访问RAM(SARAM)，双访问RAM(DARAM)和ROM三种，
TMS320C2O6还有闪速存储器。
DSP应用系统可用片内的SARAM、DARAM、ROM或片外扩展的ROM来存储用户指令代码，由于DARAM仅有256字节的容量，因此在一般情况下它被设置为数据RAM。
在相同的条件下执行一段测试代码，程序在片内的ROM运行要比在SARAM中运行节省10%的能量。
这是因为SARAM不能存储用户代码，断电后程序丢失，它只能将程序从ROM中加载后运行。
在将代码用BLPD(从程序存储器到数据存储器的块移动)、TBLR(表读)和RPT(重复下一条指令)等指令从程序区传送到数据区的过程中要消耗部分能量，而在片内的ROM中运行代码则可节省这部分能量。
执行存放在片内存储器的用户代码所耗能量要比执行存放在片外的存储器低，其原因是程序在片内ROM中运行可省去驱动外部程序存储器接口电路所需要的电流。
五、正确处理外围电路
外围电路包括输人和输出两部分。
从输出部分来看，外部电路的驱动要消耗一部分能量，除在DSP系统中使用的逻辑电路采用CMOS器件外，应尽可能地选用低功耗的外围器件，例如系统的显示部分应选用LCD(液晶显示器)等。
当外部接口中逻辑电路所用的门电路较多时，应使用单片的PAL或ASIC来完成。
从输人部分来看，DSP芯片中未使用的输入引脚应接地或接电源电压，若将这些引脚悬空，在引脚上很容易积累电荷，产生较大的感应电动势，使输入引脚电位处于0与l间的过渡区域。
这时反相器上、下两个场效应管都会导通，使系统功耗大大增加。
六、结束语
综上所述：影响SDP应用系统功耗的因素有很多方面，技术人员以后工作中判断中必须做到具体任何一个实际的应用系统，在达到设计指标的前提下应细致地对硬件、软件进行多方面的优化，从而有效地降低系统功耗。