Multisim数电仿真半加器和全加器
数电实验报告半加全加器
数电实验报告半加全加器实验目的：掌握半加器和全加器的原理和应用，了解半加器和全加器的构造和工作原理。
实验器材：逻辑电路实验箱、7400四与非门、7402四与非门、7408四与门、7432四或门、7447数码显示器、开关、电源、跳线等。
实验原理：半加器和全加器是数字电路中常用的基本逻辑电路，用于对二进制进行加法运算，主要用于数字电路中的算术逻辑单元(ALU)。
1.半加器实验原理：半加器是一种能够对两个二进制位进行加法运算的电路。
半加器有两个输入端和两个输出端，输入端分别为A和B，输出端分别为S和C。
其中，A和B分别为要加的两个二进制数位，S为运算结果的个位，并且用S=A⊕B表示；C为运算结果的十位（进位），C=A·B表示。
半加器的真值表和逻辑符号表达式如下：```A，B，S，C0，0，0，00，1，1，01，0，1，01，1，0，1```2.全加器实验原理：全加器是一种能够对两个二进制位和一个进位信号进行加法运算的电路。
全加器有三个输入端和两个输出端，输入端分别为A、B和Cin，输出端分别为S和Cout。
其中，A和B分别为要加的两个二进制数位，Cin 为上一位的进位信号，S为运算结果的个位，并且用S=A ⊕ B ⊕ Cin表示；Cout为运算结果的十位（进位），Cout=(A·B) + (A·Cin) + (B·Cin)表示。
全加器的真值表和逻辑符号表达式如下：```A ，B ， Cin ， S ， Cout0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，1```实验步骤：1.首先，按照实验原理连接逻辑门实验箱中的电路。
将7400四与非门的1、2号引脚分别连接到开关1、2上，将开关3连接到7400的3号引脚，将开关4连接到7400的5号引脚，将7400的6号引脚连接到LED1上，表示半加器的进位输出。
实验二组合逻辑电路实验(半加器、全加器)
掌握 验证 学会
实验目的
组合逻辑电路的功能测试
数 法半字加电器路和实全验加箱器及的示逻波辑器功的能使用方 二进制数的运算规律
实验设备
序号 名称
型号与规格 数量
1 数字电路实验箱
THD-1
1
2 二输入四与非门
74LS00
3
3 二输入四异或门
74LS86
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
（1）按上图接线（注意数字编号与芯片管脚编号对应） （2）写出Y2的逻辑表达式并化简。 （3）图中A、B、C接实验箱下方的逻辑开关，Y1，Y2接实验箱上方的电平显示发光管。 （4）按表格要求，拨动开关，改变A、B、C输入的状态，填表写出Y1，Y2的输出状态。 （5）将运算结果与实验结果进行比较 。
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习，加强练习， 巩固成果，学以致用！
Goodbye!
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ，并查看芯片形状是否完好，芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 （选用芯片74LS00）
数字电子技术 实验7 半加器、全加器、数据选择器、分配器及其应用
教学时间：年月日第周星期节授课班级：本次课课时： 2 总第70节教学内容（课题）：实验7 半加器、全加器、数据选择器、分配器及其应用教学目标：1.掌握中规模集成电路数据选择器的工作原理及逻辑功能。
2.熟悉利用译码器或者数据选择器构成任意逻辑函数的方法。
3.验证加法器的功能。
4.验证分配器的功能。
教学重点：数据选择器的应用。
教学难点：加法器和分配器的验证。
教学方法：课堂讲授教具及其他教学材料：多媒体课件、TAFE教材教学过程设计：复习并导入新课：问题：1.用译码器实现逻辑函数的方法是什么？2.用数据选择器实现逻辑函数的方法是什么？3.半加器和全加器的原理是什么？● 事先给学生的预习材料：实验课题：实验七 半加器、全加器、数据选择器、分配器及其应用一、实验目的：1、掌握中规模集成电路数据选择器的工作原理及逻辑功能。
2、熟悉利用译码器或者数据选择器构成任意逻辑函数的方法。
3、熟悉加法器、分配器的特点和应用。
二、实验原理电路：同学预习实验时自己画出。
三、实验设备及器件：数字逻辑电路实验箱1个。
74LS138 3-8线译码器1片，74LS151 8选1数据选择器1片。
74LS20 7-1所示。
（a ）（c ）74LS138 图7-1 集成电路引脚图四、实验测试电路由集成电路引脚图结合原理图，由同学自己画出。
五、实验内容与步骤1、用译码器实现函数F=AB+BC 。
参照原理图和测试电路图搭接电路，并观察电路的功能。
2、用数据选择器实现函数F=AB+C 。
参照原理图和测试电路图搭接电路，并观察电路的功能。
3、选做：用译码器74LS138实现全加器。
4、选做：用8选1数据选择器实现函数 F=ABC+D 。
六、实验注意事项：1、注意集成电路输入控制端和输出控制端的信号；2、74LS138集成块搭接中注意输出信号的处理；3、74LS20使用时注意NC 端的处理。
七、实验结论：● 新课讲解：1、用译码器实现函数F=AB+B C 。
(Multisim数电仿真)半加器和全加器教学总结
(M u l t i s i m数电仿真)半加器和全加器实验3.5 半加器和全加器一、实验目的：1．学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。
2．学会用逻辑分析仪观察全加器波形：3．分析二进制数的运算规律。
4. 掌握组合电路的分析和设计方法。
5．验证全加器的逻辑功能。
二、实验准备：组合电路的分析方法是根据所给的逻辑电路，写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表)，从而评定该电路的逻辑功能的方法。
一般是首先对给定的逻辑电路，按逻辑门的连接方法，逐一写出相应的逻辑表达式，然后写出输出函数表达式，这样写出的逻辑函数表达式可能不是最简的，所以还应该利用逻辑代数的公式或者卡诺图进行简化。
再根据逻辑函数表达式例Array如：要分析如图3.5.1所示电路的逻辑功能。
图3.5.11.写输出函数Y的逻辑表达式：W=..........................................3.5.1AABBABWWCX=.........................................3.5.2WCCXXDY=..........................................3.5.3DXD2.进行化简：W+=A=....................................................3.5.4 AB+BABBABAWCWC+=....................…..3.5.5=++X+ACABCACBBCABDCCBBYXDDXDAA+=++A++=DBCDABCCDB+...........................…...3.5.6A+A+CABDBCDCDBA3. 列真值表：表3.5.1：4.功能说明：逻辑图是一个检奇电路。
输入变量的取值中，有奇数个1 则有输出，否则无输出。
组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑函数表达式，最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。
实验二--组合逻辑电路实验(半加器、全加器)
1
4 二输入端四或非门 74LS02
Hale Waihona Puke 1实验内容与步骤1. 组合逻辑电路功能测试 2.用异或门（74LS86）和与非门组成的半加
器电路 3.全加器组合电路的逻辑功能测试 4. 用与非门实现逻辑函数 F AB AC BC *5.用异或门、或非门、与非门组成的全加器
电路的逻辑功能测试（选做）
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习，加强练习， 巩固成果，学以致用！
Goodbye!
以上有不当之处，请大家给与批评指正， 谢谢大家！
5、记录实验结果（三）
3.全加器组合电路的逻辑功能测试
Ai
Bi
Ci-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果（四）
F AB AC BC
自己设计实现逻辑函数，给出逻辑电路连接图，并连接调试。
5、记录实验结果（选做）
（1）画出用异或门、或非门和与非门实现全加器的逻辑电路图，写出逻辑表达式。 （2）找出异或门、或非门和与非门器件，按自己设计画出的电路图接线，注意：接 线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。 （3）当输入端Ai Bi Ci-1为下列情况时，测量Si和Ci的逻辑状态并填入表格中
《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验
《数字电路》组合逻辑电路（半加器全加器及逻辑运算）实验一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验设备74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片数字电子技术试验箱三、实验内容及步骤1、组合逻辑电路功能测试。
（1）用2片74LS00组成图5-1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）图中A、B、C接电平开关（K1、K2、K3），Y1、Y2接发光管（L1、L2）电平显示。
（3）按表5-3要求，改变A、B、C的状态，填表并写出Y1、Y2逻辑表达式。
（4）将运算结果与理论值比较。
图5-1表5-3=A+A’BY1Y=A’B+B’C22、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图5-2。
（1）在实验仪上用异或门和与非门接成以上电路。
A、B接电平开关K1、K2；Y、Z接电平显示（L1、L2）。
（2）按表5-4要求改变A、B状态，填表。
图5-2 表5-43、测试全加器的逻辑功能。
（1）写出图5-3电路的逻辑表达式。
（2）根据逻辑表达式列真值表。
（表5-5）（3）根据真值表画逻辑函数Si 、Ci的卡诺图。
图5-3（4）填写表5-5各点状态。
表5-5四、实验心得组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。
组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。
分析方法：1、根据逻辑电路写出逻辑表达式。
2、逻辑表达式化简。
3、根据逻辑表达式画出真值表。
与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。
数字电路实验Multisim仿真完整版
数字电路实验M u l t i s i m仿真HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】实验一逻辑门电路一、与非门逻辑功能的测试74LS20（双四输入与非门）仿真结果二、门）三、与或非门逻辑功能的测试四、现路；一、分析半加器的逻辑功能二.74LS138接成四线-十六线译码器 00000001011110001111（2）用一片74LS153接成两位四选一数据选择器； （3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A 、B 、C 三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y 1=1），如果密码不符，电路发出报警信号（Y 2=1）。
以上四个小设计任做一个，多做不限。
还可以用门电路搭建实验三 触发器及触发器之间的转换1. D 触发器逻辑功能的测试(上升沿)2. JK 触发器功能测试（下降沿）Q=0Q=0略3. 思考题：（1）（2）（3）略实验四寄存器与计数器1.右移寄存器（74ls74 为上升沿有效）位异步二进制加法，减法计数器（74LS112 下降沿有效）也可以不加数码显示管3.设计性试验（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制83进制注意：用74LS160与74LS197、74LS191是完全不一样的实验五 555定时器及其应用1.施密特触发器输入电压从零开始增加：输入电压从5V开始减小：2.单稳态触发器3.多谢振荡。
实验二 组合逻辑电路(半加器、全加器)
《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。
（1）.用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。
（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。
（4）.将运算结果与实验比较。
表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。
图2.2（1）.在实验仪上用异或门和与门接成以上电路。
A、B接电平开关K，Y，Z接电平显示。
（2）.按表2.2要求改变A、B状态，填表。
表2.23.（1）.写出图2.3电路的逻辑表达式。
（2）.根据逻辑表达式列真值表。
表2.3（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。
4. 测试用异或、与或和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）.找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(Multisim数电仿真)半加器和全加器————————————————————————————————作者：————————————————————————————————日期：实验3.5 半加器和全加器一、实验目的：1．学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。
2．学会用逻辑分析仪观察全加器波形： 3．分析二进制数的运算规律。
4. 掌握组合电路的分析和设计方法。
5．验证全加器的逻辑功能。
二、实验准备：组合电路的分析方法是根据所给的逻辑电路，写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表)，从而评定该电路的逻辑功能的方法。
一般是首先对给定的逻辑电路，按逻辑门的连接方法，逐一写出相应的逻辑表达式，然后写出输出函数表达式，这样写出的逻辑函数表达式可能不是最简的，所以还应该利用逻辑代数的公式或者卡诺图进行简化。
再根据逻辑函数表达式写出它的真值表，最后根据真值表分析出函数的逻辑功能。
例如：要分析如图3.5.1所示电路的逻辑功能。
图3.5.11.写输出函数Y 的逻辑表达式：B AB AB A W =..........................................3.5.1C WC WC W X =.........................................3.5.2D XD XD X Y =..........................................A B C DYXW&&&&&&&&&&&&3.5.32.进行化简：BABABABABAW+=+=....................................................3.5.4ABCCBACBACBACWCWX+++=+=....................…..3.5.5++++=+=DABCDCBADCBADCBADXDXYDCABCDBABCDADCBA+++...........................…...3.5.63. 列真值表：表3.5.1：A B C D Y0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 00 1 1 11 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 04.功能说明：逻辑图是一个检奇电路。
输入变量的取值中，有奇数个 1 则有输出，否则无输出。
组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑函数表达式，最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。
例如：设计半加器逻辑电路。
1. 进行逻辑抽象：=1A BSC i&&如果不考虑的来自低位的进位将两个1位二进制数相加，称为半加。
设A 、B 是两个加数，S 是它们的和，Ci 是向高位的进位。
则根据二进制数相加的规律，可以写出它们的真值表如表3.5.2所示。
表3.5.2：输 入 输 出A BS Ci 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 12. 写出逻辑函数式：⎩⎨⎧=⊕=+=AB Ci BA B A B A S ................................................3.5.73. 选定器件的类型：可选异或门来实现半加和；可选两片与非门(或一片与门)实现向高位的进位。
如图3.5.2所示。
图3.5.2三、计算机仿真实验内容：1. 测试用异或门、与门组成的半加器的逻辑功能： (1). 按照图3.5.3所示，从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中调出所需元件：其中，异或门74LS86N 从“TTL ”库中调出；与门4081BD_5V 从“CMOS ”库中调出。
指示灯从电子仿真软件Multisim7基本界面左侧右列虚拟元件库中调出，X1选红灯；X2选蓝灯。
图3.5.3(2).打开仿真开关，根据表3.5.3改变输入数据进行实验，并将结果填入表内。
表3.5.3：输入输出A B S Ci0 00 11 01 12. 测试全加器的逻辑功能：(1).从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中“CMOS”库中调出或门4071BD_5V、与门4081BD_5V；从“TTL”库中调出异或门74LS86D，组成仿真电路如图3.5.4所示。
图3.5.4(2). 打开仿真开关，根据表3.5.4输入情况实验，并将结果填入表内。
表3.5.4：输 入 输 出 A B1 i CS i C0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 13. 用逻辑分析仪观察全加器波形：(1). 先关闭仿真开关，在图3.5.4中删除除集成电路以外的其它元件。
(2). 点击电仿真软件Multisim7基本界面右侧虚拟仪器工具条中的“Word Generator ”按钮，如图3.5.5(左图)所示，调出字信号发生器图标(右图)“XWG1”，将它放置在电子平台上。
图3.5.5(3). 再点击虚拟仪器工具条中的“Logic Analyzer”按钮，如图3.5.6(左图)所示，调出逻辑分析仪图标(右图)“XLA1”，将它放置在电子平台上。
图3.5.6(4). 连好仿真电路如图3.5.7所示。
图3.5.7(5). 双击字信号发生器图标“XWG1”，将打开它的放大面板如图3.5.8所示。
它是一台能产生32位(路)同步逻辑信号的仪表。
按下放大面板的“Controls”栏的“Cycle”按钮，表示字信号发生器在设置好的初始值和终止值之间周而复始地输出信号；单选“Display”栏下的“Hex”表示信号以十六进制显示；“Trigger”栏用于选择触发的方式；“Frequency”栏用于设置信号的频率。
图3.5.8(6). 按下“Controls”栏的“Set…”按钮，将弹出对话框如图3.5.9所示。
单选“Display Type”栏下的16进制“Hex”，再在设置缓冲区大小“Buffer Size”输入“000B”即十六进制的“11”，如图中鼠标手指所示，然后点击对话框右上角“Accept”回到放大面板。
图3.5.9(7). 点击放大面板右边8位字信号编辑区进行逐行编辑，从上至下在栏中输入十六进制的00000000~0000000A共11条8位字信号，编辑好的11条8位字信号如图3.5.10所示，最后关闭放大面板。
图3.5.10(8).打开仿真开关，双击逻辑分析仪图标“XLA1”，将出现逻辑分析仪放大面板如图3.5.11所示。
将面板上“Clock”框下“Clock/Div”栏输入12，再点击面板左下角”Reverse”按钮使屏幕变白，稍等扫描片刻，然后关闭仿真开关。
将逻辑分析仪面板屏幕下方的滚动条拉到最左边，见图中鼠标手指所示。
图3.5.11(9). 拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形，例如：图3.5.12中读数指针所在位置表示输入信号A =0、B =1、1-i C =1；S =0、i C =1。
(注：屏幕左侧标有“9”的波形表示A ；标有“10”的波形表示B ；标有“8”的波形表示1-i C ；标有“13”的波形表示S ；标有“14”的波形表示i C 。
) (10). 按表3.5.5要求，用读数指针读出4个观察点的状态，并将它们的逻辑状态和逻辑分析波形填入表3.5.5中。
图3.5.12表3.5.5： 测点 变量 1 2 3 4 状态 波形 状态 波形 状态 波形 状态 波形 输 入 A B 1 0 0 0 1 0 1 1 0 1 0 11-i C输 出S i C四、实验室操作实验内容：设计两个一位二进制数相加的全加器：1．进行逻辑抽象分析：考虑的来自低位的进位将两个1位二进制数相加，称为全加。
设A 、B 是两个加数，1-i C 为来之低位的进位，S 是它们的和，Ci 是向高位的进位。
则根据二进制数相加的规律，可以写出它们的真值表。
2．写出全加器的S 和Ci 的逻辑表达表。
3. 根据全加器的逻辑表达表画出电路图。
3. 根据电路图选取集成电路，并在数字实验台上搭好实验电路。
4. 在实验台上进行全加器实验，并填好表3.5.6。
表3.5.6：五、实验报告要求：输 入 输 出AB1-i CS i C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11. 完成仿真实验中的表3.5.3~表3.5.5的填写。
2. 总结设计全加器实验的分析、步骤和体会，写出完整的设计报告。
六、实验设备及材料：1. 仿真计算机及软件Multisim7。
2. THD-1型(或Dais-2B 型)数电实验箱。
3. MF-10型万用表。
4．电子元件：数字集成电路：74LS86、CD4081、CD4071各一片。
5. 附：数字集成电路74LS86、CD4081、CD4071管脚排列图图3.5.13＆＆＆＆1111123456789101112131412345678910111213141B 1A 1A 1B 1Y 1Y 2A 2A 2B 2B 2Y 2Y 3A3A3B3B3Y3Y4A4A4B4B4Y4YVccGNDV V D DS S 74LS 86C D408112345678910111213141A 1B 1Y 2A 2B 2Y 3A3B3Y4A4B4YV V D DS SC D40711111。