FPGA芯片选择策略和原则
fpga硬件设计注意事项
fpga硬件设计注意事项FPGA硬件设计注意事项FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计、嵌入式系统和数字信号处理等领域。
在进行FPGA硬件设计时，有许多注意事项需要考虑，以确保设计的正确性、可靠性和性能。
本文将从不同的角度介绍一些FPGA硬件设计的注意事项。
一、设计规范与原则1. 时钟设计：合理规划时钟域，避免时钟冲突和时序问题。
确保时钟信号的稳定性和时钟分配的合理性，防止时钟抖动和时钟偏移。
2. 信号的同步与异步：减少异步信号的使用，尽量采用同步信号。
异步信号可能引发时序问题和数据不一致性。
3. 电源与地线设计：合理规划电源和地线，避免电源噪声和地线回流问题。
注意电源的稳定性和电源线的阻抗匹配。
4. 状态机设计：合理设计状态机，减少状态数量和状态转移的复杂性。
状态机的设计应简洁清晰，易于理解和维护。
二、资源利用与性能优化1. 逻辑资源利用：合理利用FPGA芯片的逻辑资源，避免资源浪费和资源冲突。
优化逻辑电路的结构，减少逻辑门数量。
2. 存储资源利用：合理规划存储资源，包括寄存器、RAM和ROM等。
避免存储资源的过度使用和冲突。
3. 时序优化：通过合理的时序约束和时序分析，优化电路的时序性能。
减少时序路径的延迟，提高电路的工作频率。
4. 时钟域划分：合理划分时钟域，减少时钟域之间的转换和同步问题。
避免时钟域跨越过多的逻辑。
三、可靠性与稳定性设计1. 异常处理与容错设计：考虑到硬件设计可能遇到的异常情况，合理设计异常处理机制和容错设计。
保证系统的可靠性和稳定性。
2. 时序分析与时序约束：进行时序分析，确保电路的时序约束满足要求。
避免时序问题导致的功能错误和不稳定性。
3. 时钟和复位信号的处理：合理设计时钟和复位信号的处理逻辑。
确保时钟和复位信号的稳定性和可靠性。
四、仿真与验证1. 仿真环境搭建：搭建适合的仿真环境，对设计进行全面的仿真验证。
fpga资源评估与选型
fpga资源评估与选型
FPGA（Field-ProgrammableGateArray）是一种高度可编程且可重构的硬件芯片，可以用于实现各种复杂的数字电路。
FPGA引入了可编程性的概念，使硬件设计更加灵活、高效。
在FPGA设计过程中，资源评估和选型是非常重要的环节。
资源评估是指根据设计需求，评估所需的FPGA资源，包括片上存储器、LUT（Look-Up Table）等。
在评估时需要考虑以下因素：首先，需要确定设计的复杂度以及所需的资源；其次，需要考虑FPGA 的速度、功耗以及可编程性等因素。
在选型过程中，需要考虑到FPGA的规格、性能、价格等因素。
首先，需要了解FPGA的规格，包括芯片大小、引脚数、逻辑单元数量等。
其次，需要考虑FPGA的性能，例如时钟速度、功耗、温度等因素。
最后，需要考虑FPGA的价格，这是每个设计师都必须考虑的因素之一。
为了选择适合自己的FPGA芯片，设计师可以通过以下渠道了解相关信息：首先，可以查阅FPGA厂商的官方网站了解产品信息；其次，可以参考各种技术论坛、电子书籍、设计手册等资料，以获取更全面、深入的了解。
在实际选型过程中，设计师还需要考虑到FPGA的开发环境，包括开发软件、编程语言、板子等。
此外，设计师还需要仔细评估FPGA 的可靠性、稳定性以及后续技术支持等因素。
总之，FPGA资源评估和选型是一项非常重要的任务，需要设计
师充分了解自己的设计需求和FPGA的规格、性能、价格等因素，以选择最适合自己的芯片。
通过认真评估和选型，设计师可以实现高效、可靠的FPGA设计，提高设计效率和质量。
FPGA主流芯片选型指导和命名规则（一）
FPGA主流芯片选型指导和命名规则（一）有想法把最近看到关于FPGA相关的（名词）概念做个总结，解释内容主要来自其他博客，我只加部分个人理解，做个拾荒者，捡其重点，作为摘录，文末罗列参考资料。
1、异步复位、同步释放1.1.解释同步复位：需要时钟参与，一般只有时钟上升沿到来复位信号才有效；异步复位：不需要时钟参与，只要复位信号一有效就立即进行复位操作；1.2.优缺点同步复位：防止复位信号的毛刺引起误复位操作，利于静态时序分析；较异步复位更消耗逻辑资源，复位信号脉冲宽度必须大于时钟周期，同步复位依赖于时钟；异步复位：无需额外的逻辑资源，复位信号不依赖于时钟；容易受毛刺影响，如果复位释放恰好在时钟有效沿附近容易使寄存器输出亚稳态；1.3.CODE同步复位：异步复位，同步释放(Synchronized Asynchronous Reset)：目的为了防止复位信号在撤除时产生亚稳态。
异步复位：将复位信号rst_n接入到DFF的清零端，不存在复位信号必须要检测到大于一个时钟周期才能被检测到的局限，只要rst_n则将rst_s1，rst_s2赋0。
同步释放：当rst_n重新拉回高电平，进行removal，时钟参与。
或：异步复位、同步释放（考虑上电延迟）2、触发器与锁存器2.1.解释触发器Flip-Flop：收到输入脉冲，触发器输出根据赋值规则作出改变，保持此状态知道下一个触发。
对时钟边沿敏感，其状态只在时钟的上升沿或者下降沿的瞬间改变；锁存器Latch：两输入，EN和DATA_IN，当电平EN有效时，锁存器处于使能状态，输出数据Q随输入数据DATA_IN变化，否则数据被锁存；2.2.区别latch跟它所有的输入信号有关，当输入信号变化时，latch就变化，没有时钟触发；flip_flop受时钟控制，只有时钟沿触发时才采样当前输入，产生输出。
1）latch由电平触发，非同步控制。
在使能信号有效时latch等效于通路，使能信号无效时latch保持输出状态；flip_flop由时钟沿触发，同步控制；2）latch对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生；flip_flop不易产生毛刺；3）latch消耗的门资源比flip_flop少，但是其静态时序分析更为复杂；2.3.CODE针对网上博客所说，容易生成锁存器的四种情况：1）if语句结束无else；2）case语句结束无default；3）输出变量无赋初值；4）always@ (敏感信号)。
FPGA设计的十五条原则详细解析
FPGA设计的十五条原则详细解析1、硬件设计基本原则(1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。
从而实现了用面积复制换取速度的提高。
(2)硬件原则：理解HDL本质(3)系统原则：整体把握(4）同步设计原则：设计时序稳定的基本原则2、Verilog作为一种HDL语言，对系统行为的建模方式是分层次的。
比较重要的层次有系统级（system）、算法级（Algorithm）、寄存器传输级（RTL）、逻辑级（Logic）、门级（Gate）、电路开关级（Switch）。
3、实际工作中，除了描述仿真测试激励（Testbench）时使用for循环语句外，极少在RTL级编码中使用for循环，这是因为for循环会被综合器展开为所有变量情况的执行语句，每个变量独立占用寄存器资源，不能有效的复用硬件逻辑资源，造成巨大的浪费。
一般常用case语句代替。
4、if…else…和case在嵌套描述时是有很大区别的，if…else…是有优先级的，一般来说，第一个if的优先级最高，最后一个else的优先级最低。
而case语句是平行语句，它是没有优先级的，而建立优先级结构需要耗费大量的逻辑资源，所以能用case的地方就不要用if…else…语句。
补充：1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。
5、FPGA一般触发器资源比较丰富，而CPLD组合逻辑资源更丰富。
6、FPGA和CPLD的组成：FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。
FPGA设计的基本原则
FPGA设计的基本原则面积与速度折衷原则面积和速度是ASIC芯片设计中一对相互制约、影响成本和性能的指标，贯穿FPGA设计的始终。
在FPGA设计中，面积是指一个设计消耗的FPGA内部逻辑资源的数量，可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量；速度是指一个设计在FPGA上稳定运行时所能达到的最高频率，由设计时序状态决定。
关于面积和速度的折衷，应在满足设计时序和工作频率要求的前提下，占用最小的芯片面积；或者在所规定的面积下，使得设计的时序余量最大，能够在更高的频率上稳定运行。
通常，在资源足够的情况下，更多是选择速度的最优，这也是FPGA 的特点。
在具体设计中，应根据具体性能指标要求，在保证系统功能和性能的同时，降低资源消耗从而降低功耗和成本。
硬件原则第二个原则是硬件原则。
首先，要注意FPGA的逻辑设计所采用的硬件描述语言VHDL或Verilog与软件语言C和C＋＋有本质区别，在使用硬件描述语言进行设计时，不应片面追求代码的简洁。
其次，要采用正确的编码方法。
要对所需实现的硬件电路的结构和相互连接有清晰的理解和构想，然后再用适当的VHDL语言表达出来。
实际上综合软件对所写的代码在进行推论的时候，得到的硬件结果会因编码方式的不会而不同，直接影响硬件的实现。
系统原则第三个原则是系统原则。
FPGA作为硬件系统设计，应该对设计全局进行宏观上的合理安排，包括逻辑功能模块划分、时钟域信号的产生和驱动、模块复用、时序或引脚约束、面积速度折衷等。
这些系统上的考虑不仅关系到是否能够最大程度地发挥项目成员的协同设计能力，而且直接决定着设计的综合、实现效果和相关的操作时间。
模块化设计是系统原则的一个很好体现，它是自顶向下、模块划分、分工协作设计思路的集中体现，是大型复杂系统的推荐设计方法。
图1是模块化设计的简单流程。
同步原则在设计电路时，可以有异步电路和同步电路两种实现方法。
异步电路使用组合逻辑电路实现，没有统一的时钟信号，容易产生毛刺和竞争冒险；同步时序电路使用组合逻辑和触发器实现电路功能，主要信号和输出信号都由时钟驱动触发器产生，能够避免毛刺，信号稳定。
fpga资源评估与选型
fpga资源评估与选型
FPGA资源评估与选型
FPGA（Field Programmable Gate Array）是一种基于可编程逻辑门阵列的芯片，可以实现现场可编程的数字电路设计，因此成为了众多应用领域中重要的芯片之一。
而在进行FPGA设计时，选型和资源评估是非常重要的步骤。
选型
在进行FPGA选型时，需要考虑如下因素：
1. 功能需求：首先根据设计需要确定所需的FPGA芯片类型，如数字信号处理、网络通讯等。
2. 性能需求：对于要求高并发、高速度的应用，需要选用频率高、I/O 丰富、资源丰富的FPGA芯片。
3. 市场价格：FPGA芯片价格差异较大，需要结合项目特点和预算进行选型。
4. 厂商支持：不同厂商提供的开发工具和技术支持也是选型时需要考
虑的因素。
综合以上因素进行选型可以找到合适的FPGA芯片，并保证后续设计
的正确性和性能。
资源评估
在进行FPGA资源评估时，需要考虑如下因素：
1. 逻辑资源：确定所需的逻辑资源是评估FPGA资源的基本条件。
2. 存储资源：存储资源的大小和速度也是评估FPGA资源的重要因素。
3. I/O资源：在FPGA设计中，外部I/O资源的充足性非常重要。
4. 时序分析：考虑FPGA的时序限制和性能特点对资源的要求会更准确。
综合以上因素进行FPGA资源的评估可以评估出选型后FPGA的性能
特点，为后续的设计和开发提供参考。
在FPGA设计过程中，选型和资源评估是不可或缺的两个环节。
选型
是能否满足功能要求和成本预算，资源评估则保证设计后的可行性和性能特点，只有深入了解这两个环节才能保证FPGA设计的成功和有效。
fpga资源评估与选型
FPGA资源评估与选型导言FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，相比于传统的专用集成电路（ASIC）具有更高的灵活性和重新配置能力。
在进行FPGA设计时，选择合适的FPGA器件是一个至关重要的决策。
本文将从多个方面进行评估和选型指导，以便为特定的应用场景选择最佳的FPGA资源。
选择FPGA的关键因素在评估和选型FPGA之前，我们需要明确以下几个关键因素：1. 应用需求分析首先，我们需要明确我们的应用场景和需求。
不同的应用场景对FPGA的要求有所不同。
例如，高性能计算、图像处理、通信或嵌入式系统都需要不同类型的资源和性能。
对应不同类型的应用场景，我们需要根据需求分析来选择适合的FPGA器件。
2. 系统规模和复杂度系统规模和复杂度也是影响FPGA选择的因素。
如果我们的系统需要大规模的计算资源和并行性能，那么我们需要选择高端的FPGA器件。
而对于简单的嵌入式系统，低端的FPGA器件可能已经足够满足需求。
3. 开发工具和生态系统支持选择一款好的FPGA开发工具和具备强大生态系统支持的FPGA厂商非常重要。
开发工具的易用性、功能丰富性和性能对于设计师的效率和项目周期至关重要。
此外，厂商提供的文档、示例代码和社区支持也会对我们的开发过程起到积极的促进作用。
4. 电源需求FPGA的电源需求是评估和选型的另一个重要因素。
不同的FPGA器件对电源电压和功耗有不同的要求。
我们需要根据我们的电源资源来选择适合的FPGA器件，以确保系统在正常工作时能够满足电源需求并保持稳定。
FPGA资源评估指标1. 逻辑单元（Logic Elements）逻辑单元是FPGA器件中的基本构建块。
一个逻辑单元可以执行布尔逻辑运算，并通过互连网络与其他逻辑单元连接起来。
每个逻辑单元可以执行与门、或门、非门等操作，逻辑单元的数量直接影响FPGA的灵活性和逻辑门的规模。
2. 器件速度FPGA器件的速度是指每个逻辑单元执行逻辑操作的最大频率。
fpga选型参数
fpga选型参数FPGA选型参数随着数字电子技术的不断发展，FPGA（现场可编程门阵列）作为一种可编程逻辑器件，已经被广泛应用于各种应用领域。
在选择适合自己项目的FPGA时，我们需要考虑一系列的选型参数。
本文将介绍FPGA选型参数的重要性，并对其中一些关键参数进行详细解析。
1. 逻辑单元数目（LE）逻辑单元（LE）是FPGA中最小的可编程单元。
它能够实现各种逻辑功能，如与、或、非等。
逻辑单元数目决定了FPGA的逻辑密度，即能够实现的逻辑功能的复杂程度。
对于需要实现较复杂逻辑的项目，选择具有较多逻辑单元的FPGA是更好的选择。
2. 存储单元数目（FF）存储单元（FF）用于存储数据或状态信息。
它们在时序逻辑设计中起到重要作用，如寄存器、状态机等。
存储单元数目决定了FPGA的存储容量和性能。
对于需要大容量存储或复杂的状态机实现的项目，选择具有较多存储单元的FPGA是更合适的。
3. IO引脚数目IO引脚是FPGA与外部器件之间的通信接口。
它们用于输入和输出数据、时钟和控制信号。
IO引脚数目的多少直接影响了FPGA的外部连接能力。
对于需要与大量外部设备通信的项目，选择具有较多IO引脚的FPGA是必要的。
4. 时钟管理时钟管理是FPGA设计中一个关键的考虑因素。
FPGA需要能够支持多个时钟域，并能够实现时钟域之间的同步和异步互联。
时钟管理功能的好坏将直接影响到FPGA的时序性能和稳定性。
因此，在选择FPGA时，需要考虑其时钟管理功能是否满足项目需求。
5. DSP切片数目DSP切片是FPGA中用于高性能数字信号处理的硬件模块。
它们具有高速运算和大容量存储等特点。
DSP切片数目决定了FPGA在数字信号处理方面的能力。
对于需要进行复杂的数字信号处理的项目，选择具有较多DSP切片的FPGA将有助于提高性能和效率。
6. RAM容量RAM是FPGA中用于存储大容量数据的硬件模块。
它们具有较快的读写速度和较大的存储容量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA芯片选择策略和原则
一：设计考虑
1，器件的硬件资源
硬件资源是器件选型的重要标准。
硬件资源包括逻辑资源、I／O资源、布线资源、DSP 资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。
1.1 逻辑资源、I／O资源、布线资源
逻辑资源和I／O资源的需求是每位设计人员最关心的问题，一般都会考虑到，可是，
过度消耗I／O资源和布线资源可能产生的问题却很容易被忽视。
主流FPGA器件中，逻辑资源都比较丰富，一般可以满足应用需求。
可是，在比较复杂的数字系统中，过度I／O资源的消耗可能会导致2个问题：
1）FPGA负荷过重，器件发热严重，严重影响器件的速度性能、工作稳定性和寿命，设计中要考虑器件的散热问题；
2）局部布线资源不足，电路的运行速度明显降低，有时甚至使设计不能适配器件，设计失败。
应用经验参考：
1)在做复杂数字信号处理时，位数比较高的乘法器和除法器对全局布线资源的消耗量比较大；
2)在做逻辑设计时，双向I／O口对局部布线资源的消耗量比较大；
3)在利用存储器资源设计滤波器的应用场合，局部布线资源的消耗量比较大；
4)在电气接口标准比较多，而逻辑比较复杂的应用场合，局部布线资源的消耗量比较大。
据Altera公司推荐，设计中最好能预留30％以上的逻辑资源、20％以上的I／O资源和30％以上的布线资源。
而且，从两家公司器件的结构看，Xllinx公司器件的可编程逻辑块
相对于Altera公司要复杂一些，使用起来要灵活一些。
在一些复杂的、控制信号比较多的设计中，适合选用Xllinx公司的产品。
不过Xllinx公司器件布线资源是分段的，器件延时的可预测性要差一些。
在这些应用场合，最好首先做设计仿真，对设计消耗的布线资源，尤其是很容易被忽视的局部布线资源，要有一个比较充分的了解，然后在考虑器件选型，是比较理想的。
1.2 DSP资源
在做乘法运算比较多而且对速度性能要求比较高的应用场合，最好能选用带DSP资源比较多的器件，例如，Altera公司的StatixⅡ和StatixⅢ系列，Xllinx公司的Virtex-4 SX 和Virtex-5 SX系列等。
1.3 存储器资源
器件中的存储器资源主要有2种用途：作高性能滤波器；实现小容量高速数据缓存。
这是一种比较宝贵的硬件资源，一般器件中的存储器资源都不太多，存储器资源较多的器件逻辑容量也非常大，用得也比较少，供货渠道也不多，器件价格也非常高。
因此，在器件选型时，最好不要片面追求设计的集成度而选用这种器件，也可以考虑选用低端器件+外扩存储器的设计方案。
1.4 锁相环资源
目前，主流FPGA中都集成了锁相环，利用锁相环对时钟进行相位锁定，可以使电路获得更稳定的性能。
Xllinx公司提供的是数字锁相环，其优点是能获得更精确的相位控制，其缺点是下限工作频率较高，一般在24 MHz以上；Altera公司提供的是模拟锁相环，其优点是下限工作频率较低，一般在16 MHz以上，其主流器件StatixⅡ和StatixⅢ系列中的增强型锁相环工作频率只要求在4 MHz以上，其缺点是对时钟相位的控制精度相对较差。
1.5 高速串行收发器资源
在通讯领域里，用光纤传输高速数据是一个比较常用的解决方案。
A1tera公司的StatixⅡGX和StatixⅢGX系列，Xllinx公司的Virtex-4 FX和Virtex-5 FX系列[2]都集成了高速串行收发器，这种器件价格一般都比较高。
目前，National和Maxim等公司提供的高性能专用串行收发芯片价格都不高，因此，如果只是进行光纤数据传输没计，大可不必选用这种器件；如果是光纤数据传输+逻辑或算法比较复杂的应用场合，最好是将两种方案进行比较，然后考虑是否选用该器件。
1.6 硬核微处理器资源
利用集成硬核微处理器的FPGA器件进行嵌入式开发，代表嵌入式应用的一个方向。
Altera公司提供集成ARM的APEX系列器件，Xllinx公司提供集成Power-PC的Virtex-4 FX 和virtex-5 FX系列器件。
随着器件价格不断下降，在很多应用场合，在不增加成本的情况下，选用该器件和传统FPGA+MCU的应用方案相比，能大幅度提高系统性能和降低硬件设计复杂程度。
此时，选用该器件是比较理想的。
2，电气接口标准
目前，数字电路的电气接口标准非常多。
在复杂数字系统中，经常会出现多种电气接口标准。
目前，主流FPGA器件支持的电气接口标准有：1．5 V，1．8V ，3.3V等，可以满足绝大部分应用设计需求。
可是，FPGA器件的每一个I／O并不支持所有的电气接口标准，以Altera公司的FPGA 为例，只有部分1／O支持SSTL-2 ClassⅡ电气接口标准，在对DDR进行设计时，会导致PCB 布线相当复杂，器件的I／O管脚利用率相当低。
而Xllinx公司的FPGA几乎所有的管脚都支持SSTL-2 ClassⅡ电气接口标准，此时选用Xllinx公司的FPGA是比较理想的。
常用电气接口标准：
3，器件的速度等级
关于器件速度等级的选型，一个基本的原则是：在满足应用需求的情况下，尽量选用速度等级低的器件。
该选型原则有如下好处：
1)由于传输线效应，速度等级高的器件更容易产生信号反射，设计要在信号的完整性上花更多的精力；
2)速度等级高的器件一般用得比较少，价格经常是成倍增加，而且高速器件的供货渠道一般比较少，器件的订货周期一般都比较长，经常会延误产品的研发周期，降低产品的上市率。
4，器件的温度等级
某些应用场合，对器件的环境温度适应能力提出了很高的要求，此时，就应该在有工业级甚至是军品级或宇航级的器件中进行选型。
Altera公司每种型号的FPGA都有工业级产品；Xllinx公司每种型号的FPGA都有工业级产品，部分型号的FPGA提供军品级和宇航级产品。
如果设计主要面向军用或航天应用，最好选用Actel公司的器件，该公司的器件主要面向这些用户。
5，器件的封装
目前，主流器件的封装形式有：QFP，BGA和FB-GA，BGA和FBGA封装器件的管脚密度非常高，设计中必须使用多层板，PCB布线相当复杂，设计成本比较高，器件焊接成本比较高，因此，设计中能不用尽量不用。
不过，在密度非常高，集成度非常高和对PCB板体积要求比较高的应用场合，尽量选用BGA和FBGA封装器件。
还有一种情况，在电路速度非常高的应用场合，最好选用BGA和FBGA封装器件，这2种封装器件由于器件管脚引线电感和分布电容比较小，有利于高速电路的设计。
尽量选择兼容性好的封装，使得将来的产品就具备非常好的扩展性，可以不断地增加新的功能或者提高性能，而不需要修改电路板的设计文件。
在HDL代码设计之前，就开始硬件板卡的设计。
这就要求硬件板卡具备一定的兼容性，可以兼容不同规模的FPGA芯片。
目前，同系列的FPGA芯片一般可以做到相同物理封装兼容不同规模的器件。
例如，Xilinx的
Spartan3系列FPGA，在BGA456封装下，可以选择3S200、2S400、3S1000、3S1500这4种型号的FPGA。
二，其他考虑
1，器件的价格
1）器件集成度不断提高，性能不断上升，而价位不断下降是FPGA器件发展的普遍趋势，因此，在不断推出的新型器件中选型是一个基本规律。
以Xllinx公司刚推出的Virtex-5为例，性能比Virtex-4提高30％，而相对价位却降低35％。
2，尽量选择成熟的产品系列。
FPGA芯片的工艺一直走在芯片设计领域的前列，产品更新换代速度非常快。
稳定性和可靠性是产品设计需要考虑的关键因素。
厂家最新推出的FPGA系列产品一般都没有经过大批量应用的验证。
选择这样的芯片会增加设计的风险。
而且，最新推出的FPGA芯片因为产量比较小，一般供货情况都不会很理想，价格也会偏高一些。
如果成熟的产品能满足设计指标要求，那么最好选这样的芯片来完成设计。
例如，要用FPGA设计一块数据采集卡。
采用Altera公司的Cyclone、CyloneII和CycloneIII等3个系列的芯片都可以完成这个功能。
考虑到Cyclone和CyloneII是成熟产品，同时CyloneII又是Cyclone的升级产品，因此选择CyloneII是比较理想的方案。
3，尽量选择一个公司的产品
如果在整个电子系统中需要多个FPGA器件，那么尽量选择一个公司的产品。
这样的好处不仅可以降低成本，而且降低开发难度。
因为开发环境和工具是一致的，芯片接口电平和特性也一致，便于互联互通。
针对特定的应用，每个厂家的产品目录里面都可以找到适合的系列或者型号。
例如，针对低成本应用，Altera公司的Cyclone系列和Xilinx公司的Spartan3系列是对应的。
针对高性能应用，Altera公司的Stratix系列和Xilinx公司的Virtex系列是对应的。
所以，最终选择那个公司的产品还是看开发者的使用习惯及逻辑资源需求情况。