ADC基础知识_200703
(完整)ADC参数定义
ADC测试参数定义、分析及策略之动态测试2007-11—08 10：50：21分类:前言混合信号技术给当今的半导体制造商们带来了很多新挑战，以前一些对数字电路只有很小影响的缺陷如今在嵌入式器件中却可能大大改变模拟电路的功能，导致器件无法使用。
为确保这些新型半导体器件达到“无缺陷”水平，需要开发新的测试策略、方法与技术。
本文将结合一个简单的混合信号器件——模数转换器（AD C）来对这些策略、技术与方法进行讨论，说明混合信号器件测试的步骤和方法。
有了这些基本认识后,就可将其扩展并应用到当前先进的嵌入式半导体器件中，如数字滤波器、音频/视频信号处理器及数字电位计等。
传统半导体器件测试包括基本参数测试(连续性、泄漏、增益等）和功能测试(将器件输出与给定输入相比较)，混合信号测试还要再另外增加两个测试，即动态测试和线性测试.动态参数描述的是器件对一个特定频率或多频率时序变化信号的采样(从模拟信号中建立数字波形)和重现(利用数字输入建立模拟信号）能力。
线性参数则相反，描述的是器件内在特性,主要关注数字和模拟电路之间的关系.下面将对这两种特性分别作详细说明。
动态测试模数转换器的动态特性有时也称作传输参数，代表器件模拟信号采样和输入波形的数字再现能力，信噪比（S NR)、总谐波失真(THD）及有效位数(ENOB）等指标可使制造商对器件输出的“纯度”和数字信息精度进行量化。
新型动态测试技术产生于上世纪80年代,主要围绕数字信号处理和傅立叶变换,将时域波形和信号分别转换为频谱成分.这种技术可以同时对多个测试频率进行采样,效率和重复性非常高.图1是对一个普通ADC 器件进行快速傅立叶变换（FFT）测试的示意图，图中可以看到模拟信号在时域内转换成数字代码,然后用傅立叶变换转换成频谱。
对ADC输出进行傅立叶分析可提供宝贵的性能信息,但如果测试时条件设置不当得到的信息也会毫无意义。
为了从器件输出信号的傅立叶分析中提取有意义的性能参数，在讨论FFT结果之前首先需要考虑测试条件，其中包括输入信号完整性、采样频率、一致性及系统测量误差（假频、量化及采样抖动误差)。
ADC入门基础知识
39
采样保持电路
采样保持电路
40
采样开关
41
三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声
42
沟道电荷注入
43
时钟馈通
44
KT/C噪声
45
误差的消除
以上误差的存在，对于高速高精度 Pipeline ADC 来说是很 不利的，因此需要采取一定措施来减小。
2n
对输入信号进行采样，并把输入信号与相对应的参 考电压相比较，后将比较结果输入到优先编码的编 码电路进行编码，最终输出N位的二进制编码。
25
Flash A/D转换器结构图
全并行A/D转换器结构图
ቤተ መጻሕፍቲ ባይዱ
3bit FlashADC 的基本框架
26
Flash ADC优缺点
全并行结构的ADC实现一次转换只需要整个电路 比较一次,所以其转换速率非常快。
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化
ADC和DAC的一些知识
ADC和DAC的一些知识关于积分型ADC的一些知识========基本设计=======最基本的积分型ADC电路包含：一个积分器、一个选择开关(用来选在被测电压和参考电压)、一个定时器(用来决定对被测电压的积分时间长度和测量参考电压积分消耗时间)、一个比较器(用来进行过零检测)、一个控制器、一个放电开关(这个根据实现形式可有可无，主要用来对积分电容进行放电，与积分电容并联)。
上面的所有开关都由转换器的控制器(通常是微处理器或专用的控制逻辑)，控制器的输入包括一个时钟信号(用来测量时间)和一个比较器的输出信号(用来检测积分器的输出是否归零)转换过程分两个阶段：上升阶段和下降阶段。
在上升阶段，积分器的输入是被测电压，在下降阶段，积分器的输入是已知的参考电压。
在上升阶段中，开关选择被测电压进入积分器，积分器持续一个固定的时间段进行积分，在积分电容上面积累电荷。
在下降阶段，开关选择参考电压进入积分器，在这阶段测量积分器输入归零的时间。
(译者：总结起来就是先定时积分，再定值反向积分，测量反向积分时间)，电路如右图：为了使积分器向相反方向积分，参考电压需要和被测电压的极性相反。
在大多数情况下，如果被测电压为正，那么参考电压就为负。
为了能够处理正负电压输入的情况，需要一个正向和一个负向的参考电压。
具体选择哪一个参考电压取决于上升阶段积分结束后积分器的输出电压极性。
也就是说，如果在上升阶段结束时，积分器输出是负，则需要接入一个负向参考电压(译者：因为接的是积分器的反向输入端)，如果积分器输出是正，则需要接入一个正向参考电压。
积分器输出的基本公式如下(假设是一个恒定输入)：假设在每个转换过程的初始电压都是零，并且积分器在下降阶段结束时的输出电压也是零，我们就可以得到下面两个等式来表示积分器的两个阶段的输出：结合上面两个等式，可以解出Vin，也就是得到了被测电压的公式：从这个公式可以看出，双斜坡积分ADC的好处之一很明显：测量结果与电路元件的值(其中的R和C)无关。
ADC方面知识
A/D转换的控制程序的构成：
1. 选通模拟量输入通道(对有多路模拟输入的A/D) 2. 发启动转换信号 3. 判断A/D转换结束。通常有下列三种方法： 程序查询方式：A/D转换的结束信号接至单片机的某 个输入端，启动转换后，就不断查询结束信号的输入 端，直至查到结束信号后，从A/D转换器读出结果。 中断方式：将结束信号接至单片机的外部中断请求输 入端A/D转换结束向单片机发中断请求，单片机在中 断服务程序中读取转换结果。 软件延时方式：启动A/D转换后，执行延时程序等待 A/D转换结束，延时时间长短由A/D转换器的转换时 间决定，延时时间要略大于A/D转换的转换时间。
START: MOVX @DPTR, A
MOV R2,#20H DLY:DJNZ R2,DLY HERE: JB P3.2,HERE MOVX A,@DPTR MOV @R0,A INC R0
;启动A/D转换
:延时等待EOC变高 :测试转换结束?否,继续测 ;读转换结果的数据 :存入数据区 ;修改数据缓存区指针
D0~D7：8位数据输出,三态输出锁存,因此可与数据 总线直接相连。
OE ：允许数据输出信号,高电平有效, 若使OE为高电 平则转换数据从D0~D7输出。
VREF+，VREF-：基准电压正、负端。一般正端接 5.12V或5V、负端接模拟地。 VCC ：数字电源+5V。 GND：数字电源地。 要求：对ADC0809要熟练掌握。做好A/D转换 实验，并将结果在数码管上显示。
量化单位的概念
A/D转换器最低有效位所代表的模拟量（每个分层所 包含的最大值与最小值之差），为量化单位，用q表示。 量化过程可视为“数值分层”的过程。 n：ADC转换的分辨率 2n：分层数 例：8位ADC，量程0~5.12V
ADC 基础知识
ZERO ERROR
OFFSET ERROR
NO GAIN ERROR: ZERO ERROR = OFFSET ERROR
WITH GAIN ERROR: OFFSET ERROR = 0 ZERO ERROR RESULTS FROM GAIN ERROR
DC Specifications (Ideal)
ADC Transfer Function (Ideal) 111 110
Digital Output
101 100 011 010 001 000 0 1/8 1/4
1 LSB
3/8
1/2
5/8
3/4
7/8
Analog Input
DC Specifications (DNL)
Differential Non-Linearity (DNL) is the deviation of an actual code width from the ideal 1 LSB code width Results in narrow or wider code widths than ideal and can result in missing codes Results in additive noise/spurs beyond the effects of quantization
111 DIGITAL OUTPUT 110 101 100 011 010 001
1 LSB
1/8
2/8
3/8
4/8
5/8
6/8
7/8
ANALOG INPUT
Quantization Noise
DIGITAL OUTPUT
111 110 101 100 011 010 001
ADC_DAC基础知识
– 数据转换中常用的码的类型
图1.8 二进制, 温度计码及1/n 码
• D/A 转换器的性能指标
• • • • • 微分非线性（NDL） 积分非线性（INL） 失调（offset） 增益误差（gain error） 信号与噪声加失真的比（SNDR） （signal-to-(noise+distortion)ratio）
π
V cos sin −1 = A
A2 − V 2 A
可得到：
)2 ) 2 Vb − (2Va cos(πp (Va , Vb )))Vb − A2 1 − cos 2 (πp (Va , Vb )) + Va = 0
(
)
设第i个转换码对应的发生频次为H(i) ，且：
Nt =
2 n −1 j =0
0.1
0.2 fin/fs
0.3
0.4
0.5
Vp-p = 0.9Vfs
SNDR=64.1dB ENOB = 10.36 bit
测试系统设计
function generator LPF single-todifferential DC bias
clock
reference voltages
ADC Prototype
图1.5 静态ADC指标
动态指标: • 信噪比(SNR)
是输出端信号功率与总的噪声功率的比 (通常采用正弦输入来测量)
• 信号与噪声加失真的比(SNDR)
是当输入为正弦时, 输出端信号功率与总噪声及谐波 功率的比.
• 有效位数(ENOB)
定义为:
ENOB =
SNDRp − 1.76 6.02
(8)
Logic Analyzer
ADC基础
2、带通采样理论 对于带通信号(fL, fH), 可以用小于 2fH 的采样频率 fS 进行采样，且能不失真恢复，fS 需满足 fH 2f H 2f L fS ， 2 k N ， k 为整数， N （式 2 . 1） 取整 k k -1 fH - fL 采样后的信号频谱以 fS 为周期将源信号频谱拓展 3、带通采样中的频谱镜像 我们指导带通采样后信号频谱是原始信号频谱以采样频率 fS 的周期拓展，其结果将会在
8、实例 某机型 RX 中频欠采样 ADC 选型 条件： 需满足 RX 天线口最小输入信号幅度 -125dBm，射频至中频的总增益为 95dB （1）粗略评估 ADC 需求的位数 由于我们解调门限大约为 SNR 8dB，为使 ADC 的量化噪声基本不影响中频的载噪比，进入 ADC 的信号最好满足 ADC 的 4 位量程以上： 设 ADC 的位数为 n 输入到 ADC 的最小信号幅度：-125dBm+90dB=-30dB 换算成电压 Vpp=20mV ADC 的满量程 Vfs=3.3V
K FS FC 上出现镜像。 FS F , k * S ] 区间上的信号搬移到 带通采样的目的是将 [( k 1) * 2 2
] 上表示 2 （1）当 K 为奇数时，采样信号在第一乃奎斯特采样区间内的频谱与原始信号的频谱相同
[0,
FS
（2）当 K 为偶数时，采样信号在第一乃奎斯特采样区间内的频谱与原始信号频谱不同，而 是关于 (k-1)×fS/4 镜像的。 不同区间上信号采样后频谱见图 2.4 。
SNR - 45 8 10 SNR 63dB
（3）SFDR 由于在 ADC 前端有两级中频滤波器，一般的带外信号在 ADC 之前均有足够的动态范围，所 以在目前的平台上对 SFDR 考虑较少， 在 ADC 前有中频滤波器前提下， 我们选 ADC 重点关注 SNR 9、经验信条 （1）ADC 选型需结合系统指标要求、系统增益等因数来考虑，系统增益每增加 6dB，ADC 位数要求可降低 1bit，但需保证 ADC 的量化噪声不影响输出 SNR （2）小信号时 ADC 的输入信号幅度最好大于 4bit 量程，以此来减小 ADC 量化噪声对输出 SNR 的影响 （3）欠采样系统在测试杂散时需增加载波偏移采样频率整数倍时的干扰频点 （4）欠采样系统采样频率的选择在满足欠采样定理和系统资源的情况下，越大越好 （5）ADC 的采样时钟和 DSP 时钟两者的参考时钟应同步 （6）ADC 输入信号幅度应保证不超过满刻度减 2dB（因 ADC 器件而异） （7）ADC 供电电源需有滤波，保证电源纹波抑制比和 ADC 标称的 SNR 处在同一水平
ADC基础知识
ADC基础知识
12位ADC是一种逐次逼近型模拟数字转换器。
它有多达18个通道，可测量16个外部和2个内部信号源。
各通道的A/D 转换可以单次、连续、扫描或间断模式执行。
ADC的结果可以左对齐或右对齐方式存储在16位数据寄存器中。
模拟看门狗特性允许应用程序检测输入电压是否超出用户定义的高/低阀值。
ADC的输入时钟不得超过14MHz，否则采样结果不准确，它是由PCLK2经分频产生，因此，初始化阶段需要调用相关函数对它进行预分频
ADC转化时间为1us左右
注： 不能供5V，会烧坏ADC引脚的
--》ADC主要特征：
12位分辨率
转换结束、注入转换结束和发生模拟看门狗事件时产生中断
单次和连续转换模式
从通道0到通道n的自动扫描模式
采样间隔可以按通道分别编程
ADC供电要求：2.4V到3.6V
ADC输入范围：VREF- ≤ VIN ≤ VREF+
注意： 如果有VREF-引脚(取决于封装)，必须和VSSA相连接
注意：
注： 单次转换只转换一次就停止了
不可能同时使用自动注入和间断模式
下面是： 慢速交叉模式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SNR–信噪比
信噪比(SNR)是输出信号幅度与输出噪音的比值，不包括谐波或直流分量。 按照时钟频率的一半来求噪音电平的积分。 随着频率增加，SNR通常会变差，这是因为ADC内部的比较器的精确度在较高输入压摆率(slew rate) 时会变差。精确度的损失是以ADC输出端噪音的形式出现。 在ADC中，噪音来自四个源头：
April 3, 2007
。
26
VA-VDR电源去耦不足
ADC输出的为数字信号 ADC的电源电流为尖脉冲
ADC的数字输出激励器提供了相当快的边缘速率(升降时间)。在输出数据必须从逻辑低转向逻辑高 时，这导致输出激励器在上升时间非常快的情况下，提取不同数量的动态供电电流来给输出端上的 任何电容充电。如果模拟电路没有从ADC输出激励器去偶的话，由上述情况在输出激励器电源上引 入的噪音就会对这些模拟电路产生干扰。
April 3, 2007 。 13
缺失编码
当没有价值的输入电压产生了一个给定的输出编码，此时讨论的编码不会在输出中出现，编码 在传输函数中消失了，就被认为是缺失编码。
April 3, 2007
。
14
INL(ILE)
Actual “Straight” Line Ideal Straight Line
ENOB随频率的增加和随着输入电平的下降而下降，由于同样的原因，THD和SNR性能 随着频率增加而下降，随着输入电平增加而提高。请记住，ENOB取决于SINAD，而 SINAD又和THD和SNR相关。
April 3, 2007
。
21
SFDR–无杂散信号动态范围
无杂散动态范围(SFDR)是输出信号的期望值与输入中不存在的最高振幅输出频率分量 幅值之间的差额，单位是dB。
量化噪音， 转换器本身产生的噪音， 应用电路噪音，以及 抖动。
April 3, 2007
。
18
THD–总谐波失真
April 3, 2007
。
19
SINAD–信号与噪音加失真比
由于它把所有不需要的分量与输入频率做比较，因此它是ADC动态性能的一个总体衡量 标准。 既然SINAD包含了SNR 和THD并且它们具有一样的权重，当SNR和–THD相同的时候场 SINAD可能出现最大值。然而，先进的ADC可以有很低的失真；假设系统反应是适当， SNR永不能非常接近–THD ，及SINAD倾向于加大至或极接近满幅。 现今ADC的THD效能很好，在不同的输入电平中所出现的效能都是没有改变的，故SNR决 定了SINAD，而SNR的效能并没有THD那么好，以致SINAD紧随SNR 。
23
IMD–互调失真
任何复杂信号都同时包含在几个频率下的若干分量。转换器的转移函数中的非线性不仅会导致纯音调的失真，还会 导致两个或更多信号频率进行交互并产生互调积。发生这种情况时，其结果被称作互调失真(IMD)。 IMD可以表示为互调积中的功率与原始输入频率之一中的功率的比率。某些应用，尤其是那些与射频信号处理有关 的应用，对互调积的敏感度比对其它情况的敏感度更高。
Vref = 2.0V
积分非线性(INL)也被称为积分线性误差(ILE)和线性误差(LE)，他描述了与理想ADC的线性传输曲线的偏离。它 是对传输函数直线度的测量，且会大于微分非线性。 INL不包含量化误差、失调误差或者增益误差。 INL误差的大小和分布将决定转换器的积分线性。 INL是静态参数，并且与总谐波失真(动态参数)相关。然而，失真性能并不能从INL性能中预测到，除非当INL偏 离零点的时候THD趋向变得更差。
April 3, 2007 。 22
输入动态范围
动态范围为可分辨的最大与最小信号之比。不要与非杂散动态范围(SFDR)相混淆。
精度(Bits) 6 8 10 12 14 16 18 20
April 3, 2007 。
动态范围(Bit) 36.0 48.1 60.2 72.2 84.3 96.3 108.4 120.4
电阻器
我们经常把电阻器看作是有噪音的器件，但是，如果我们选择的是阻值低到刚好够用的电阻 器，就可以把噪音保持在不影响系统性能的程度上。
April 3, 2007 。 24
噪音及失真的一般来源
电源旁路不足 VA-VDR电源去耦不足
VDR(或DRVD)是输出驱动电源
产生噪音的元器件及调节电路 输出/输入耦合 量化噪音 时钟噪音
April 3, 2007
。
25
电源旁路不足
噪音通过电源进入 指定的电源抑制比(PSRR)为直流测量值 交流电源抑制比直流电源抑制比更差 交流电源抑制比随频率变化而劣化
0 1 1 0 0 1 0 … 0 加权
最低有效位 第7个最高有效位 第6个最高有效位 第5个最高有效位 第4个最高有效位 第3个最高有效位 第2个最高有效位 最高有效位 一个8位ADC的位权重 MSB B7 128
April 3, 2007
2(n-?) 2(n-7) 2(n-6) 2(n-5) 2(n-4) 2(n-3) 2(n-2) 2(n-1)
April 3, 2007
。
3
ADC做了些什么？
对于一个3-bit ADC，有8种可能的输出编码。 在本例中，如果输入电压为5.5V，参考电压为8V，则输出为101。 更多的为数可以有更好的精度和更小的步长。 较低的基准电压可以得到较小的步长，但要付出噪音的代价。
April 3, 2007
。
4
最低有效位(LSB)与最高有效位(MSB)
April 3, 2007
。
20
ENOB–Effective Number of Bits
ENOB的意义在于它表明了ADC的SINAD值等同于其有效位数(ENOB)。 有效位数(或称有效比特数量，即ENOB)是一种有助于量化动态性能的参数。ENOB的 意思是说，转换器表现得就仿佛是分辨率为ENOB、理论上完美的转换器。 理想(完美)的ADC 绝对不失真，并且它表现出的唯一噪音是量化噪音，因此SNR 等 于SINAD。由于我们知道理想ADC的SINAD是(6.02n+1.76)dB，因此我们可以用ENOB 来替换n并计算：
满刻度(失调)误差
在一个理想的ADC中，输出代码变到满度 刚好发生在当输入电压等于G*VREF*(2n1.5)/2n。 在一个真实的ADC中，产生这个转变的满 刻度模拟输入电压与理想值有一定的差 异。 满刻度误差可以用LSB、电压或者满刻度 电压的百分比来表示。 最高失调是满刻度误差的另一种类型， 定义为正向基准电压和输入电压的差 值，输入电压指的是引起输出代码转换 到满刻度加1.5LSB，或者VFS。 EOT = VFT+1.5LSB-VREF = VFS-VREF
LSB值取决于ADC的基准电压与精度 LSB = VREF/2n
April 3, 2007
。
6
量化误差
April 3, 2007
。
7
增加½ LSB偏移
April 3, 2007
。
8
失调误差(零刻度失调误差)
失调误差可以表示成满刻度电压的百分比、电压值或LSB。
April 3, 2007 。 9
April 3, 2007
。
10
增益误差(满刻度增益误差)
增益误差，或者满刻度增益误差，是指对传输函数的理想曲线的偏离。它等同于满刻度误差减 去了失调误差。如果我们转移实际的传输曲线使得零度失调误差变为零，实际和理想之间转换 的差别对满刻度信号来说就是增益误差。 满刻度误差可以用LSB数来度量，或者用理想满刻度电压的百分比来表示。
April 3, 2007 。 15
“端点”与“最优适应”的INL测量
“端点” INL测量表示最差情况的INL
“最优适应” INL测量提供最可能的INL规格
有两种方法来测量积分非线性(INL)：最优适应和端点方法。 最优适应方法的一个优点是用户可以调节他的电路以实现低的INL参数，获得更佳的整体性能。但问题在于每块电路板都 必须调节对每个单独的转换器指导获得最小的INL参数，这是很费时的，也是昂贵的，不具可行性。 最优适应方法只适用于对动态应用，该类应用不太关心失调和增益误差，除非失调和增益误差非常大，对于某些应用它 能很好地预测总谐波失真性能。 端点测量方法让用户如果简单地调整两个端点，就能得到预测到最坏情况下的INL。因此端点方法适用于大多数ADC的应 用。 在直流应用方面的ADC应该采用端点方法来测量INL，对于动态应用的ADC来说采用任何方法来测量INL参数并没有区别。
April 3, 2007
。
27
产生噪音的元器件/电路
常见的ADC输入信号调整 产生噪音的放大器
放大器噪音是一种明显的噪音源，但事实上是很难找到一种放大器，其抗噪音性能不会把系统 抗噪音性能退化到高精度ADC(12-bit或更高)可能达到的程度之下。在选择信号调节电路中的 放大器和缓冲器时，就需要非常仔细。
April 3, 2007 。 16
总不可调整误差
总不可调整误差(TUE)是一个综合的参数，包含了线性误差、增益误差和失调。它是对理想情况下器件性能的最坏 情况偏离。 TUE是一个静态参数。 你不会在所有的产品中发现这个参数的；只有当整体误差参数小于1或者2 LSB时，该参数才有意义。所以一般不会 在精度高于8-Bit的转换器的数据手册里找到该参数。 如果总不可调整误差远大于其他的误差参数，对每一个误差个别包含在单独数据表内是较合理的。否则，±1/2 LSB 线性和±3 LSB满度误差的器件可能被简单地归为一个“3 LSB”部分，用户可能不知道在需要线性而不是满刻 度精确性的应用场合该器件具有极佳的性能。
ADC基础知识
April 3, 2007
*本文档仅作为参考，不可作为设计依据。
1Hale Waihona Puke 潘明富昌电子/技术方案经理