射频低噪声放大器设计
射频低噪声放大器电路设计详解
射频低噪声放大器电路设计详解射频LNA 设计要求：低噪声放大器（LNA）作为射频信号传输链路的第一级，它的噪声系数特性决定了整个射频电路前端的噪声性能，因此作为高性能射频接收电路的第一级LNA 的设计必须满足：（1）较高的线性度以抑制干扰和防止灵敏度下降;（2）足够高的增益，使其可以抑制后续级模块的噪声;（3）与输入输出阻抗的匹配，通常为50Ω;（4）尽可能低的功耗，这是无线通信设备的发展趋势所要求的。
InducTIve-degenerate cascode 结构是射频LNA 设计中使用比较多的结构之一，因为这种结构能够增加LNA 的增益，降低噪声系数，同时增加输入级和输出级之间的隔离度，提高稳定性。
InducTIve-degenerate cascode 结构在输入级MOS 管的栅极和源极分别引入两个电感Lg 和Ls，通过选择适当的电感值，使得输入回路在电路的工作频率附近产生谐振，从而抵消掉输入阻抗的虚部。
由分析可知应用InducTIve-degenerate cascode 结构输入阻抗得到一个50Ω的实部，但是这个实部并不是真正的电阻，因而不会产生噪声，所以很适合作为射频LNA 的输入极。
高稳定度的LNAcascode 结构在射频LNA 设计中得到广泛应用，但是当工作频率较高时由于不能忽略MOS 管的寄生电容Cgd，因而使得整个电路的稳定特性变差。
对于单个晶体管可通过在其输入端串联一个小的电阻或在输出端并联一个大的电阻来提高稳定度，但是由于新增加的电阻将使噪声值变坏，因此这一技术不能用于低噪声放大器。
文献对cascode 结构提出了改进，在其中ZLoad=jwLout//（jwCout）-。
433MHz低噪声射频功率放大器的设计毕业设计开题报告
433MHz低噪声射频功率放大器的设计毕业设计开题报告参考文献毕业设计开题报告433MHz低噪声射频功率放大器的设计学院：班级：学生姓名：指导教师：职称：年月日1参考文献开题报告填写要求1．开题报告作为毕业设计答辩委员会对学生答辩资格审查的依据材料之一，应在指导教师指导下，由学生在毕业设计工作前期完成，经指导教师签署意见、专家组及学院教学院长审查后生效；2．开题报告必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴；3．毕业设计开题报告应包括以下内容：（1）研究的目的；（2）主要研究内容；（3）课题的准备情况及进度计划；（4）参考文献。
4．开题报告的撰写应符合科技文献规范，且不少于2000字；参考文献应不少于15篇，包括中外文科技期刊、教科书、专著等。
5．开题报告正文字体采用宋体小四号，1.5倍行距。
附页为A4纸型，左边距3cm，右边距2cm，上下边距为2.5cm，字体采用宋体小四号，1.5倍行距。
6．“课题性质”一栏：理工类：A.理论研究B.应用研究C工程设计D.软件开发E.其它经管文教类：A.理论研究B.应用研究C.实证研究D.艺术创作E.其它“课题来源”一栏：A.科研立项B.社会生产实践C.教师自拟D.学生自选“成果形式”一栏：A.论文B.设计说明书C.实物D.软件E.作品2参考文献毕业设计开题报告3参考文献附页：433MHz低噪声射频功率放大器的设计一、研究的目的:低噪声微波放大器（LNA）已广泛应用于微波通信、GPS 接收机、遥感遥控、雷达、电子对抗、射电天文、大地测绘、电视及各种高精度的微波测量系统中，是必不可少的重要电路。
低噪声放大器位于射频接收系统的前端，其主要功能是将来自天线的低电压信号进行小信号放大。
前级放大器的噪声系数对整个微波系统的噪声影响最大，它的增益将决定对后级电路的噪声抑制程度，它的线性度将对整个系统的线性度和共模噪声抑制比产生重要影响。
射频通信电路：第五讲 低噪声放大器
场效应管等效电路
晶体管的放大特性主要由压控电流源 决定 放大器的输入阻抗由 决定，呈容性
放大器输出电阻由 和 决定，该值一般很大
放大器隔离度由 决定
极限工作频率受等效电路中的电容 = (
≈
分立低噪声放大器构成
电路组成：晶体管、偏置、输入匹配和输出负载四大部分
输入匹配网络
输出负载
偏置
晶体管 典型电路
把晶体管视为一个 双端口黑盒子，分 析其端口参数，适 用于特定频率、线 性参数,如S参数
应用不同的模型，分析设计低噪放的方法不同
低噪声放大器指标
Adobe Acrobat 文档
低噪声放大器指标分析
1.低功耗：移动通信的必然要求 低电源电压、低静态电流
2.工作频率：取决于晶体管的特征频率
fT
=
gm
低噪声放大器指标分析
F = 1+ (Vn + In RS )2
4kTRS B
对于高源阻抗， 是主要噪声源 对于低源阻抗， 是主要噪声源
系统最小噪声系数时，信号源阻抗满足：
2
R2 s ,opt
=
Vn
2
In
低噪声放大器指标分析
F = 1+ rbb' + 1 + gm RS ≈ 1+ rbb' + 1
高频等效电路--BJT
共射放大器原理图
V（BR）EBO ICBO ICEO
工作点Q由基极偏置VBEQ、集电极电源 VCC 负载电阻RL决定
iB(μA) 0
VCE（ V）
11
0
VBE
＋
iC 饱和区
临界饱和 线
截止区
击穿区 iB=iB5
ADS设计低噪声放大器详细步骤
ADS设计低噪声放大器详细步骤低噪声放大器（Low Noise Amplifier，LNA）是无线通信系统中一个重要的组成部分，其功能是将接收到的微弱信号放大，以便后续的处理和解调。
设计低噪声放大器需要考虑多个因素，包括噪声系数、增益、带宽、稳定性等。
下面是一个详细的设计步骤，用于设计低噪声放大器。
1.确定设计规格：a.确定工作频率范围：通常情况下，设计LNA需要确定工作频率的范围，以便选择合适的器件和电路结构。
b.确定增益和噪声系数要求：根据系统需求，确定LNA的增益和噪声系数的要求。
一般来说，增益越高，噪声系数越低，但二者之间存在一定的折衷关系。
2.选择器件：根据设计规格，选择适当的射频器件。
常见的射频器件包括双极性晶体管（BJT），高电子迁移率晶体管（HEMT），甲乙基氮化镓场效应晶体管（GaAsFET）等。
3.确定电路结构：根据选择的器件和设计规格，确定LNA的电路结构。
常见的LNA电路结构包括共源极结构、共栅极结构和共基极结构。
根据不同的结构，可以实现不同的增益和噪声系数。
4.进行器件参数提取：使用器件模型，从所选器件中提取器件的S参数（散射参数）、Y参数（混合参数）等。
这些参数将在后续的仿真和优化中使用。
5.进行电路仿真：使用电路仿真软件（如ADS，Spectre等），根据设计的电路结构和选取的器件参数，进行电路的仿真。
可以通过改变电路参数和器件参数，来优化电路的性能。
6.进行电路优化：在仿真过程中，可以进行电路参数的优化。
优化的目标可以是噪声系数、增益、带宽等。
通过反复地优化，寻找最佳的电路参数。
7.器件布局和仿真：根据优化后的电路参数，进行射频电路的布局设计。
布局需要考虑信号和功率的传输、射频电感和电容的布线、射频耦合以及射频接地等因素。
8.器件特性提取：根据布局后的射频电路，提取各个节点的特性参数，如增益、输入输出阻抗、稳定性等。
9.进行电路仿真验证：使用仿真软件进行电路的验证，比较仿真结果与设计目标的一致性。
射频MOSFET噪声模型研究及CMOS工艺低噪声放大器设计的开题报告
射频MOSFET噪声模型研究及CMOS工艺低噪声放大器设计的开题报告引言：在接收机系统中，低噪声放大器是关键的一环，在系统中起到放大信号和抑制设备噪声的作用。
因此，设计低噪声放大器是一项非常重要的任务。
而如何在现代CMOS工艺下设计低噪声放大器，就成为了当今射频电路设计的一个重要课题。
本文将首先介绍常见的射频MOSFET噪声模型，包括了多项式模型、寄生电阻模型和传输线模型。
然后，结合模型的分析，探讨了CMOS工艺下低噪声放大器设计的一些关键问题，如输入匹配、输出匹配、增益和稳定性等。
最后，我们将采用所学知识设计一款低噪声放大器。
射频MOSFET噪声模型：当信号通过通道时，MOSFET本身存在噪声，会对信号进行干扰，进而影响到整个系统的性能。
因此，在射频电路设计中，射频MOSFET噪声模型是非常关键的。
常见的射频MOSFET噪声模型包括：多项式模型：该模型将MOSFET的噪声分成两部分：由MOSFET内部参数所提供的噪声（正比于MOSFET电流的平方）和由电路中其他元件引起的热噪声。
该模型的参数较少，计算简单，但是对于MOSFET的物理机理没有考虑，因此不太准确。
寄生电阻模型：该模型考虑了MOSFET内部元件的寄生电阻对噪声的影响。
由于寄生电阻与色散耗散有关，因此该模型对高频电压偏置条件下的噪声有较好的描述。
但该模型对MOSFET的本质物理和因素并没有考虑，因此在高频和弱反馈时失去了精度。
传输线模型：该模型将MOSFET模拟为传输线，考虑了信号的反射和传输等因素，可以较好地描述高频噪声。
但是该模型的计算比较困难，而且不利于理解MOSFET的物理机理。
低噪声放大器设计：在CMOS工艺下设计低噪声放大器，需要注意以下几个关键问题：1. 输入匹配：输入电阻与信号源的内阻匹配，以获得最大的信号输出功率。
同时，为了降低噪声，应使输入电阻尽可能大。
2. 输出匹配：输出电路与负载电阻匹配，以使输出功率最大。
在同时考虑噪声的情况下，输出电阻应尽可能小。
(完整版)24G射频低噪声放大器毕业设计论文
摘要近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。
本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。
以噪声参数方程为基础，列出了简单易懂的设计原理。
为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。
第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的晶体管尺寸。
第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。
第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。
另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。
所设计的电路用CHARTER公司0.25μm CMOS 工艺技术实现，并使用Cadence的spectre RF 工具进行仿真分析。
本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。
折叠式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB压缩点为-12.8dBm，三阶交调点IIP3 为0.58dBm。
整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。
所有仿真的技术指标达到设计要求。
关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配ABSTRACTIn recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF.Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply.Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode；noise matching目录第一章绪论 (1)1.1课题背景 (1)1.2研究现状及存在的问题 (2)1.3本论文主要工作 (3)1.4论文内容安排 (3)第二章射频电路噪声理论和线性度分析 (4)2.1噪声理论 (4)2.1.1 噪声的表示方法 (4)2.1.2 本文研究的器件噪声类型 (5)2.1.2.1 热噪声 (5)2.1.2.2 MOS噪声模型 (6)2.1.3 两端口网络噪声理论 (7)2.1.4 多级及联网络噪声系数计算 (9)2.2MOSFET两端口网络噪声参数的理论分析 (10)2.3降低噪声系数的一般措施 (13)2.4MOS LNA线性度分析 (14)2.4.1 1dB压缩点 (14)2.4.2 三阶输入交调点IIP3 (16)2.4.3 多级及联网络线性度表示方法（起最重要作用的线性级） (17)2.5小结 (18)第三章 CMOS低噪声放大器的设计理论推导 (20)3.1LNA设计指标 (20)3.1.1 噪声系数 (20)3.1.2 增益 (20)3.1.3 线性度 (20)3.1.4 输入输出匹配 (21)3.1.5 输入输出隔离 (21)3.1.6 电路功耗 (21)3.1.7 稳定性 (21)3.2CMOS LNA拓扑结构分析 (21)3.2.1 基本结构及比较 (21)3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 (22)3.2.3 共源共栅电路结构（cascode） (27)3.2.4 功率限制的单端分析—获得最佳化的宽长比 (29)3.3其它改进型电路比较 (31)3.4偏置电路的设计 (33)3.5 CASCODE设计结论 (34)第四章 2.4GHZ LNA电路设计 (35)4.1工艺库的元器件 (35)4.2差分CASCODE电路 (35)4.2.1 差分电路的设计 (35)4.2.2 差分电路的电路极仿真 (37)4.3单端CASCODE电路 (39)4.3.1 单端电路的设计 (39)4.3.2 单端电路的电路级仿真 (42)4.3.3 单端电路的版图设计、提取及后模拟 (45)4.4电路级仿真和后模拟仿真总结 (48)4.5与其它电路的比较 (49)结束语 (50)致谢 (51)参考文献 (52)附录A 二端口网络的噪声理论补充 (53)附录B S参数与反射系数 (55)B.1双端口网络S参数 (55)B.2反射系数与S参数的关系 (56)B.3其它参数与S参数的关系 (57)附录C 电感源极负反馈共源电路噪声推导 (58)附录D MATLAB程序 (62)第一章绪论1.1 课题背景在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。
1.9GHz低电压低功耗CMOS射频低噪声放大器的设计
Ｋｅ ｒ ｓ： ｌｗ－ｖ ｌ ｇ ｌ ｗ－ｐ ｗｅ ；ｏ ｙ ｗｏ ｄ ｏ ｏｔ ｅ； ｏ ａ ｏ ｒ ｌｗ—ｎ ｉｅ ａ ｌ ｅ ； ｏ ｓ ｇ ｒ ｌ ｅ ｒ ｙ ｏ ｓ ｍｐ ｉ ｒ ｎ ｉｅ ｆ ｕ ｅ；ｉ ａ ｉ ｉ ｆ ｉ ｎ ｔ
ｌ ｗ —ｐｏ ｅ ｏ — ｗ ｒ ＣＭ ＯＳ ｒ ｄ ｏ－ｆ ｅ ｕｅ ｙ ｌ ｗ －ｎ ｉ ｅ ａ ｐｌ ｅ ａ ｉ — ｒ ｑ ｎｃ ｏ － ｏｓ ｍ ｉ ｒ ｉ ｆ
Ｚ ＨＯＵ ｉｎ Ｍｉｇ， Ｊａ ｎ ＣＨＥＮ Ｘｉｎ ｎ Ｌ ｉｇ， Ｅ Ｒｕ ， ｎ ａ ｇ Ｄｏ ｇ， ＡＮ Ｐ ｎ ＸＩ ｉ ＸＵ Ｈｏ ｇ Ｂｏ
随 着 无 线 通 信 技 术 的 蓬 勃 发 展 和 广 泛 应 用 ， 线 终 无
时 ， 用 折 衷 原 则 优 化 参 数 和 改 进 电 路 结 构 ， 提 高 各 采 以
项 性 能 指 标 。 本 文 采 用 Ｔ ＭＣ ０ １ ｍ Ｃ Ｓ工 艺 设 计 Ｓ ．８ ＭＯ
了 工 作 于 １９Ｇ ． Ｈｚ的 Ｃ Ｓ 低 噪 声 放 大 器 ， 通 过 改 进 电 ＭＯ
０ １ ｍ Ｃ Ｓ 工 艺 模 型 设 计 与 验 证 。 ．８ ＭＯ
关 键 词 ：低 电 压 ； 功 耗 ； 噪 声 放 大 器 ； 声 系 数 ； 性 度 低 低 噪 线
中 图分 类 号 ：Ｔ ２ ．５ Ｎ７ ２ ２ 文 献 标 识 码 ：Ａ
Ｄｅ ｉｎ ｏ ． ｓｇ ｆ １ ９ ＧＨｚ ｌ ｗ － ｏ ｔ ｇ ｎ ｏ ｖ ｌａ ｅ ａ ｄ
（ ｓａｃ ｎ ｔｕｅ Ｃｉ ｕｔ ＆ Ｓ ｓｅ ，Ｃ ｌ ｇ ｆＩｆｒ ｔ ｎ Ｓ ｉｎ ｅ ＆ Ｔ ｃ ｎ ｌｇ Ｒｅｅ ｒｈ Ｉ ｓｉ ｔ ｒ ｉ ｔ ｃ ｓ ｙ ｔｍｓ ｏｌ ｅ ｏ ｎｏｍａｉ ｃｅ ｃ ｅ ｏ ｅ ｈ ｏｏ ｙ，
CMOS射频集成电路设计-CMOS低噪声射频放大器
而式(5.2.2)中,iu 与噪声电压un 完全不相关。
CMOS低噪声射频放大器 又
根据噪声因子的定义,可写出噪声系数的表达式为 联立式(5.2.2)~式(5.2.5),解得噪声因子为
CMOS低噪声射频放大器 从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它
CMOS低噪声射频放大器
5.4 TH-UWB低噪声放大器设计实例
5.4.1 近年来关于 UWBLNA的研究现状 近年来有文献报道通过电阻反馈和匹配滤波器[14,15]获
得宽的频带而平坦的增益。 分布式放大器用来在 UWB 通 信中实现低功耗工作。关于 UWB 应用的差分 CMOS LNA 也有介绍。在这些文献中,带有管联拓扑结构的 LNA 介绍较 多,原因是这种结构 在增益和噪声控制方面有更好的性能。
CMOS低噪声射频放大器
CMOS低噪声射频放大器
5.1 概述 5.2 低噪声放大器网络的噪声分析 5.3 CMOS低噪声放大器的基本电路 结构和技术指标 5.4 TH-UWB低噪声放大器设计 实例 5.5 本章小结 习题
CMOS低噪声射频放大器
5.1 概述
目前,基于不同的集成电路工艺,低噪声放大器采用的工 艺技术有 GaAsPHEMT、 MESFET、HBT 以及 CMOS技术 等。
而
CMOS低噪声射频放大器 又
CMOS低噪声射频放大器
CMOS低噪声射频放大器
CMOS低噪声射频放大器 于是,MOS晶体管的二端口网络噪声参数为
CMOS低噪声射频放大器
5.3 CMOS低噪声放大器的基本电路结构和技术指标
5.3.1 CMOS低噪声放大器的几种电路结构 1. 输入端并联电阻的共源放大器 输入端并联电阻的共源放大器的电路结构如图5-3所示。 该放大器的输入阻抗为
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4kTR
4
2
1 R2C 2
f
2
1
Pn,out
4kTR
0 4 2R2C 2 f
2 1 df
4/13/2020
kT C
1pF电容时为64.3V 与R无关，只能增大C来减小噪13声,
速度和精度的矛盾
用电流源来表示热噪声
• 噪声可以用串连电压源来表示，也可以用并联电流源 表示
• 多种表示的意义
Vn 2
是不相关的，
比赛中，观众齐 声呐喊，产生相
因此噪声功率 可直接叠加
关噪声，总噪声
功率高
Pav
Pav1
Pav2
lim t
1 T
T / 2
T /2 2x1(t)x2 (t)dt
10
噪声的分类
• “环境”噪声和器件噪声
– “环境”噪声指来自电源线、地线、衬底等 “外环境”的噪声（干扰）
– 器件噪声指构成AIC的器件本身所产生的噪 声，如电阻、MOS管等
t
1 T
T / 2
T / 2[x1(t)
x2
(t ) ]2
dt
lim 1 t T
T / 2
T / 2 x1(t
)2
(t)dt
lim
t
1 T
T / 2
x T / 2 2
(t
)
2
dt
lim 1 t T
T / 2
T / 2 2x1(t)x2 (t)dt
4/13/2020
Pav1
Pav 2
lim
4/13/2020
5
噪声谱被H(f)“整形”
电话系统带宽为4KHz，声音信号的高频部分被滤除
4/13/2020
6
“双边”谱和“单边”谱
– X(t)如果是实数，则SX(f)为 f的偶函数（“双边”谱）
• 从数学角度看
– [f1，f2]频率范围内x(t)总功
率Pf1,f2
–
用为带 “通单滤边波”器谱测（量0到的+结H果z）Pf 1, f 2
4/13/2020
电路中大多数 噪声源有可预 测的噪声谱 4
噪声谱
• PSD在整个频率范围内为 相同值
– 白噪声
• 定理
– 适用于线性时不变系统 – 分析电路噪声时的理论依据
线性时不变系统：
具有叠加性、均匀性并 且系统参数不随时间变 化的系统
SY ( f ) SX ( f ) H ( f ) 2, H ( f ) H (s 2jf )
f1
f 2 SX ( f )df
f2
f 1 SX ( f )df
f2
f 1 2SX ( f )df
“双边”谱
“单边”谱
4/13/2020
7
幅值分布
• 概率密度函数
– 噪声瞬时值不可预测，但通过长期观察、统计，可 以得到每个值出现的概率大小
– PDF：Probability density function，定义为：
单个MOS管能产生的最大热噪声电压：
Vn 2
I n2rO2
4kT( 2 3
gm )rO2
减少gm可降低噪声。当gm不影响 其他关键指标时，应尽量小
4/13/2020
15
MOS管欧姆区的热噪声
• 欧姆区热噪声
– 栅、源、漏的材料电阻引入的热噪声
栅噪声 p.263 公式10
4/13/2020
16
MOS管的闪烁噪声
• 器件噪声
– 热噪声
• 电阻噪声、MOS管的沟道热噪声
– 闪烁噪声
• MOS管
4/13/2020
11
• 来源
热噪声
– 导体中载流子的随机运动，引起导体两端电压波动
– 随机运动程度与绝对温度有关，因此噪声谱与绝对
温度成正比
• 电阻的热噪声
极性不重要，但在分析电路时要保持不变
噪声谱密度：
SV(f)=4kTR
Pav
lim 1
T
/
2
x
2
(t
)dt
T t T / 2
平均功率只反映了噪声的功率特性 （幅值特性），没反映频率特性
3
噪声谱
又称为“功率谱密度” (PSD: Power spectral density) ； PSD定义为：在每个频率上信号具有的功率的大小； 反映了噪声的功率和频率两方面的特性
X(t)信号的 PSD写为SX(f)； SX(f)定义为：f 附近1Hz带宽 内X(t)具有的 平均功率；单 位V2/Hz
为什么要学习噪声知识？
• 电路能处理的信号的最小值等于噪声的水 平
• 设计AIC时通常需要考虑噪声指标
– 体现在信噪比（SNR）这一指标上
• 低噪声AIC在很多领域有重要应用
4/13/2020
1
统计学特性
• 噪声是一个随机过程
– 每一时刻的幅值是不能预测的
• 哪些特性可以被预测？
– 平均功率、功率谱密度（噪声谱）、幅值分 布
Vn 2
4kTR(f
); I n2
4kT R
(f
)
R4/13/250200, T 300K Vn 0.91nV / Hz
12
RC电路的输出噪声
• 计算RC电路的输出噪声谱和总噪声功率
开关电容电路 的采样噪声
Vout (s) 1
VR
sRC 1
2
Sout (
f
)
SR (
f
) Vout VR
(
j)
• 来源
– 载流子在栅和衬底界面处的俘获与释放，导致源漏 电流有噪声
– 用与栅极串联的电压源来模拟
1/f噪声
– 载流子俘获与释放多发生在低频下
t
1 T
T / 2
T / 2 2x1(t)x2 (t)dt
x1(t)和x2(t)不存在 相关性时，第三项 为零；
相关时第三项不为 零；
相关性越高（波形 相似程度），第三 项的值越大 9
相关噪声源和非相关噪声源
4/13/2020
比赛前体育场中的
观众交谈产生非
相关噪声，总噪声 功率低
AIC设计中研究 的噪声源通常
PX (x)dx x X x dx的概率
– 许多随机量的PDF表现为高斯（正态）分布，如电 阻的噪声
4/13/2020
8
相关噪声源和非相关噪声源
• 电路中通常同时存在多个噪声源
• 相关噪声源
– 噪声功率不可以直接叠加
• 非相关噪声源
– 不相关器件产生的噪声；噪声功率可以直接叠加
Pav
lim
4kTR(f
); I n2
4kT R
(f
)
– 选择合适的表示法，会降低电路分析的复杂度
– 完整表征噪声需要这两种表示法——见“输入参考噪声”部 分
4/13/2020
14
MOS管沟道区的热噪声
工作在饱和区的长沟道MOS管
不是体效应系数。 长沟道MOS管的=2/3 亚微米MOS管会很大（0.25微米工 艺时为2.5）
4/13/2020
2
平均功率
有些随机过程的平 均功率也不可预测
电路中大多数噪声源有固 均方根值（root mean square） 定的平均功率，可以预测 的定义：
平均功率的定义：
1
Pav
lim
t
T
T /2 x 2(t)dt
T / 2
若x(t)为电压信号，则Pav 单位为V2
4/13/2020
rms