数字电路期末考试题答案2
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一、 回答下列问题(20分)
1.(8A.25)16=(10001010.00100101)(2)=138.14453125(10)
=000100111000.000101000100(8421BCD)
2.用公式化简法化简函数表达式 D B A ABD D BC BD A Y +++=
B
A BC BD )D A D C D (
B D B A D B
C B
D D B A ABD D BC BD A Y ++=++=++=+++=
3.试用( 4×2 )片256×16位的SRAM 芯片,并选用( 2-4线 )译码器组成存储容量为1024×32位的RAM 存储器。
4.A/D 转换过程的四个步骤是( 取样-保持-量化-编码 )。
5.写出下图表达式,画出输出波形。
↓
=↓=↓=↑=++++41
n 4
31
n 3
21
n 2
11
n 1
Q Q Q Q Q Q Q Q
6.分别写出下图Y1、Y2 和Y3的最小项表达式。
C
AB C B A Y ABC C B A C B A Y ABC D B A BC A D B A Y 321+=++=+++=
7.求下式的对偶式和反演式 Y=A(B ’C+B(C+D ’)’)’
)
D C B )(C B (A 'Y )D C B )(C B (A Y )D C (B C B A Y +++=+++=++=
二、解答下列问题(20分)
1.用卡诺图化简逻辑函数并分别写出最简的“与非”式和“与或非”式。 Y=Σ
m(1,3,7,9,11,12,14,15)+d(6)
D
C B
D A D B Y D C B D A D B Y D AB D B CD Y D AB D B CD Y ++=++=⋅⋅=++=
2.画出下图电路输出波形,两个触发器均为边沿触发器。
三、设计电路(20分)
1.用74160芯片和适当的门电路设计60进制计数器,要有进位输出端。
2.用双四选一数据选择器实现一位全减器电路。要写真值表和逻辑函数式,画电路图。设A 、B 为被减数和减数。
ABC
BC A C B A C B A C ABC C B A C B A C B A D O +++⋅=+⋅++⋅=
四、按照下图用J-K 触发器设计一个可控加减法计数器,要求写出状态方程,驱动方程和输出方程。不要求画电路图。(10分)
12121
1n 1
2
112111
21212121
n 2
Q Q A Q Q A Y Q Q Q )AQ Q A (Q )Q A Q A (Q AQ Q Q A Q Q A Q Q A Q +==+⋅++=+++⋅=++
1
K AQ Q A K
1J Q A Q A J 11
12
1112=+⋅==+=
五、回答下列问题(20分)
1.555定时器接成的电路如图,说出电路的名称,画出电路的输出波形,如果3个分压电阻都是5k欧姆,写出回差电压的公式和值。
正向阈值电压V T+=2/3V DD负向阈值电压V T-=1/3V DD回差电压ΔV T=V T+-V T-=1/3V DD
2.用PLA阵列设计一位全加器。要求写真值表,逻辑函数式,画阵列图。A、B 为加数,CI为低位进位,S为本位和,CO为高位进位。
S=∑m(1,2,4,7)=ABC
A+
+
⋅
B
+
⋅
B
C
A
C
A
B
C
CO=∑m(3,5,6,7)=AC+BC+AB
六、下图所示的电路是由二进制加法计数器、3线-8线译码器和S-R锁存器构成的一个宽度可调的脉冲发生器。
1.求S-R锁存器Q端输出波形(周期)是计数脉冲CLK周期的多少倍?画出S-R 锁存器Q端的输出波形。
2.如果将S-R锁存器Q端输出波形周期减小一倍,应该如何调整电路连接?
计数器的初始状态Q2Q1Q0=000(10分)
Q 输出是8分频 周期是8倍
如果改为4倍,D S 接Y 2、Y 6,D R 接Y 0、Y 4 或断开Q2, D S 接Y 2,D R 接Y 0