硬件设计基础
经典硬件设计经验【收藏】
一：成本节约
现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧
点评：市场上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、3.3、4.7、6.8几个类别（含10的整数倍）；类似地，20%精度的电容也只有以上几种值，如果选了其它的值就必须使用更高的精度，成本就翻了几倍，却不能带来任何好处。
现象二：面板上的指示灯选什么颜色呢？我觉得蓝色比较特别，就选它吧
点评：其它红绿黄橙等颜色的不管大小（5MM以下）封装如何，都已成熟了几十年，价格一般都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合，如显示视频信号等。
现象三：这点逻辑用74XX的门电路搭也行，但太土，还是用CPLD吧，显得高档多了点评：74XX的门电路只几毛钱，而CPLD至少也得几十块，（GAL/PAL虽然只几块钱，但公司不推荐使用）。成本提高了N倍不说，还给生产、文档等工作增添数倍的工作。
现象四：我们的系统要求这么高，包括MEM、CPU、FPGA等所有的芯片都要选最快的点评：在一个高速系统中并不是每一部分都工作在高速状态，而器件速度每提高一个等级，价格差不多要翻倍，另外还给信号完整性问题带来极大的负面影响。
现象五：这板子的PCB设计要求不高，就用细一点的线，自动布吧
点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。
现象六：程序只要稳定就可以了，代码长一点，效率低一点不是关键
点评：CPU的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。
二：低功耗设计
现象一：我们这系统是220V供电，就不用在乎功耗问题了
点评：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长（半导体器件的工作温度每提高10度，寿命则缩短一半）
现象二：这些总线信号都用电阻拉一下，感觉放心些
点评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了（不要用8毛钱一度电的观念来对待这几瓦的功耗）。
现象三：CPU和FPGA的这些不用的I/O口怎么处理呢？先让它空着吧，以后再说
点评：不用的I/O口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安级的电流，所以最好的办法是设成输出（当然外面不能接其它有驱动的信号）
现象四：这款FPGA还剩这么多门用不完，可尽情发挥吧
点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。
现象五：这些小芯片的功耗都很低，不用考虑
点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。
现象六：存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。
点评：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大100倍以上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。
现象七：这些信号怎么都有过冲啊？只要匹配得好，就可消除了
点评：除了少数特定信号外（如100BASE-T、CML），都是有过冲的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，如果也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同，也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。
现象八：降低功耗都是硬件人员的事，与软件没关系
点评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数（多使用寄存器变量、多使用内部CACHE等）、及时响应中断（中断往往是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对降低功耗作出很大的献。
三：系统效率
现象一：这主频100M的CPU只能处理70%，换200M主频的就没事了
点评：系统的处理能力牵涉到多种多样的因素，在通信业务中其瓶颈一般都在存储器上，CPU 再快，外部访问快不起来也是徒劳。
现象二：CPU用大一点的CACHE，就应该快了
点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆
栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。
现象三：这么多任务到底是用中断还是用查询呢？还是中断快些吧
点评：中断的实时性强，但不一定快。如果中断任务特别多的话，这个没退出来，后面又接踵而至，一会儿系统就将崩溃了。如果任务数量多但很频繁的话，CPU的很大精力都用在进出中断的开销上，系统效率极为低下，如果改用查询方式反而可极大提高效率，但查询有时不能满足实时性要求，所以最好的办法是在中断中查询，即进一次中断就把积累的所有任务都处理完再退出。
现象四：存储器接口的时序都是厂家默认的配置，不用修改的
点评：BSP对存储器接口设置的默认值都是按最保守的参数设置的，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M时，设3个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4个周期，实际存取时间却放慢到了80ns。
现象五：一个CPU处理不过来，就用两个分布处理，处理能力可提高一倍
点评：对于搬砖头来说，两个人应该比一个人的效率高一倍；对于作画来说，多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定，尽量减少两个CPU间协调的代价，使1+1尽可能接近2，千万别小于1。
现象六：这个CPU带有DMA模块，用它来搬数据肯定快
点评：真正的DMA是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边些。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做不少准备工作（设起始地址和长度等），在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不需要取指令，没有循环跳转等额外工作），但如果一次只搬几个字节，还要做一堆准备工作，一般还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。
四：信号完整性
现象一：这些信号都经过仿真了，绝对没问题
点评：仿真模型不可能与实物一模一样，连不同批次加工的实物都有差别，就更别说模型了。再说实际情况千差万别，仿真也不可能穷举所有可能，尤其是串扰。曾经有一教训是某单板只有特定长度的包极易丢包，最后的原因是长度域的值是0xFF，当这个数据出现在总线上时，干扰了相邻的WE信号，导致写不进RAM。其它数据也会对WE产生干扰，但干扰在可接受的范围内，可是当8位总线同时由0边1时，附近的信号就招架不住了。结论是仿真结果仅供参考，还应留有足够的余量。
现象二：100M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大
点评：数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的，只要争对这个边沿保持足够的建立时间和保持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响（当然过冲最好不要超过芯片所能承受的最大电压值），但时钟信号不管频率多低（其实频谱范围是很宽的），它的边沿才是关键的，必须保证其单调性，并且跳变时间需在一定范围内。
现象三：既然是数字信号，边沿当然是越陡越好
点评：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射（如微波电台可做成手机，而长波电台很多国家都做不出来），也就越容易干扰别的信号，而自身在导线上的传输质量却变得越差，因此能用低速芯片的尽量使用低速芯片，。
现象四：为保证干净的电源，去偶电容是多多益善
点评：总的来说去偶电容越多电源当然会更平稳，但太多了也有不利因素：浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方，一般的芯片手册都有争对去偶电容的设计参考，最好按手册去做。
现象五：信号匹配真麻烦，如何才能匹配好呢？
点评：总的原则是当信号在导线上的传输时间超过其跳变时间时，信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的，匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB上的拓扑结构也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化，而且这些因素将使反射波形变得异常复杂，很难匹配，因此高速信号仅使用点到点的方式，尽可能地减少过孔、拐角等问题。
五：可靠性设计
现象一：这块单板已小批量生产了，经过长时间测试没发现任何问题
点评：硬件设计和芯片应用必须符合相关规范，尤其是芯片手册中提到的所有参数（耐压、I/O电平范围、电流、时序、温度PCB布线、电源质量等），不能光靠试验来验证。公司有不少产品都有过惨痛的教训，产品卖了一两年，IC厂家换了个生产线，咱们的板子就不转了，原因就是人家的芯片参数发生了点变化，但并没有超出手册的范围。如果你以手册为准，那他怎么变化都不怕，如果参数变得超出手册范围了还可找他索赔（假如这时你的板子还能转，那你的可靠性就更牛了）。
现象二：这部分电路只要要求软件这样设计就不会有问题
点评：硬件上很多电气特性直接受软件控制，但软件是经常发生意外的，程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。
现象三：用户操作错误发生问题就不能怪我了
点评：要求用户严格按手册操作是没错的，但用户是人，就有犯错的时候，不能说碰错一个键就死机，插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护。
现象四：这板子坏的原因是对端的板子出问题了，也不是我的责任
点评：对于各种对外的硬件接口应有足够的兼容性，不能因为对方信号不正常，你就歇着了。它不正常只应影响到与其有关的那部分功能，而其它功能应能正常工作，不应彻底罢工，甚至永久损坏，而且一旦接口恢复，你也应立即恢复正常。
电子硬件工程师要求
电子硬件工程师要求 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本...基本上就可以成为一个合格的电子工程师:第一部分:硬件知识一、数字信... 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1）基本设计规范 2）CPU基本知识、架构、性能及选型指导 3）MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4）网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 5）常用总线的基本知识、性能详解 6）各种存储器的详细性能介绍、设计要点及选型 7）Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 8）常用器件选型要点与精华 9）FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 10）VHDL和Verilog HDL介绍 11）网络基础 12）国内大型通信设备公司硬件研究开发流程 最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 1）Innoveda公司的ViewDraw，Power PCB，Cam350 2）CADENCE公司的OrCad，Allegro，Spectra 3）Altera公司的MAX+PLUS II 4）学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS II、ISE、FOUNDATION等工具 5）XILINX公司的FOUNDATION、ISE 一．硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1）产品需求分析 2）开发可行性分析 3）系统方案调研 4）总体架构，CPU选型，总线类型 5）数据通信与电信领域主流CPU：M68k系列，PowerPC860,PowerPC8240,8260体系结构，性能及对比6）总体硬件结构设计及应注意的问题 7）通信接口类型选择 8）任务分解 9）最小系统设计 10）PCI总线知识与规范 11）如何在总体设计阶段避免出现致命性错误 12）如何合理地进行任务分解以达到事半功倍的效果 13）项目案例：中、低端路由器等 二．硬件原理图设计技术 目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。 1）电信与数据通信领域主流CPU（M68k,PowerPC860,8240,8260等）的原理设计经验与精华；
硬件电路设计基础知识
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
硬件电路设计过程经验分享 (1)
献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。 设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。 如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。 原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。
pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要
电路硬件设计基础
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
硬件工程师必须掌握基础
第一部分．硬件工程师必须掌握基础知识与经验精华 目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。成为合格的硬件工程师的必备知识，全部来源于工程实践的实际要求. 1) 基本设计规范 2) CPU基本知识、架构、性能及选型指导（MIPS，POWERPC，X86） 3) MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4) 网络处理器(INTEL、MOTOROLA、IBM)基本知识、架构、性能及选型 5) 多核CPU的基础知识及典型应用 6) 常用总线的基本知识、性能详解（总线带宽、效率等） 7) 各种存储器详细性能介绍,设计要点及选型指导（DDR I，DDR II，L2 CACHE） 8) DATACOM、TELECOM常用物理层接口芯片基本知识、性能、设计要点及选型指导 9) 常用器件选型指导 10)FPGA、CPLD、EPLD的详细性能、设计要点及选型指导 11)VHDL or Verilog HDL 12)网络基础：交换，路由 13)国内大型硬件设备公司的硬件研发规范和研发流程介绍: 第二部分．硬件开发工具 目的：“工欲善其事，必先利其器”，熟练使用业界最新、最流行的专业设计工具，才可完成复杂的硬件设计。为了让学员对自己的培训投资能够物超所值,我们不会象某些培训机构那样, 将大量时间浪费在工具的使用上面,课堂上我们将基本不讲授这些工具的使用方法,而是希望学员能够通过自己在课下学习,此部分我们只进行课堂上的关键部分的指导,本部分不是课程的重点内容,虽然工具的使用对于成为合格的硬件工程师是必须和必备的技能; 1) INNOVEDA公司的ViewDraw，PowerPCB，Cam350 2) CADENCE公司的OrCad，Allegro，Spectra 3) Altera公司的MAX+PLUS II 4) XILINX公司的FOUNDATION、ISE 第三部分．硬件总体设计及原理图设计的核心经验与知识精华 此部分，讲师将依据国内著名硬件设备公司的产品开发流程，以基于高速总线结构和高端CPU的几个硬件开发项目为主线，将详细、深入、专业地讲解、剖析硬件总体设计和原理设计的核心经验和知识精华，把业内一些“概不外传”的经验与精髓传授给学员。我们希望通过"真正的经验传授"使你迅速成长为优秀的硬件总体设计师； 核心要点: 1)原理图设计全部经验揭密2) 原理图检查checklist 3) 设计理念的根本改变：“纸上”作业4) 结合已经批量转产的高端产品的原理图（原件）进行讲解 1) 产品需求分析 2) 开发可行性分析 3) 系统方案调研，给出我们自己总结的、非常实用有效的、相关的检查项， 4) 硬件总体设计的检查: checklist 5) 总体架构，CPU选型，总线类型 6) 通信接口类型选择 7) 任务分解
硬件基础知识
第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦
模拟电路设计 基础知识(笔试时候容易遇到的题目)
模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货
机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注
硬件电路设计基础知识.docx
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子
电子硬件的知识体系是怎样的
电子硬件的知识体系是怎样的 最近有不少软件领域的牛人进军硬件行业，但不知从何处入手。相信每个人面对一个庞大的知识体系时都一样迷茫。最佳的应对策略就是找一个最贴近自己需求的切入点，然后向四面八方铺开去逐渐认识整个知识网络。这篇文章就是为了让你在这个知识网里面找到自己现在的位置，然后有目的有方向地选择下一步。 简单来讲硬件的体系像软件一样也分层：最底层是包含电学现象在内的微观物理现象，几乎是纯粹的抽象理论集合，能看得见摸得着的实物不多。比如半导体掺杂特定杂质后，其原子核俘获自由电子的能力增强或减弱。由此带来的PN结的应用。再比如带电粒子在磁场中的受力情况（洛仑兹力），由此延伸出阴极射线管、霍尔效应等应用。还有通电导线以及螺线管产生的磁场形状，这个应用就多了去了。再比如波动的发射源与接收点之间距离变化造成接收到的频率变化（多普勒效应），由此延伸出测速雷达之类的应用……基本上从初中物理到大学物理，所有与电相关的知识都涵盖在里面。物理与数学作为基础学科与这些基本物理现象一脉相承，是整个硬件行业乃至软件行业的基石。现在很多硬件工程师并不熟悉这些基础学科，这在解决问题时会给他们带来很大的局限，一是无法迅速找到最合适的方案，二是无法分析手中的方案来龙去脉是什么，怎样优化现有方案。向上一层是分立电子元件。电阻、电容、电感、二极管这些称为无源器件，三极管、场效应管这些是有源器件，这些器件的特性反应在输出信号随着输入信号变化的特性上，而要这些特性体现出来，必须在输入信号之外另行提供电源，因此叫做有源器件。 分立电子元件是板级硬件工程师选材的基本单位。这一层分为理论和实践两个方面，实践不难，找几个典型的电子元件摸一摸，拿万用表测一下。以后看见了能认识就行。理论这方面，合格的模电工程师必须熟练掌握这些元件的自身特性和典型应用。数字硬件工程师往往不太注重这些基本知识，有人不会画N-MOSFET和P-MOSFET的电路符号，有人不懂计算晶体三极管的静态工作点。还有人RC电路的零状态响应理解不够透彻，不懂怎样计算数字集成电路的复位阻容网络时间常数。这些多少都会构成硬伤。学习这一层理论最好参考通用的大学《电工学》教材，高等教育出版社上下册。如果对上面讲过的最底层的
电路设计的基本原理和方法
电路设计的基本原理和方法 本人经过整理得出如下的电路设计方法，希望对广大电子爱好者及热衷于硬件研发的朋友有所帮助。 电子电路的设计方法 设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各个部分进行单元的设计，参数计算和器件选择，最后将各个部分连接在一起，画出一个符合设计要求的完整的系统电路图。 一．明确系统的设计任务要求 对系统的设计任务进行具体分析，充分了解系统的性能，指标，内容及要求，以明确系统应完成的任务。 二．方案选择 这一步的工作要求是把系统要完成的任务分配给若干个单元电路，并画出一个能表示各单元功能的整机原理框图。 方案选择的重要任务是根据掌握的知识和资料，针对系统提出的任务，要求和条件，完成系统的功能设计。在这个过程中要敢于探索，勇于创新，力争做到设计方案合理，可靠，经济，功能齐全，技术先进。并且对方案要不断进行可行性和有缺点的分析，最后设计出一个完整框图。框图必须正确反映应完成的任务和各组成部分的功能，清楚表示系统的基本组成和相互关系。 三．单元电路的设计，参数计算和期间选择 根据系统的指标和功能框图，明确各部分任务，进行各单元电路的设计，参数计算和器件选择。 1．单元电路设计 单元电路是整机的一部分，只有把各单元电路设计好才能提高整机设计水平。 每个单元电路设计前都需明确各单元电路的任务，详细拟定出单元电路的性能指标，与前后级之间的关系，分析电路的组成形式。具体设计时，可以模仿传输的先进的电路，也可以进行创新或改进，但都必须保证性能要求。而且，不仅单元电路本身要设计合理，各单元电路间也要互相配合，注意各部分的输入信号，输出信号和控制信号的关系。 2．参数计算 为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算。例如，放大电路中各电阻值，放大倍数的计算；振荡器中电阻，电容，振荡频率等参数的计算。只有很好的理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。 参数计算时，同一个电路可能有几组数据，注意选择一组能完成电路设计要求的功能，在实践中能真正可行的参数。 计算电路参数时应注意下列问题： （1）元器件的工作电流，电压，频率和功耗等参数应能满足电路指标的要求； （2）元器件的极限参数必须留有足够充裕量，一般应大于额定值的1．5倍； （3）电阻和电容的参数应选计算值附近的标称值。 3．器件选择 （1）元件的选择 阻容电阻和电容种类很多，正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同，有解电路对电容的漏电要求很严，还有些电路对电阻，电容的性能和容量要求很高。例如滤波电路中常用大容量（100ｕF～3000uF）铝电解电容，为滤掉高频通常
硬件电路设计规范样本
硬件电路板设计规范 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的 工作作风和严肃、认真的工作态度, 增强硬件开发人员的责任感和使命感, 提高工作效率和开发成功率, 保证产品质量。 1、深入理解设计需求, 从需求中整理出电路功能模块和性能指标要求; 2、根据功能和性能需求制定总体设计方案, 对CPU等主芯片进行选型, CPU选型有以下几点要求: 1) 容易采购, 性价比高; 2) 容易开发: 体现在硬件调试工具种类多, 参考设计多, 软件资源丰富, 成功案例多; 3) 可扩展性好; 3、针对已经选定的CPU芯片, 选择一个与我们需求比较接近的成功参 考设计。 一般CPU生产商或她们的合作方都会对每款CPU芯片做若干开发板进行验证, 厂家最后公开给用户的参考设计图虽说不是产品级的东西, 也应该是经 过严格验证的, 否则也会影响到她们的芯片推广应用, 纵然参考设计的外围 电路有可推敲的地方, CPU本身的管脚连接使用方法也绝对是值得我们信赖的, 当然如果万一出现多个参考设计某些管脚连接方式不同, 能够细读CPU芯片 手册和勘误表, 或者找厂商确认; 另外在设计之前, 最好我们能外借或者购
买一块选定的参考板进行软件验证, 如果没问题那么硬件参考设计也是能够信赖的; 但要注意一点, 现在很多CPU都有若干种启动模式, 我们要选一种最适合的启动模式, 或者做成兼容设计; 4、根据需求对外设功能模块进行元器件选型, 元器件选型应该遵守以下原则: 1) 普遍性原则: 所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片, 减少风险; 2) 高性价比原则: 在功能、性能、使用率都相近的情况下, 尽量选择价格比较好的元器件, 减少成本; 3) 采购方便原则: 尽量选择容易买到, 供货周期短的元器件; 4) 持续发展原则: 尽量选择在可预见的时间内不会停产的元器件; 5) 可替代原则: 尽量选择pin to pin兼容种类比较多的元器件; 6) 向上兼容原则: 尽量选择以前老产品用过的元器件; 7) 资源节约原则: 尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改, 修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计, 如果找到的参考设计连接方法都是完全一样的, 那么基本能够放心参照设计, 但即使只有一个参考设计与其它的不一样, 也不能简单地少数服从多数, 而是要细读芯片数据手册, 深入理解那些管脚含义, 多方讨论, 联系芯片厂技术支持, 最终确定科学、正确的连接方式, 如果仍有疑义, 能够做兼容设计; 当然, 如果所
硬件工程师必用20个电子线路图
这20个电子线路图，硬件工程师一定用得上！ 电子技术、无线电维修及电子制造工艺技术绝不是一门容易学好、短时间内就能够掌握的学科。这门学科所涉及的方方面面很多，各方面又相互联系，作为初学者，首先要在整体上了解、初步掌握它。 无论是无线电爱好者还是维修技术人员，你能够说出电路板上那些小元件叫做什么，又有什么作用吗？如果想成为元件（芯片）级高手的话，掌握一些相关的电子知识是必不可少的。 普及与电子基础知识，拓宽思路交流，知识的积累是基础的基础，基础和基本功扎实了才能奠定攀登高峰阶梯！这就是基本功。 电子技术的历史背景： 早在两千多年前，人们就发现了电现象和磁现象。我国早在战国时期（公元前475一211年）就发明了司南。而人类对电和磁的真正认识和广泛应用、迄今还只有一百多年历史。在第一次产业革命浪潮的推动下，许多科学家对电和磁现象进行了深入细致的研究，从而取得了重大进展。人们发现带电的物体同性相斥、异性相吸，与磁学现象有类似之处。 1785年，法国物理学家库仑在总结前人对电磁现象认识的基础上，提出了后人所称的“库仑定律”,使电学与磁学现象得到了统一。 1800年，意大利物理学家伏特研制出化学电池，用人工办法获得了连续电池，为后人对电和磁关系的研究创造了首要条件。 1822年，英国的法拉第在前人所做大量工作的基础上，提出了电磁感应定律，证明了“磁”能够产生“电”,这就为发电机和电动机的原理奠定了基础。 1837年美国画家莫尔斯在前人的基础上设计出比较实用的、用电码传送信息的电报机，之后，又在华盛顿与巴尔的摩城之间建立了世界上第一条电报线路。 1876 年，美国的贝尔发明了电话，实现了人类最早的模拟通信。英国的麦克斯韦在总结前人工作基础上，提出了一套完整的“电磁理论”,表现为四个微分方程。这那就后人所称的“麦克斯韦方程组”.麦克斯韦得出结论：运动着的电荷能产生电磁辐射，形成逐渐向外传播的、看不见的电磁波。他虽然并未提出“无线电”这个名词，但他的电磁理论却已经告诉人们，“电”是能够“无线”传播的。 对模拟电路的掌握分为三个层次：
单片机硬件电路设计
单片机应用设计
概述 单片机是一种大规模的具有计算机基本功能的单片 单片机是一种大规模的具有计算机基本功能的单片集成电路。可以与少量外围电路构成一个小而完善的计算机系统。芯片内置和外围的电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。 单片机具有体积小、功耗低、控制功能强、扩 单片机具有体积小、功耗低、控制功能强、扩展灵活、使用方便等优点，广泛应用于仪器仪表、家用电器、医用设备、航空航天、通信产品、智能玩具、汽车电子、专用设备的智能化管理及过程控制等领域。 制等领域。
单片机类型 集中指令集（CISC）和精简指令集（RISC）–采用CISC结构的单片机数据线和指令线分时复 用，即所谓冯.诺伊曼结构。它的指令丰富，功 能较强，但取指令和取数据不能同时进行，速度 受限，价格亦高。 –采用RISC结构的单片机，数据线和指令线分离 ，即所谓哈佛结构。这使得取指令和取数据可同 时进行，且由于一般指令线宽于数据线，使其指 令较同类CISC单片机指令包含更多的处理信息 ，执行效率更高，速度亦更快。同时，这种单片 机指令多为单字节，程序存储器的空间利用率大 大提高，有利于实现超小型化。
常用的几个系列单片机 MCS-51及其兼容系列： –英特尔公司的MCS-51系列单片机是目前应 用最广泛的8位单片机之一，并且ATMEL、 PHILIPS、ADI、MAXIM、LG、 SIEMENS等公司都有其兼容型号的芯片。 这个系列的单片机具有运算与寻址能力强， 存储空间大，片内集成外设丰富，功耗低等 优点，其中大部分兼容芯片都含有片内 FLASH程序存储器，价格便宜。适合应用于 仪器仪表、测控系统、嵌入系统等开发。
基础知识汇总!硬件工程师常见笔试题
基础知识汇总！硬件工程师常见笔试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫定理包括电流定律和电压定律。 电流定律（KCL）：在集总电路中，任何时刻，对任一结点，所有流出结点的支路电流的代数和恒等于零。 电压定律（KVL）：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）； 负反馈的优点：（未知） 稳定放大倍数； 改变输入电阻——串联负反馈，增大输入电阻；并联负反馈，减少输入电阻； 改变输出电阻——电压负反馈，减少输出电阻；电流负反馈，增大输出电阻； 有效地扩展放大器的通频带； 改善放大器的线性和非线性失真。 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 频率补偿目的就是减小时钟和相位差，使输入输出频率同步 很多放大电路里都会用到锁相环频率补偿电路 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 硬件工程师基础知识项目汇总 目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1）基本设计规范 2） CPU基本知识、架构、性能及选型指导 3） MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4）网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 5）常用总线的基本知识、性能详解 6）各种存储器的详细性能介绍、设计要点及选型 7） Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 8）常用器件选型要点与精华 9）FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 10） VHDL和Verilog HDL介绍 11）网络基础 12）国内大型通信设备公司硬件研究开发流程； 二．最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 1） Innoveda公司的ViewDraw，PowerPCB，Cam350 2）CADENCE公司的OrCad， Allegro，Spectra 3）Altera公司的MAX PLUS II 4）学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX PLUS II、ISE、 FOUNDATION等工具； 5） XILINX公司的FOUNDATION、ISE 一．硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1）产品需求分析 2）开发可行性分析 3）系统方案调研 4）总体架构，CPU选型，总线类型 5）数据通信与电信领域主流CPU：M68k系列，PowerPC860,PowerPC8240,8260体系结构，性能及对比; 6）总体硬件结构设计及应注意的问题； 7）通信接口类型选择 8）任务分解 9）最小系统设计； 10） PCI总线知识与规范； 11）如何在总体设计阶段避免出现致命性错误； 12）如何合理地进行任务分解以达到事半功倍的效果? 硬件电路设计流程系列--方案设计 一、硬件电路设计流程系列--硬件电路设计规范 二、硬件电路设计流程系列--方案设计(1) ：主芯片选型三、 硬件电路设计流程系列--方案设计(2) ：芯片选购 四、硬件电路设计流程系列--方案设计(3) ：功耗分析与电源设计五、 硬件电路设计流程系列--方案设计(4)：设计一个合适的系统电源 一 硬件电路设计规范 1、详细理解设计需求，从需求中整理出电路功能模块和性能指标要求； 2、根据功能和性能需求制定总体设计方案，对CPU进行选型， CPU选型有以下几点要求： a）性价比高； b）容易开发：体现在硬件调试工具种类多，参考设计多，软件资源丰富，成功案例多； c）可扩展性好； 3、针对已经选定的 CPU芯片，选择一个与我们需求比较接近的成功参考设计，一般 CPU生产商或他们的合作方都会对每款 CPU 芯片做若干开发板进行验证，比如440EP 就有yosemite 开发板和 bamboo 开发板，我们参考得是yosemite 开发板，厂家最后公开给用户的参考设计图虽说不是产品级的东西，也应该是经过严格验证的，否则也会影响到他们的芯片推广应用，纵然参考设计的外围电路有可推敲的地方，CPU 本身的管脚连接使用方法也绝对是值得我们信赖的，当然如果万一出现多个参考设计某些管脚连接方式不同，可以细读 CPU 芯片手册和勘误表，或者找厂商确认；另外在设计之前，最好我们能外借或者购买一块选定的参考板进行软件验证，如果没问题那么硬件参考设计也是可以信赖的；但要注意一点，现在很多 CPU 都有若干种启动模式，我们要选一种最适合的启动模式，或者做成兼容设计。 电子工程师必备基础知识（一） 运算放大器通过简单的外围元件，在模拟电路和数字电路中得到非常广泛的应用。运算放大器有好些个型号，在详细的性能参数上有几个差别，但原理和应用方法一样。 运算放大器通常有两个输入端，即正向输入端和反向输入端，有且只有一个输出端。部分运算放大器除了两个输入和一个输出外，还有几个改善性能的补偿引脚。 光敏电阻的阻值随着光线强弱的变化而明显的变化。所以，能够用来制作智能窗帘、路灯自动开关、照相机快门时间自动调节器等。 干簧管是能够通过磁场来控制电路通断的电子元件。干簧管内部由软磁金属簧片组成，在有磁场的情况，金属簧片能够聚集磁力线并使受到力的作用，从而达到接通或断开的作用。 电子工程师必备基础知识（二） 电容的作用用三个字来说：“充放电。”不要小看这三个字，就因为这三个字，电容能够通过交流电，隔断直流电；通高频交流电，阻碍低频交流电。 电容的作用如果用八个字来说那就：“隔直通交，通高阻低。”这八个字是根据“充放电”三个字得出来的，不理解没关系，先死记硬背住。 能够根据直流电源输出电流的大小和后级（电路或产品）对电源的要求来先择滤波电容，通常情况下，每1安培电流对应 1000UF-4700UF是比较合适的。 电子工程师必备基础知识（三） 电感的作用用四个字来说：“电磁转换。”不要小看这四个字，就因为这四个字，电感能够隔断交流电，通过直流电；通低频交流电，阻碍高频交流电。电感的作用再用八个字来说那就：“隔交通直，通低阻高。”这八个字是根据“电磁转换”三个字得出来的。 电感是电容的死对头。另外，电感还有这样一个特点：电流和磁场必需同时存在。电流要消失，磁场会消失；磁场要消失，电流会消失；磁场南北极变化，电流正负极也会变化。 电感内部的电流和磁场一直在“打内战”，电流想变化，磁场偏不让变化；磁场想变化，电流偏不让变化。但，由于外界原因，电流和磁场都可能一定要发生变化。给电感线圈加上电压，电流想从零变大，可是磁场会反对，因此电流只好慢慢的变大；给电感去掉电压，电流想从大变成零，可是磁场又要反对，可是电流回路都没啦，电流已经被强迫为零，磁场就会发怒，立即在电感两端产生很高的电压，企图产生电流并维持电流不变。这个电压很高很高，甚至会损坏电子元件，这就是线圈的自感现象。 硬件电子电路基础 1 第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率） （如：硅Si 锗Ge等＋4价元素以及化合物） 二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 2 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加 原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； 3 P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏） 漂移运动： 由于内建电场的吸引，个别少数载流子受电场力的作用与多子运动方向相反作运动。 结论：在没有外加电压的情况下，扩散电流和漂移电流的大小相等，方向相反。总电流为零。 4硬件工程师基础知识项目汇总
硬件电路设计流程系列
电子工程师必备基础知识
硬件电路设计基础知识