-课程设计二锁相环设计

引言

锁相环路（PLL）是一种能跟踪输入信号相位的闭环自动控制系统。它在无线电技术的各个领域得到了很广泛的应用。

最初，DeBellescize于1932年提出同步检波理论，首次公开发表了对锁相环路的描述，但并未引起普遍的重视。直至1947年，锁相环路才第一次应用于电视接收机水平和垂直扫描的同步。从此，锁相环路开始得到了应用。由于技术上的复杂性以及较高的成本，应用锁相环路的领域主要在航天方面，包括轨道卫星的测速定轨和深空探测等。性能要求较高的精密测量仪器和通信设备有时也用到它。到70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能主件，这就为锁相技术在更广泛的领域应用提供了条件。至今，普遍应用锁相技术的主要有调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等等。随着数字技术的发展，相应出现了各种数字锁相环路，它们在数字信号传输的载波同步、位同步、相位解调等方面发挥了重要的作用。

锁相环路所以能得到如此广泛的应用，是由其独特的优良性能所决定的。它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。

1 锁相环的基本知识

1.1 锁相环的原理

锁相环就是自动控制完成同步。能够实现两个电信号相位同步的自动控制系统叫做锁相环路，简称锁相环。锁相环是一个系统跟踪另一个系统的装置，更精确的说，就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或输入信号同步。

当输入信号和环路的输出信号存在相位差的时，在锁相环控制机构的控制下，VCO 的输出信号和PD 的输入信号的相差减至最小。因此，在这个控制系统中，输出信号相位其实是锁定到参考信号或输入信号的相位上的。故此称为锁相环。

锁相环是一个行为自动跟踪系统因而当环路锁定时，不存在输入信号和输出信号的频率差，只存在如前所说的最小相位差。

图1所示为最基本的锁相环（PLL ）方框图。PLL 包括三个基本部件：鉴相器PD 、环路滤波器LF 、压控振荡器VCO 。

图 1-1

鉴相器是相对比较装置，他将输入信号2()t u 和参考信号1()t u 的相位进行比较，产生对应于两个信号的相位差e θ的误差电压()d t u 。环路滤波器的作用是滤除()d U t 中的高频成分和噪音，以保证环路的性能，增加环路的稳定性。压控振荡器受控制电压()e t u 的控制，使压控振荡器的频率向参考信号的频率靠近，也就是是差拍频率越来越低，直到消除频差而锁定。

不同类型的锁相环，性能差异较大。大多数锁相环系统使用VCO 很相似。LF 一般分为RC 积分滤波器、RC 比例积分滤波器和有源滤波器。LF 类型不同，环路特性也有差异。

1.1.1 鉴相器

PD 有线性和数字两种类型。线性为模拟比较型：数字型为逻辑电路，例如与异门鉴相器。

PD 是PLL 中很关键的一个部件，主要指标有：鉴相特性、鉴相增益d K 和工作频率及输出阻抗。

模拟鉴相器：PD 的鉴相器特有正弦型、三角形和锯齿形等等多种。PD 可以看做一个乘法器。假设鉴相器的输入信号和输出信号的顺势值是互为正交的正弦波信号，并且具有相同的频率1ω：

1111()sin()u t U w t θ=+

2212()cos()u t U w t θ=+

则PD 输出信号()d t u 为：

12121212112()()()[sin()sin(2)]2

m d m m K U U u t K u t u t K U U w t θθθθ==-+++ 式中：1U 、2U 分别为1()t u 和2()t u 的幅度；

1θ、2θ分别为1()t u 和2()t u 的初相位；

m K 为PD 自身的增益系数。

上式揭示了()d t u 是交流和直流成分的叠加。交流成分几乎完全被LF 滤掉，因此只考虑直流或者()d t u 的平均成分，上式变为：

12()sin()sin d d d e u t K K θθθ=-=

式中：d K 表示鉴相器的鉴相增益，单位为V/rad ；

12e θθθ=-表示两个信号的相位差。

对于在鉴相器中输出信号漏入输入信号的现象。泄露增加了LF 的负担，同时因为LF 滤除能力的限制，使得VCO 输出信号变成了输入的调制信号，降低了输出信号的频谱纯度、增大了输出信号的相位抖动。鉴相器的工作频率决定了锁相环能工作的最高输入频率。这种鉴相器可以在很低的频率下工作，同时，不采用变压器，输出电压较大，并且有良好的温度特性，应用十分广泛。

数字鉴相器：由数字电路组成的鉴相器叫数字鉴相器。主要由门电路和触发器构成。TTL 、CMOS 集成电路中的与门、与非门、或门、或非门、同或门、异或门、D 触发器以及RS 触发器等都可以直接用作数字鉴相器。单片PLL 集成电路CD4046中有2个数字鉴相器；异或门鉴相器PD1和边沿触发型鉴相器PD2。

PD1：异或门鉴相器。下图是异或门鉴相器的鉴相特性：

图 1-2

由图可见，异或门鉴相器具有三角形鉴相特性，其鉴相增益为

/d dm K V π=±

图1-3

PD2:触发式鉴相器。鉴相特性见下图：

图1-3

如图所示，用两个输入脉冲信号去触发一个触发器，触发器的输出脉宽代表了两个输入脉冲相位差的信息。触发器输出脉冲滤波后呈直流，直流大小就代表了两个脉冲的相位差。

1.1.2 环路滤波器

LF的作用如前所述，常见的LF有三种，其彻底函数以及频率特性如下：

1、RC积分滤波器

传递函数为：

1

()1/1

()

()1/1

c

d

V S SC

F s

V S R SC Sτ

===

++

式中：RC

τ=为滤波时间常数。

将s jω

=代人上式得到频率响应为：

1

1

()

()1

F jw

jwπ

=

+

2、无源比例滤波器

传递函数为：

22

2

1212

()1/1

()

()1/()1

c

d

V S R SC S

F S

V S R R SC S

τ

ττ

++

===

++++

式中：11R C

τ=

22

R C

τ=

频率响应为：

2

2

12

1

()

()1

jw

F jw

jw

τ

ττ

+

=

++