加减法运算电路设计

电子课程设

——加减法运算电路设计￥

学院：电信息工程学院;

专业：电气工程及其自动化

班级：

姓名：

学号：

指导老师：闫晓梅

2014年12月 19日

加减法运算电路设计

一、设计任务与要求

#

1.设计一个4位并行加减法运算电路，输入数为一位十进制数，

2.作减法运算时被减数要大于或等于减数。

灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。

4.系统所用5V电源自行设计。

二、总体框图

1.电路原理方框图：

%

图2-1二进制加减运算原理框图

2.分析：

如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），

如（1001）

2和（0111）

2

，同时在两个七段译码显示器上显示出对应的十进制数

9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，

所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。

例如：

若选择加法运算方式，则（1001）

2+（0111）

2

=（10000）

2

十进制9+7=16，

并在七段译码显示器上显示16；

若选择减法运算方式，则（1001）

2-（0111）

2

=（00010）

2

十进制9-7=2，

并在七段译码显示器上显示02。

三、选择器件

~

1.器件种类：

}

^

表3-1

2.重要器件简介：

（1）[

（2）. 4位二进制超前进位加法器74LS283：完成加法运算使用该器件。

1).74LS283 基本特性：供电电压：输出高电平电流：输出低电平电流： 8mA。

2).引脚图：

图3-1引出端符号:

A1–A4 运算输入端

B1–B4 运算输入端

《

C0 进位输入端

∑1–∑4 和输出端

C4 进位输出端3）.逻辑符号:

图3-2 4).内部原理图：

-

图3-3 5）.功能表：

表3-2

（3）异或门：74LS86

1).引脚图： 2）.逻辑符号：、

3）. 逻辑图：

图3-6

·

4）.

真值表：

表3-3

分析：异或：当AB不相同时, 结果才会发生。

函数式：

(3).三输入或非门：74LS27

1).引脚图：

\

图3-7 2）.逻辑符号：

B A

B

A

B

A

Y?

+

?

=

⊕

=

图3-8

3）. 逻辑图：

图3-9

.

4).真值表：

表3-4

函数式：

分析逻辑功能：A、B、C中只要出现“1”，则输出为“1”；只有A、B、C都为“0”时，输出才为“0”。

（4）.非门：74LS04

当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，也叫非门或反向器。

`

C

+

+

=B

A

Y

<

图3-10

1）结构

TTL反相器由三部分构成：输入级、中间级和输出级。

2）原理

A为低电平时，T1饱和，V B1≈，V B2≈，T2和T5截止，T4和D2导通，Y为高电平；A为高电平时，V B1≈，T1倒置，V B2≈，T2和T5饱和，T4和D2截止，

Y为低电平。

74LS04为六反相器，输入是A，输出是Y，6个相互独立倒相。供电电压5V，电压范围在~内可以正常工作。门数6，每门输入输出均为TTL电平（<低电平>2v高电平）,低电平输出电流,高电平输出电流8mA。其逻辑符号、逻辑功能表、内部结构、管脚图分别如下：

？

图3-11 74LS04的逻辑图表3-5 74LS04功能表

图3-12 74LS04的逻辑符号图3-13 74LS04的管脚图

函数式：

》

（5）.与门74LS08

1）.引脚图： 2).逻辑符号：

图3-14 74LS08管脚图图3-15

<

3）.逻辑图：

图3-16

4）.真值表：

表3-6

函数式：]

B A

Y?=

（6）.七段数码管：

图3-17是七段数码管的符号，数码管用七个发光二极管做成a、b、c、…、g

七段，通过七段亮灭的不同组合，来显示信息。并分为共阴极与共阳极两种。共阴极是将七个发光二极管的阴极接在一起并接在地上，阳极接到译码器的各输出端，当发光二极管对应的阳极为高电平时，发光二极管就亮，共阳极则与之相反。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号，共阴极七段数码管原理图如图3-18所示。

图3-17 图3-18

七段显示译码器是驱动七段显示器件的专用译码器，它可以把输入的二―十进制代码换成七段显示管所需要的输入信息，以使七段显示管显示正确的数码，应用原理如图所示。BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示 4，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。

图3-19 共阳极数码管应用原理图图3-20 七段数码显示

|

其真值表如下表所示：

表3-7

（7）74LS147：

10线-4线8421 BCD码优先编码器74LS147的真值表见表。74LS147的引脚图如图所示，其中第9脚NC为空。74LS147优先编码器有9个输入端和4个输出端。某个输入端为0，代表输入某一个十进制数。当9个输入端全为1时，代表输入的是十进制数0。4个输出端反映输入十进制数的BCD码编码输出。

74LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 BCD编码输1）.管脚图如下：

<

图3-21

功能表如下：

`

表3-8

内部原理图如下：

图3-22

（7）LM7812

LM7812是指三段稳压集成电路IC芯片元器件，适用于各种电源稳压电路，输出稳定性好、使用方便、输出过流、过热自动保护。

本设计使用的电路为：

/

图3-23

内部原理图如下：

图3-24

（注：在此设计中，如电阻，电容二极管等器件均无特别要求，按电路中所标参数选取即可。）

|

四．功能模块

1:减法电路的实现：

（1）：原理：如图1所示（如下），该电路功能为计算A-B。若n位二进制

原码为N

原，则与它相对应的补码为N

补

=2n-N

原

，补码与反码的关系式为N

补

=N

反

+1，A-B=A+B

补-2n=A+B

反

+1-2n

(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其

反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的结果为：A+B

反

+1，

(3)：由于2n=24=(10000)

2

,要求相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，即相当于2n，可实现减2n，因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码。

减法仿真图：下页图为4-1

;

分析结果：数A为9，数B为7，（1001）

2-（0111）

2

=（00010）

2

十进制9-7=2

并在七段译码显示器上显示02。（

]

/

]

2：加法电路的实现如下：

；

（1）加法原理:

A.通过开关S1——S9接编码器74LS147U12输入端，通过开关节高低电平使

译码显示器U5显示所置入的数A，同理，通过开关S10——S18接编码器74LS147U23输入端，通过开关节高低电平使译码显示器U22显示可置入数B。数A直接置入四位超前进位加法器74LS283的A1——A4端，74LS283的B1——B4端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S19上。

B.当开关S19接低电平时，B与0异或的结果为B，通过加法器74LS283完

成两个数A和B的相加。

C.由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用

另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位

(2)加法电路的实现:

用两片4位全加器74LS83和门电路设计一位8421BCD码加法器

A．由于一位8421BCD数A加一位数B有0到18这十九种结果。

a)两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。

如：

b)!

c)产生错误的原因是 8421BCD码为十进制，逢十进一，而四位二进制是

逢十六进一，二者进位关系不同，当和数大于 9 时，8421BCD应产生

进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运

算结果小于等于 9 时，不需修正或加“0”，但当结果大于 9 时，应修

正让其产生一个进位，加0110即可。如上述后两种情况：故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110，小于等于 9 时加0000。

除了上述大于 9 时的情况外，如相加结果产生了进位位，其结果必定大于 9，所以大于 9 的条件为

；

图4-2

图4-3

B. 另一种设计：当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：