华中科技大学-IC课程设计实验报告(比例放大器设计)

华中科技大学

题目：比例放大器设计

院系：

专业班：

姓名：

学号：

指导教师：

20XX年XX 月

摘要

在模拟电路中对放大器进行设计时，差分放大器由于能够实现两倍放大和能够很好的抑制共模噪声的优良性能而被广为应用。本文利用放大器的“虚短”“虚断”的特性对比例放大器的结构及放大器的构成和基本参数进行了设计，其中放大器采用差分放大结构。

关键词：比例放大器差分放大器一级结构二级结构

Abstract

When designing an amplifier, differential amplifiers,with its twice higher gain and its restrain to Common-mode disturbance,is more widely used than other kinds of amplifiers.In this report,we make use of the properties of “virtual short cicuit”

a nd “virtual disconnection” and design the structure and parameters of the whole circuit as well as the structure of the amplifier.

Key Words：Proportion amplifier Differential amplifiers Level 1 Level 2

摘要.............................................................. I

ABSTRACT ........................................................ ⅠII 1 题目要求 (1)

2 设计过程 (2)

2.1 基本结构及分析 (2)

2.1.1 外围电路分析 (2)

2.1.2 运算放大器选择 (3)

2.2 工艺参数提取 (3)

2.3 理论推导与计算……………………………………………………

III

集成电路设计实验报告

集成电路设计实验报告时间：2011年12月

实验一原理图设计一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件二：实验内容使用schematic软件，设计出D触发器，设置好参数。二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的

单片机电子时钟课程设计实验报告

单片机电子时钟课程设计实验报告 Pleasure Group Office【T985AB-B866SYT-B182C-BS682T-STT18】

《单片机原理与应用》课程设计总结报告题目：单片机电子时钟（带秒表）的设计设计人员：张保江江润洲学号：班级：自动化1211 指导老师：阮海容目录 1.题目与主要功能要求 (2) 2.整体设计框图及整机概述 (3) 3.各硬件单元电路的设计、参数分析及原理说明 (3) 4.软件流程图和流程说明 (4) 5.总结设计及调试的体会 (10) 附录 1.图一：系统电路原理图 (11) 2.图二：系统电路 PCB (12) 3.表一：元器件清单 (13) 4.时钟程序源码 (14)

题目：单片机电子时钟的设计与实现课程设计的目的和意义课程设计的目的与意义在于让我们将理论与实践相结合。培养我们综合运用电子课程中的理论知识解决实际性问题的能力。让我们对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排错调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立完成某些单片机应用系统的开发和设计打下一个坚实的基础。课程设计的基本任务利用89C51单片机最小系统，综合应用单片机定时器、中断、数码显示、键盘输入等知识，设计一款单片机和简单外设控制的电子时钟。主要功能要求最基本要求 1)使用MCS-51单片机设计一个时钟。要求具有6位LED显示、3个按键输入。 2)完成硬件实物制作或使用Pruteus仿真（注意位驱动应能提供足够的电流）。 3)6位LED数码管从左到右分别显示时、分、秒(各占用2位)，采用24小时标准计时制。开始计时时为000000，到235959后又变成000000。 4)使用3个键分别作为小时、分、秒的调校键。每按一次键，对应的显示值便加1。分、秒加到59后再按键即变为00；小时加到23后再按键即变为00。在调校时均不向上一单位进位 (例如分加到59后变为00，但小时不发生改变)。 5) 软件设计必须使用MCS-51片内定时器，采用定时中断结构，不得使用软件延时法，也不得使用其他时钟芯片。 6）设计八段数码管显示电路并编写驱动程序，输入并调试拆字程序和数码显示程序。7）掌握硬件和软件联合调试的方法。 8）完成系统硬件电路的设计和制作。 9）完成系统程序的设计。 10）完成整个系统的设计、调试和制作。

数字IC设计工程师招聘面试笔试100题附答案

数字IC设计工程师招聘面试笔试100题附答案 1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除能够使用带时钟的触发器外，还能够使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质：

时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做能够防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要经过反馈来锁存状态，从后级门传到前级门需要时间。

数字钟设计报告——数字电路实验报告

数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B 学号:111041226

数字钟的设计目录一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成）四、设计方案一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生３

vf课程设计实验报告模板

vf 课程设计实验报告模板经济管理学院学生信息管理系统的设计与实现 09年12 月28 日、课程设计的目的和意义当今，人类正在步入一个以智力资源的占有和配置，知识生产、分配和使用为最重要因素的知识经济时代，为了适应知识经济时代发展的需要，大力推动信息产业的发展，我们通过对学生信息管理系统的设计，来提高学生的操作能力，及对理论知识的实践能力，从而提高学生的基本素质，使其能更好的满足社会需求。学生信息管理系统是一个简单实用的系统，它是学校进行学生管理的好帮手。此软件功能齐全，设计合理，使用方便，适合各种学校对繁杂的学生信息进行统筹管理，具有严格的系统使用权限管理，具有完善的管理功能，强大的查询功能。它可以融入学校的信息管理系统中，不仅方便了学生信息各方面的管理，同时也为教师的管理带来了极大地便利。我们进行本次课程设计的主要目的是通过上机实践操作，熟练掌握数据库的设计、表单的设计、表单与数据库的连接、SQL语言的使用和了解它的功能：数据定义、数据操纵、数据控制，以及简单VF程序的编写。基本实现学生信息的管理, 包括系统的登录、学生信息的录入、学生信息的浏览、学生信息的查询、学生信息的修改和学生信息的删除，并对Visual FoxPro6.0 的各种功能有进一步的了解，为我们更进一步深入的学习奠定基础，并在实践中提高我们的实际应用能力，为我们以后的学习和工作提供方便，使我们更容易融入当今社会，顺应知识经济发展的趋势。 - 1 -

、系统功能设计通过该系统可以基本实现学生信息的管理，包括系统的登录、学生信息的录入、学生信息的浏览、学生信息的查询、学生信息的修改和学生信息的删除。系统功能模块如下图所示。学生信息管理系统主界面登录管理学学学学学生生生生生信信信信信息息息息息录查浏修删入询览改除三、系统设计内容及步骤 3.1创建项目管理文件 1.启动foxpro 系统，建一个项目管理器，命名为“学生管理”。哑目f ■ 也电岂同左矣氏H. 0 存 JI 蛋誤曾

计算机操作系统综合设计实验报告实验一

计算机操作系统综合设计实验一实验名称：进程创建模拟实现实验类型：验证型实验环境： win7 vc++6.0 指导老师：专业班级：姓名：学号：联系电话：实验地点：东六E507 实验日期：2017 年 10 月 10 日实验报告日期：2017 年 10 月 10 日实验成绩：

一、实验目的 1）理解进程创建相关理论； 2）掌握进程创建方法； 3）掌握进程相关数据结构。二、实验内容 windows 7 Visual C++ 6.0 三、实验步骤 1、实验内容 1)输入给定代码； 2)进行功能测试并得出正确结果。 2、实验步骤 1）输入代码 A、打开 Visual C++ 6.0 ； B、新建 c++ 文件，创建basic.h 头文件，并且创建 main.cpp 2）进行功能测试并得出正确结果 A 、编译、运行main.cpp B、输入测试数据创建10个进程；创建进程树中4层以上的数型结构结构如图所示：。

createpc 创建进程命令。参数： 1 pid（进程id）、 2 ppid（父进程id）、3 prio（优先级）。示例：createpc(2,1,2) 。创建一个进程，其进程号为2，父进程号为1，优先级为2 3)输入创建进程代码及运行截图 4）显示创建的进程

3、画出createpc函数程序流程图分析createpc函数的代码，画出如下流程图：

四、实验总结 1、实验思考 (1)进程创建的核心内容是什么？答： 1)申请空白PCB 2)为新进程分配资源 3)初始化进程控制块 4)将新进程插入到就绪队列（2）该设计和实际的操作系统进程创建相比，缺少了哪些步骤？答:只是模拟的创建，并没有分配资源 2、个人总结通过这次课程设计，加深了对操作系统的认识，了解了操作系统中进程创建的过程，对进程创建有了深入的了解，并能够用高级语言进行模拟演示。一分耕耘，一分收获，这次的课程设计让我受益匪浅。虽然自己所做的很少也不够完善，但毕竟也是努力的结果。另外，使我体会最深的是：任何一门知识的掌握，仅靠学习理论知识是远远不够的，要与实际动手操作相结合才能达到功效。

(完整版)数字IC设计工程师笔试面试经典100题(大部分有答案)

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。 6：什么是亚稳态？为什么两级触发器可以防止亚稳态传播？这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块

数字ic设计实验报告

数字集成电路设计实验报告实验名称二输入与非门的设计一．实验目的 a)学习掌握版图设计过程中所需要的仿真软件

b)初步熟悉使用Linux系统二．实验设备与软件 PC机，RedHat,Candence 三．实验过程 Ⅰ电路原理图设计 1.打开虚拟机VMware Workstation，进入Linux操作系统RedHat。 2.数据准备，将相应的数据文件拷贝至工作环境下，准备开始实验。 3.创建设计库，在设计库里建立一个schematic view，命名为，然后进入电路图的编辑界面。 4.电路设计设计一个二输入与非门，插入元器件，选择PDK库（xxxx35dg_XxXx）中的nmos_3p3、 pmos_3p3等器件。形成如下电路图，然后check and save，如下图。图1.二输入与非门的电路图 5.制作二输入与非门的外观symbol Design->Create Cellview -> From Cellview，在弹出的界面，按ok后出现symbol Generation options，选择端口排放顺序和外观，然后按ok出现symbol编辑界面。按照需要编辑成想要的符号外观，如下图。保存退出。

图2.与非门外观 6.建立仿真电路图方法和前面的“建立schemtic view”的方法一样，但在调用单元时除了调用analogL 库中的电压源、（正弦）信号源等之外，将之前完成的二输入与非门调用到电路图中，如下图。图3.仿真电路图然后设置激励源电压输出信号为高电平为3.5v，低电平为0的方波信号。 7.启动仿真环境在ADE中设置仿真器、仿真数据存放路径和工艺库，设置好后选择好要检测的信号在电路中的节点，添加到输出栏中，运行仿真得到仿真结果图。

数字秒表的设计与实现实验报告

电子科技大学《数字秒表课程设计》姓名: xxx 学号：学院：指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。关键词：FPGA, VHDL, EDA, 数字秒表

目录第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

【实验报告】大学物理实验课程设计实验报告

大学物理实验课程设计实验报告北方民族大学大学物理实验（设计性实验）实验报告指导老师：王建明姓名：张国生学号：XX0233 学院：信息与计算科学学院班级：05信计2班重力加速度的测定一、实验任务精确测定银川地区的重力加速度二、实验要求测量结果的相对不确定度不超过5% 三、物理模型的建立及比较初步确定有以下六种模型方案：方法一、用打点计时器测量

所用仪器为：打点计时器、直尺、带钱夹的铁架台、纸带、夹子、重物、学生电源等. 利用自由落体原理使重物做自由落体运动.选择理想纸带，找出起始点0，数出时间为t的p点，用米尺测出op的距离为h，其中t=0.02秒×两点间隔数.由公式h=gt2/2得g=2h/t2，将所测代入即可求得g. 方法二、用滴水法测重力加速度调节水龙头阀门，使水滴按相等时间滴下，用秒表测出n个（n取 50―100）水滴所用时间t，则每两水滴相隔时间为t′=t/n，用米尺测出水滴下落距离h，由公式h=gt′2/2可得g=2hn2/t2. 方法三、取半径为r的玻璃杯，内装适当的液体，固定在旋转台上.旋转台绕其对称轴以角速度ω匀速旋转，这时液体相对于玻璃杯的形状为旋转抛物面重力加速度的计算公式推导如下：取液面上任一液元a，它距转轴为x，质量为m，受重力mg、弹力n.由动力学知： ncosα-mg=0（1） nsinα＝mω2x（2）两式相比得tgα=ω2x/g，又tgα=dy/dx，∴dy=ω2xdx/g， ∴y/x=ω2x/2g.∴g=ω2x2/2y. .将某点对于对称轴和垂直于对称轴最低点的直角坐标系的坐标x、y测出，将转台转速ω代入即可求得g.

南邮课程设计实验报告

课程设计I报告题目：课程设计班级：44 姓名：范海霞指导教师：黄双颖职称：成绩：通达学院 2015 年 1 月 4 日

一：SPSS的安装和使用在PC机上安装SPSS软件，打开软件：基本统计分析功能包括描述统计和行列计算，还包括在基本分析中最受欢迎的常见统计功能，如汇总、计数、交叉分析、分类比较、描述性统计、因子分析、回归分析及聚类分析等等。具体如下： 1.数据访问、数据准备、数据管理与输出管理； 2.描述统计和探索分析：频数、描述、集中趋势和离散趋势分析、分布分析与查看、正态性检验与正态转换、均值的置信区间估计； 3.交叉表：计数；行、列和总计百分比；独立性检验；定类变量和定序变量的相关性测度； 4.二元统计：均值比较、T检验、单因素方差分析； 5.相关分析：双变量相关分析、偏相关分析、距离分析； 6.线性回归分析：自动线性建模、线性回归、Ordinal回归—PLUM、曲线估计； 7.非参数检验：单一样本检验、双重相关样本检验、K重相关样本检验、双重独立样本检验、K重独立样本检验； 8.多重响应分析：交叉表、频数表； 9.预测数值结果和区分群体：K-means聚类分析、分级聚类分析、两步聚类分析、快速聚类分析、因子分析、主成分分析、最近邻元素分析； 10. 判别分析； 11.尺度分析； 12. 报告：各种报告、记录摘要、图表功能（分类图表、条型图、线型图、面积图、高低图、箱线图、散点图、质量控制图、诊断和探测图等）； 13.数据管理、数据转换与文件管理；二．数据文件的处理 SPSS数据文件是一种结构性数据文件，由数据的结构和数据的内容两部分构成，也可以说由变量和观测两部分构成。定义一个变量至少要定义它的两个属性，即变量名和变量类型其他属性可以暂时采用系统默认值，待以后分析过程中如果有需要再对其进行设置。在spss数据编辑窗口中单击“变量视窗”标签，进入变量视窗界面，即可对变量的各个属性进行设置。 1．创建一个数据文件数据（1）选择菜单【文件】→【新建】→【数据】新建一个数据文件，进入数据编辑窗口。窗口顶部标题为“PASW Statistics数据编辑器”。（2）单击左下角【变量视窗】标签进入变量视图界面，根据试验的设计定义每个变量类型。

数字ic设计经验分享

摘要:随着数字电路设计的规模以及复杂程度的提高，对其进行设计所花费的时间和费用也随之而提高。根据近年来的统计，对数字系统进行设计所花的时间占到了整个研发过程的60%以上。所以减少设计所花费的实践成本是当前数字电路设计研发的关键，这就必须在设计的方法上有所突破。关键词:数字系统；IC；设计一、数字IC设计方法学在目前CI设计中，基于时序驱动的数字CI设计方法、基于正复用的数字CI设计方法、基于集成平台进行系统级数字CI设计方法是当今数字CI设计比较流行的3种主要设计方法，其中基于正复用的数字CI设计方法是有效提高CI设计的关键技术。它能解决当今芯片设计业所面临的一系列挑战:缩短设计周期，提供性能更好、速度更快、成本更加低廉的数字IC芯片。基于时序驱动的设计方法，无论是HDL描述还是原理图设计，特征都在于以时序优化为目标的着眼于门级电路结构设计，用全新的电路来实现系统功能;这种方法主要适用于完成小规模ASIC的设计。对于规模较大的系统级电路，即使团队合作，要想始终从门级结构去实现优化设计，也很难保证设计周期短、上市时间快的要求。基于PI复用的数字CI设计方法，可以满足芯片规模要求越来越大，设计周期要求越来越短的要求，其特征是CI设计中的正功能模块的复用和组合。采用这种方法设计数字CI，数字CI包含了各种正模块的复用，数字CI的开发可分为模块开发和系统集成配合完成。对正复用技术关注的焦点是，如何进行系统功能的结构划分，如何定义片上总线进行模块互连，应该选择那些功能模块，在定义各个功能模块时如何考虑尽可能多地利用现有正资源而不是重新开发，在功能模块设计时考虑怎样定义才能有利于以后的正复用，如何进行系统验证等。基于PI复用的数字CI的设计方法，其主要特征是模块的功能组装，其技术关键在于如下三个方面:一是开发可复用的正软核、硬核;二是怎样做好IP复用，进行功能组装，以满足目标CI的需要;三是怎样验证完成功能组装的数字CI是否满足规格定义的功能和时序。二、典型的数字IC开发流程典型的数字CI开发流程主要步骤包含如下24方面的内容: (1)确定IC规格并做好总体方案设计。 (2)RTL代码编写及准备etshtnehc代码。 (3)对于包含存储单元的设计，在RTL代码编写中插入BIST(内建自我测试)电路。 (4)功能仿真以验证设计的功能正确。 (5)完成设计综合，生成门级网表。 (6)完成DFT(可测试设计)设计。 (7)在综合工具下完成模块级的静态时序分析及处理。 (8)形式验证。对比综合网表实现的功能与TRL级描述是否一致。 (9)对整个设计进行Pre一layout静态时序分析。 (10)把综合时的时间约束传递给版图工具。 (11)采样时序驱动的策略进行初始化nooprlna。内容包括单元分布，生成时钟树 (12)把时钟树送给综合工具并插入到初始综合网表。 (13)形式验证。对比插入时钟树综合网表实现的功能与初始综合网表是否一致。 (14)在步骤(11)准布线后提取估计的延迟信息。 (15)把步骤(14)提取出来的延迟信息反标给综合工具和静态时序分析工具。 (16)静态时序分析。利用准布线后提取出来的估计延时信息。

数字系统设计软件实验报告

实验一QuartusⅡ9.1软件的使用一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。

③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：

⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：

2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin

c课程设计实验报告

中南大学本科生课程设计(实践)任务书、设计报告 (C++程序设计) 题目时钟控件学生姓名指导教师学院交通运输工程学院专业班级学生学号计算机基础教学实验中心 9月7日《C++程序设计基础》课程设计任务书

对象：粉冶、信息、能源、交通工程实验2101学生时间： .6 2周（18~19周）指导教师：王小玲 1.课程设计的任务、性质与目的本课程设计是在学完《C++程序设计基础》课程后，进行的一项综合程序设计。在设计当中学生综合“面向对象程序设计与结构化程序设计”的思想方法和知识点，编制一个小型的应用程序系统。经过此设计进一步提高学生的动手能力。并能使学生清楚的知道开发一个管理应用程序的思想、方法和流程。 2.课程设计的配套教材及参考书 ●《C++程序设计》，铁道出版社，主编杨长兴刘卫国。 ●《C++程序设计实践教程》，铁道出版社，主编刘卫国杨长兴。 ●《Visual C++ 课程设计案例精编》，中国水力电力出版社，严华峰等编著。 3.课程设计的内容及要求（1）自己任选一个题目进行开发（如画笔、游戏程序、练习打字软件等），要求利用MFC 工具操作实现。（2）也可选一个应用程序管理系统课题（如：通讯录管理系统；产品入库查询系统；学生成绩管理；图书管理等）；

设计所需数据库及数据库中的数据表，建立表之间的关系。设计所选课题的系统主封面（系统开发题目、作者、指导教师、日期）。设计进入系统的各级口令（如系统管理员口令，用户级口令）。设计系统的主菜单。要求具备下列基本功能： ●数据的浏览和查询 ●数据的统计 ●数据的各种报表 ●打印输出 ●帮助系统多种形式的窗体设计（至少有查询窗体、输入窗体）注意：开发的应用程序工作量应保证在2周时间完成，工作量不能太少或太多。能够2人合作，但必须将各自的分工明确。 4.写出设计论文论文基本内容及撰写顺序要求： ●内容摘要 ●系统开发设计思想 ●系统功能及系统设计介绍 ●系统开发的体会

物联网传输综合课程设计实验报告人体红外数据通信实验

物联网传输综合课程设计实验报告人体红外数据通信实验一、实验目的 1. 了解基于Z-Stack 协议栈的SappWsn 应用程序框架的工作机制 2. 掌握在ZigBee 协议栈中添加人体红外传感器驱动的方法。二、实验设备 1. 装有IAR 开发工具的PC 机一台 2. 下载器一个 3. 物联网多网技术开发设计平台一套三、实验原理在Z-Stack APP中的HAL\Target\CC2530EB\Includes组中，提供了一个hal_io.h的文件，如图所示。其中，提供了名为HalIOSetInput 的函数，可以将燃气传感器端口（P1.0）设置为输入，然后通过调用HalIOGetLevel 函数来获取传感器状态。四、实验步骤 1、将单片机zigbee协调器拆卸下来，取出烧写器。通过Mini USB接口将zigbee 协调器与下载器和PC机相连。

2、将实验箱控制方式切换开关拨至“手动”一侧，转动实验箱“旋钮节点选择”旋钮，使得协调器旁边的LED灯被点亮 3、打开配套代码中的ZStack-CC2530\Projects\SappWsn\SappWsn.eww工程文件，在“Tools”组中，找到“f8wConfig.cfg”文件，双击打开，并找到大概第59 行的“-DZAPP_CONFIG_PAN_ID=0xFFFF”，将其中的“0xFFFF”修改为其他值，例如0x0010

4、在工程目录结构树上方的下拉列表中，选择“CoordinatorEB”，点击工具栏中的“Make”按钮，编译工程，等待工程编译完成，如看到警告，可以忽略。在工程目录结构树中的工程名称上点击鼠标右键，选择“Options”，并在弹出的对话框中选择左侧的“Debugger”，并在右侧的“Driver”列表中选择“Texas Instruments”，点击“Download and Debug”按钮。待程序下载完毕后，点击“Go”按钮，使程序开始运行。点击工具栏中的“Stop Debugging”，退出调试模式， 5、转动实验箱“旋钮节点选择”旋钮，使得热释红外传感器节点旁边的LED灯被点亮，在工程目录结构树上方的下拉列表中，选择“EndDeviceEB”，在“SAPP_Device.h”文件中，取消“HAS_IRPERS”的注释，并保证其他的功能均被注释，如图所示

集成电路设计课程实验报告

VLSI设计课程实验报告一、第一题 1、实验要求从L-Edit的spr/examplel/lightslb.tdb库中研究一个六管电路，将其还原成CMOS电路结构并说明逻辑功能。我们选择三输入的或非门作为讨论对象。 2、三输入的或非门的版图图1 三输入或非门的版图

3、版图的分析如图1，从左到右上面的三个MOS管分别标记为M1、M2和M3，下面的三个为M4、M5和M6。其中粉红色的三个长方形为栅极，分别连接输入信号A、B和C。黑色的接触孔连接第一层金属和MOS管有源区，白色的接触孔连接第一层金属和第二层金属。观察下面的三个MOS管，M4源极接地，漏极接OUT；M5和M4公用一个漏极，M5源极接地；M6和M5公用一个源极，漏极接OUT，即M4、M5和M6并联。同理，可分析出M1、M2和M3串联到电源。所以，版图为3输入的或非门。在Ledit下执行Tools/Extract命令，即可将版图提取为网表文件，可知六个晶体管的L=2um，W=28um，PMOS管的衬底都接电源，NMOS管的衬底都接地。4、三输入或非门电路图图2 三输入或非门的电路图

二、第二题 1、实验要求基于CSMC0.6um dpdm CMOS工艺规则以及SPICE参数，画出一个CMOS 反向器，要求P管的沟道宽度是N管的3倍，并在输入激励的tr为500ps，tf为300ps时，用T-SPICE进行模拟，并分别给出负载Cl为0.01pf和1pf时的反向器延时tr和tf。 2、电路图图3 反相器的电路图参数设置： NMOS L=0.6u W=3u AD=5.7p PD=9.8u AS=5.7p PS=9.8u PMOS L=0.6u W=9u AD=17.1p PD=21.8u AS=30.06p PS=25.4u 电源电压为5V，输入信号的高低电平分别为 5V，0V 3、绘制的版图

数字电路与系统设计实验报告

数字电路与系统设计实验报告学院：班级：姓名：

实验一基本逻辑门电路实验一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。五、实验过程 1、测试74LS00逻辑关系（1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯）（2）真值表 2、测试74LS02逻辑关系

（1）接线图（2）真值表 3、测试74LS86逻辑关系接线图（1）接线图（2）真值表六、实验结论与体会实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。

实验二逻辑门控制电路实验一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。四、实验方法按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表

实验报告总结(精选8篇)(优秀版)

《实验报告总结》实验报告总结（一）：一个长学期的电路原理，让我学到了很多东西，从最开始的什么都不懂，到此刻的略懂一二。在学习知识上面，开始的时候完全是老师讲什么就做什么，感觉速度还是比较快的，跟理论也没什么差距。但是之后就觉得越来越麻烦了。从最开始的误差分析，实验报告写了很多，但是真正掌握的确不多，到最后的回转器，负阻，感觉都是理论没有很好的跟上实践，很多状况下是在实验出现象以后在去想理论。在实验这门课中给我最大的感受就是，必须要先弄清楚原理，在做实验，这样又快又好。在养成习惯方面，最开始的时候我做实验都是没有什么条理，想到哪里就做到哪里。比如说测量三相电，有很多种状况，有中线，无中线，三角形接线法还是Y形接线法，在这个实验中，如果选取恰当的顺序就能够减少很多接线，做实验就应要有良好的习惯，就应在做实验之前想好这个实验要求什么，有几个步骤，就应怎样安排才最合理，其实这也映射到做事情，不管做什么事情，就应都要想想目的和过程，这样才能高效的完成。电原实验开始的几周上课时间不是很固定，实验报告也累计了很多，第一次感觉有那么多实验报告要写，在交实验报告的前一天很多同学都通宵了的，这说明我们都没有合理的安排好自己的时间，我就应从这件事情中吸取教训，合理安排自己的时间，完成就应完成的学习任务。这学期做的一些实验都需要严谨的态度。在负阻的实验中，我和同组的同学连了两三次才把负阻链接好，又浪费时间，又没有效果，在这个实验中，有很多线，很容易插错，所以要个性仔细。在最后的综合实验中，我更是受益匪浅。完整的做出了一个红外测量角度的仪器，虽然不是个性准确。我和我组员分工合作，各自完成自己的模块。我负责的是单片机，和数码显示电路。这两块都是比较简单的，但是数码显示个性需要细致，由于我自己是一个粗心的人，所以数码管我检查了很多遍，做了很多无用功。总结：电路原理实验最后给我留下的是：严谨的学习态度。做什么事情都要认真，争取一次性做好，人生没有太多时间去浪费。实验报告总结（二）：在分子生物学实验室为期两个月的实习使我受益匪浅，我不仅仅学习到了专业知识，更重要的是收获了经验与体会，这些使我一生受用不尽，记下来与大家共勉：