dds实验报告

南京理工大学

电子线路课程设计

--------直接数字频率合成器

学生姓名：林晓峰学号：912104220143 专业：通信工程

指导教师:谭雪琴

2014年12月18日

摘要：

本次实验利用QuartusII7.0软件并采用DDS技术、FPGA芯片和D／A转换器，设计了一个直接数字频率信号合成器，具有频率控制、相位控制、测频、显示多种波形等功能。

并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMART SOPC实验箱和示波器对电路的实验结果进行验证。Abstract：

This experient introduces using QuartusII7.0software, DDS technology，FPGA chip and D／A converter to design a multi—output waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.

It also make the use of software QuartusII7.0 a detailed circuit simulation, and verify the circuit experimental results through SMART SOPC experiment box and the oscilloscope.

关键词：QuartusII7.0 数字频率信号合成器频率控制相位控制测频示波器 SMART SOPC实验箱

Keywords：QuartusII7.0 multi—output waveform signal- generator frequency controllable phase controllable test frequency oscilloscope Smart SOPC box

目录

封面 (1)

摘要 (2)

Abstract (2)

目录 (3)

一．实验要求 (4)

二、电路工作原理 (4)

三、各子模块电路设计 (5)

3.1脉冲发生电路 (5)

3.2 频率与相位输入电路 (9)

3.3 累加寄存模块 (10)

3.4 相位控制电路 (12)

3.5 ROM电路模块 (13)

3.6 测频电路模块 (14)

3.7 动态显示模块 (15)

3.8波形选择输出模块 (16)

四、总电路图 (17)

五、电路下载 (19)

六、波形显示 (20)

七、实验感想收获 (21)

八、附录 (22)

九、参考文献 (23)

一、实验要求

设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器

（Direct Digital Frequency Synthesizer 简称DDFS或DDS）。要求具有频率

控制、相位控制、测频、切换波形，动态显示以及使能开关等功能。利用

Quartus II7.0完成设计、仿真等工作。并利用SmartSOPC实验箱实现电路，用

示波器观察输出波形。

设计基本要求：

1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计。

2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA 芯片中的RAM实现，RAM结构配置成4096×10类型。

3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统

时钟分频得到；

4、系统具有使能功能；

5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够

通过示波器观察到正、余弦两路波形；

6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观

察加以验证；

设计提高部分要求：

1、在数码管上显示生成的波形频率；

2、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；

二、电路工作原理

DDS主要由相位累加器、相位调制器、正弦波数据表（ROM）、D/A转换器构成。

相位累加器由N位加法器和N位寄存器构成。每来一个时钟信号，加法器就将频

率控制字k与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加

寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字

相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位相加。

由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，

相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS

输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM ）的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值的转换。

如果设置相位控制字P ，那么把相位控制字与相位寄存器的输出相加所得的结果作为正弦查找表的地址，就可以控制改变DDS 输出正弦波的初始相位。原理图如下：

正弦查找表由ROM 构成，内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中0-360°范围内的一个相位点，查找表把输入的地址信息映射成正弦波的数字幅度信号。然后将波形存储器的输出送到D/A 转换器，由D/A 转换器将数字信号转换成模拟信号输出。而D/A 输出的模拟信号经过低通滤波器,就可以得到一个频谱纯净的正弦波。

三、各子模块电路设计

3.1 脉冲发生电路

实验箱只提供48MHz 的时钟信号，这个实验中需用到1MHz,1KHz,1Hz ，0.5Hz

4

D/A （1）

D/A （2）

频率和相位均可控制的具有正弦和余弦输出的DDS

核心单元电路示意图

这四个频率，需要对48MHz信号进行分频以得到所需的时钟信号：

48MHz--48分频→1MHz—1000分频→1KHz—1000分频→1Hz—2分频→0.5Hz 3.1.1 48分频电路

48分频电路由一个74160和一个74161构成，74160的RCO端作为74161的进位信号，当计数到47时，并接的置数端置0，实现48分频。

仿真波形如下：

48分频封装图如下：

3.1.2 1000分频电路

1000分频器需要三片74160，完成0~999计数，因为每片74160是模十计数器，直接将三片级联就可以实现模1000计数，最高位输出作为下一级的时钟输入。

仿真波形如下:

1000分频封装图：

3.1.3 2分频电路

仿真波形如下：

封装图如下：

最后将以上所有小电路模块进行封装，得到整个脉冲发生电路模块，电路原理图如下：

封装后电路模块如下：

3.2 频率与相位输入电路

本设计采用4位频率控制字和4位相位控制字进行步长与相位的控制。在实验中用12位的高4位作为相位控制字，低4位作为频率控制字。用一片74161（十六进制）实现计数，通过开关控制计数器的ENP和CLR得到所需的频率和相位的二进制数表示。同时使用两片74160组成10进制的计数器与74161同步计数、同步置数，可以实现二进制数到8421BCD码的转换，并通过数码管显示出来，以便于调控所需的频率相位。

3.2.1频率和相位预置电路原理图如下：

封装后电路图如下：

3.2.2 BCD码转换电路

封装图如下：

3.3 累加寄存电路

相位累加器是一个带有累加功能的12位加法器，每来一个时钟信号（1MHZ），加法器就将频率控制字k与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端。

3.3.1 12位加法器的内部电路图如下：

加法器封装电路：

3.3.2 12位寄存器的内部电路图如下：

封装图如下：

将加法器和寄存器连接起来，构成累加器电路：

其封装图如下：

k[4..1]为频率控制字，a[11..0]为经过相位累加器输出的12位信号。

3.4 相位控制电路

设置相位控制字P，把相位控制字与相位寄存器的输出高四位相加，所得的结果作为ROM的地址，就可以控制改变DDS输出的初始相位。

电路原理图如下：

封装图如下：

3.5 ROM模块电路

正弦查找表ROM是DDS最关键的部分，设计时首先需对正弦函数进行离散采样，接着将采样的结果放到ROM模块的对应存储单元中，每一位地址对应一个数值，输出为10位。ROM中必须包含完整的正弦采样值，此设计采样12

2个点。

mif文件的生成：用matlab软件生成正弦波的采样幅值，并以表格形式进行存储，总共有4096个值，然后新建Memory Initialization file后会生成一个类似Excel的表单，我们只需把matlab生成的4096个幅值复制到这个表单中。

生成正弦的matlab程序如下：

clear

clc

t=2*pi/4096;

k=[0:t:2*pi];

y=round(511*sin(k)+512);

z=y'

xlswrite('dissin.xlsx',z)

将所生成的数据拷贝到mif表单中，正弦的MIF文件如下图：

做一个ROM器件，而将刚刚制作好的正弦的MIF文件的内容导入该ROM中即可。

制作好的正弦ROM如下：

同理，余弦，锯齿，三角，方波的ROM制作同上，只需要在matlab中输入相应的程序即可。

3.6测频电路模块

对于测频电路模块，在ROM里预先存储的正弦函数幅度值输出的最高位每个周期由0-1的变化只有一次。只要测试出一秒中其变化的次数即是其输出正弦波的频率。用一个频率为0.5赫兹、占空比为50%的脉冲，再用一个计数器记录下这期间的脉冲个数，就实现了测频。

测频电路图如下：

由四个74160构成计数部分，CLR端接0.5Hz的信号，CLK端接累加器输出的最高位，在一秒内计数即为频率。4个74175寄存器由于是上升沿触发，所以在CLK 端加了一个非门，计完数后在上升沿到来时，将计数结果从寄存器输出，接显示电路在数码管上显示出来。

测频电路封装如下：

3.7 动态显示模块

显示电路使用一片译码器，轮流扫描显示频率相位控制字以及输出频率。两位显示频率，两位显示相位，4位显示频率。因此可以使用四个八选一数据选择器依次选择八路信号通过译码器7447，并用74138控制对应的数码管显示。而对于显示信号的输出，用一个模6计数器计数就可以简单的实现控制。

显示电路如下：

其中32选4电路图为：

显示电路封装图如下：

3.8波形选择模块

Smart SOPC实验箱有2片D/A芯片，我用一片显示正弦波形，一片选择输出余弦、方波、三角波、锯齿波。利用数据选通器74153，通过2个开关的拨动

选择需要输出的信号，由于ROM的输出信号有10位，所以需要五个双四选一数据选择器，电路原理图如下：

封装后的电路模块如下：

四、总电路图

将各模块结合起来，就可以构成DDS的整体电路。具体各模块连接方式如下图所示：

五、电路下载

将设计好的电路下载到实验箱上之前，必须先对每个管脚进行分配。具体操作为选择“Assignments﹣Pins”，打开“Pin Planner”对话框。在All Pins 一栏的location位置出写入每个输入输出端口对应的管脚号。

管脚分配情况如下图所示：

为了防止烧坏芯片我们还要将不用的管脚选择输出高阻态。具体操作为选择“Assignments-Device”,此时打开“Setting”对话框，在“Device”一栏，打开“Device & Pin Options”对话框，选择“Unused Pins”标签，在Reserve all unused pins处选择“As input tri-stated”将没有用到的管脚设置为高阻态。打开实验箱电源开关，点击主编辑页面的下载按钮，当出现下载界面后，选中“Program configure”，点击“Start”按钮，开始从实验箱下载。

六、波形显示

将示波器连接D/A芯片后，输出两路波形。一路输出正弦波，通过波形控制开关，另一路可以选择输出余弦、方波、三角波、锯齿波。

显示图形如下：