数字集成电路课程设计74hc138
目录
1．目的与任务 (1)
2.教学内容基要求 (1)
3.设计的方法与计算分析 (1)
3.1 74H C138芯片简介 (1)
3.2 电路设计 (3)
3.3功耗与延时计算 (6)
4.电路模拟 (14)
4.1直流分析 (15)
4.2 瞬态分析 (17)
4.3功耗分析 (19)
5.版图设计 (19)
5.1 输入级的设计 (19)
5.2 内部反相器的设计 (19)
5.3输入和输出缓冲门的设计 (22)
5.4内部逻辑门的设计 (23)
5.5输出级的设计 (24)
5.6连接成总电路图 (24)
5.3版图检查 (24)
6.总图的整理 (26)
7.经验与体会 (26)
8.参考文献 (26)
附录 A 电路原理图总图 (28)
附录B总电路版图 (29)
集成
1. 目的与任务
本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
2. 教学内容基本要求
2.1课程设计题目及要求
器件名称：3-8译码器的74HC138芯片 要求电路性能指标：
⑴可驱动10个LSTTL 电路（相当于15pF 电容负载）； ⑵输出高电平时，OH I ≤20uA,
min
,OH V =4.4V; ⑶输出低电平时，
OL
I ≤4mA ，
man
OL V , =0.4V
⑷输出级充放电时间r t =
f
t ，
pd
t ＜25ns ；
⑸工作电源5V ，常温工作，工作频率work
f =30MHZ ，总功耗
max
P =15mW 。
2.2课程设计的内容 1. 功能分析及逻辑设计； 2. 电路设计及器件参数计算；
3. 估算功耗与延时；
4. 电路模拟与仿真；
5. 版图设计；
6. 版图检查：DRC 与LVS ；
7. 后仿真(选做)；
8. 版图数据提交。
2.3课程设计的要求与数据
1. 独立完成设计74HC138芯片的全过程；
2. 设计时使用的工艺及设计规则： MOSIS:mhp_ns5；
3. 根据所用的工艺，选取合理的模型库；
4. 选用以lambda(λ)为单位的设计规则；
3. 设计的方法与计算分析
3.1 74HC138芯片简介
74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL 系列
图3-1 74HC138管脚图
表3-1 74HC138真值表
由于74HC138芯片是由两个2-4译码器组成，两个译码器是独立的，所以，这里只分析其中一个译码器。由真值表可以看出，Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。
分析其逻辑功能，可以得到逻辑表达式：
图3-2 74HC138逻辑图
3.2 电路设计
本次电路设计采用的是ml2_typ.md 模型的各参数。其参数如下： N 管：
ox
ε =3.9×8.85×12
10
-F/m
N
μ=7004
10
-?Vs
m /2
m t ox μ1
.0= V V tn 0.1= P 管：
ox
ε=3.9×8.85×12
10
-F/m Vs m p /1030024-?=μ
m
1.0μ=ox t V V tp 0.1-=
3.2.1输出级电路设计
据要求，输出级等效电路如图3-3所示，输入Vi 为前一级的输出，可认为是理想的输出，即
iL
V =
SS V ,
iH
V =DD V 。
图3-3 输出级等效电路
⑴输出级N 管N
(W/L)
的计算
当输入为高电平时，输出为低电平，N 管导通，后级TTL 有较大的灌电流输入，要求OL
I ≤4mA ，
man
OL V ,=0.4V ，依据MOS 管的理想电流统一方程
式：
])()[()(2
22
1D T G S T G L
W t ds V V V V V V I ox
ox -----???
=με
可以求出
N
(W/L)
的值。其主要计算如下:
()()[
]2
2
2d tn g S tn g n ox ox dsn N
V V V V V V t I L W -----=???
??με
=
4
.06.71070085.89.351
.010
410
3
????????--
≈109 ⑵输出级P 管
()p
L W
/的计算
当输入为低电平时，输出为高电平，P 管导通。同时要求N 管和P 管的充放电时间f
r t t =，分别求出这两个条件下的
()min
,/P L W
极限值，然后取大者。
①以
OH
I ≤20uA,V
V OH 4.4min ,=为条件计算
()min
,/P L W
极限值，用MOS 管理
想电流方程统一表达式：
])()[()(2
22
1D T G S T G L
W t ds V V V V V V I ox
ox -----???
=με
可以求出
()p
L W
/的值。其主要计算如下：
()()[
]2
2
2d
tp g s tp g p ox ox dsp P V V V V V V t I L W -----=???
??με
=
(
)
2
24
12
6
6
4
.341035010
85.89.310
1.010
202-?????????----
≈0.75≈1
②N 管和P 管的充放电时间r t 和
f
t 表达式分别为
()()()??
????? ?
?--+???--??? ????=dd
tn dd tn dd tn dd dd tn n n ox ox L f
V V V V V V V V V W L t C t 2019ln 1
1.022
με()
(
)
()
??
????? ??--+
???
?
--??? ????=?dd tp dd tp
dd
tp dd dd
tp p p ox ox L r V V V V V
V
V V V W L t C t 2019ln 1
1.022
με以
f
r t t =计算
()min
,/P L W
的值。其计算如下：
设
()
()()??
????? ?
?--+
???--??? ???=
dd
tn dd tn dd
tn dd dd tn n n ox ox
V V V V V V V V V W L t Kn 2019ln 1
1.022
με()
(
)
()
??
????? ?
?--+
???
?
--??? ???=
?dd tp dd tp
dd
tp
dd dd tp p p
ox ox
V V V V V
V V V V W L t Kp 2019ln 1
1.022
με由
f
r t t =，故有
()
(
)
()
??
????? ?
?--+
???
?
--??? ???dd tp dd tp
dd
tp
dd dd tp p p
V V V V V
V V V V W L 2019ln 1
1.0221
μ
代入数据，化简可以得
=
??? ??p W L n W L ??? ??37，代入109=??? ??n
L W 255=???
??P
L W
比较两种方法的P L W ??? ??，取其中的最大值，即取255=???
??P
L W
()
()
()=??
????? ?
?--+
???--??? ???dd
tn dd tn dd
tn dd dd tn n n V V V V V V V V V W L 2019ln 1
1.0221
μ
3.2.2内部基本反相器中的各MOS 尺寸的计算
内部基本反相器如图3-4所示，它的N 管和P 管尺寸依据充放电时间r t 和
f
t 方程来求。关键点是先求出式中的L C (即负载)。
图3-4 内部反相器
它的负载由以下内部反相器（如右图所示）的负载由CL 以下三部分电容组成：
①本级漏极的PN 结电容CPN ；②下级的栅电容Cg ；③连线杂散电容CS 。 ①本级漏极PN 结电容CPN 计算 C PN ＝C j ×（Wb ）+C jsw (2W+2b)
其中C j 是每um 2的结电容，Cjp 是每um 的周界电容，b 为有源区宽度，可从设计规则获取。在这里，最小孔为2λ×2λ，孔与多晶硅栅的最小间距为2λ，孔与有源区边界的最小间距为2，则取b ＝6λ。
总的漏极PN 结电容应是P 管 的和N 管的总和，即：
C PN ＝（C j,n ×W N ＋C j,p ×W P ）b ＋C jsw ,n ×(2W N ＋2b)+ C jsw ,p ×(2W P ＋2b)
采用的模型参数有：
24
./102m F C N j -?= m F C n jsw /1019
.-?=
2
4
./10
2m F C P j -?= m F C P jsw /10
19
.-?=
代入数据到PN C 的式子得
)
10
3.0622(10
)
10
3.0622(10
103.06)10
2102(6
9
6
9
6
4
4
-------???++???+?+????+??=P N P N PN W W W W C = 15910102.7))(102106.3(---?++?+?N P W W =F W W P N 159102.7)(1036.2--?++? ②栅电容Cg 计算
14
7
12
2
6
,,10
53.410
110
85.89.3)10
6.0()255109()()(----?=????
??+=+=???
? ??+???? ??=+=ox ox P N ox
ox p ox ox
N P g N g g t L W W t A t
A C C C ε
εε
③连线杂散电容Cs
一般C PN ＋C g ≈10C S ，可忽略C S 作用。所以，内部基本反相器的总负载电容
L C 为上述各电容计算值之和。即有
14
9
14
15
9
10
25.5)(10
36.210
53.410
2.7)(1036.2-----?++?=?+?++?=+=P N P N g PN L W W W W C C C
根据tr=tf=2.5ns 的条件 P N W W 7
3=
N
p W W 3
7=
。
[]λ
λ42.310
6.974
.010
6.0)10
25.57
1010
36.2(10
385.89.310
5.274
.0106.010
385.89.310
25.5)(10
36.2105.274.010
30010
85.89.310
10
25.5)(10
36.210
5.27
6
14
9
14
2
6
14
14
94
2
4
12
7
1494
9
≈=?=????+?
?=????????
????++?=
????? ?????????++?=
?-----------------p p p P P N P
P N W W W W W W W L W W 即224==???
??λλP L W 1273=?=???
??N
L W 由于仿真时候阈值电压过小，所以把宽长比都调为4
3.2.3 内部逻辑门MOS 尺寸的计算
，内部反相器
，与非门，内部反相器，与非门＝＝P P 4?
??
????? ???
??
????? ??L W L W L W L W N N
代入内部反相器的宽长比，可以算出逻辑MOS 尺寸：
2
4
4P P =?
??
????? ??=?
??
????? ??，内部反相器
，与非门，内部反相器，与非门＝＝L W L W L W L W N N
为了方便绘图，把与非门的pmos宽长比设定为4
图3-5 内部逻辑门电路
3.2.4输入级设计
由于本电路是与TTL兼容，TTL的输入电平V iH可能为2.4V，如果按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。故采用图3-6示的电路，通过正反馈的P2作为上提拉管，使V iH较快上升，减小功耗，加快翻转速度。
图3-6 输入级电路
（1）提拉管P2的（W/L）P2计算
为了节省面积，同时又能使V iH较快上升，取（W/L）P2＝1。理论上，这里取L=2λ,W=2λ。而且为了方便画图，宽长比设定为6。
（2）CMOS 反相器P 1管（W/L ）P1的计算 此P 1管应取内部基本反相器的尺寸这里取10=???
??P
L W （3）CMOS 反相器N1管（W/L ）N1的计算
由于要与TTL 电路兼容，而TTL 的输出电平在0.4～2.4V 之间转换，因此要选取反相器的状态转变电平：
V V V V iH iL I 4.12
*min
,max ,=+=
又知：p
n p
n tn
tp dd I V V V V ββββ/1/*+
++＝
,代入数据，有
p
n p n ββββ/1/154.1+
+-＝
→
5.6=p
n ββ→
25.42=p
n ββ
p
n p
p n n p n L W L W L W L W ??? ????? ??=
???
?????
??=
37μμββ→ 3721.36735.847325.421
≈=?=??? ????=???
??P N L W L W
3.2.5 缓冲级设计
⑴输入缓冲级
由74HC138的逻辑图可知，在输入级中有三个信号：Cs 、A1、A0。其中Cs 经一级输入反相器后，形成S C , 用S C 去驱动8个四输入与非门，故需要缓冲级，使其驱动能力增加。同时为了用S C 驱动，必须加入缓冲门。由于A2、A1、A0以及2A 、1A 、0A 各驱动内部与非门2个，所以可以不用缓冲级。 Cs 缓冲级的设计过程如下：
Cs 的缓冲级与输入级和内部门的关系如图3-7所示。
图3-7 Cs 的缓冲级
图中M1为输入级，M2为内部门，M3为缓冲级驱动门。M1的P 管和N 管的尺寸即为上述所述的输入级CMOS 反相器P1管和 N1管尺寸，M2的P 管和N 管的尺寸即为内部基本反相器P1管和 N1管尺寸，M3的P 管和N 管的尺寸由级间比值（相邻级中MOS 管宽度增加的倍数）来确定。如果要求尺寸或功耗最佳，级间比值为2～
10。具体可取N 。N 为扇出系数，它的定义是：
积
前级等效反相器栅的面下级栅的面积
＝
N
在本例中，前级等效反相器栅的面积为M 2的P 管和N 管的栅面积总和，下级栅的面积为4个三输入与非门中与C s 相连的所有P 管和N 管的栅面积总和。
因此，168
.18.286
.0)12(6.0)42(8==
?+?+＝
N
则4=N
则有：8244143
P 3
=?=???
??=???? ??L W L W N ＝
所以三输入与非门的尺寸为：
81243P
=??? ??=???? ??L W L W N ＝
⑵缓冲输出级
由于输出级部分要驱动TTL 电路，其尺寸较大，因而必须在与非门输出与输出级之间加入一级缓冲门M 1，如图3-8所示。将与非门M 0等效为一个反相器，类似上述C s 的缓冲级设计，计算出M 1的P 管和N 管的尺寸。 计算类似于输入级：
1226
.0)12(6.0)255109(=?+?+＝N
23
212212
1122P P
=?=?
?? ????? ??=?=?
?? ????? ??，逻辑
，逻辑＝＝L W N L W L W N L W N N
至此，完成了全部器件的参数计算，汇总列出各级N 管和P 管的尺寸如下： 输入级：
37=??? ??N L W 10=???
??P
L W 6,=???
??提拉管P L W λ74=N W λ20=P W λ12,=提拉管P W
内部反相器;
4=???
??N L W 4=??? ??P
L W λ8=N W λ8=P W
输入缓冲级：
12=??? ??N L W 8=??? ??P
L W λ24=N W λ16=P W
内部逻辑门：
4=??? ??N L W 4=??? ??P
L W λ8=N W λ8=P W
缓冲输出级：
12=??? ??N L W 23=??? ??P
L W λ24=N W λ46=P W
输出级：
110=??? ??N L W 255=??? ??P
L W λ220=N W λ510=P W
3.3 功耗与延迟估算 在估算延时、功耗时，从输入到输出选出一条级数最多的支路进行估算。74HC138电路从输入到输出的所有各支路中，只有Cs 端加入了缓冲级，因而增加了延时与功耗，因此在估算延时、功耗时，就以Cs 支路电路图(如下图所示)来简化估算。
图3-10 估算延时、功耗Cs 支路电路
3.3.1 模型简化
由于在实际工作中，八个四输入与非门中只有一个可被选通并工作，而另七个不工作，所以估算功耗时只估算上图所示的支路即可。
在Cs 端经三级反相器后，将不工作的七个四输入与非门等效为负载电容C L1，而将工作的一个四输入与非门的两个输入接高电平，只将Cs 端信号加在反相器上。在X 点之前的电路，由于S 1，S 2，Cs 均为输入级，虽然S 1，S 2比Cs 少一个反相器，作为工程估算，可以认为三个输入级是相同的，于是，估算功耗时对X 点这前的部分只要计算Cs 这一个支路，最后将结果乘以3倍就可以了。在X 点之后的电路功耗，则只计算一个支路。
3.3.2 功耗估算
CMOS 电路的功耗中一般包括静态功耗、瞬态功耗、交变功耗。由于CMOS 电路忽略漏电，静态功耗近似为0，工作频率不高时，也可忽略交变功耗，则估算时只计算瞬态功耗P T 即可。P T 是上述C s 支路各级器件功耗的总和（共有6级），即：
P T =C L 总V dd 2f max 其中：L L s
g
PN
L C C C
C
C
C +++
+
∑∑∑1＝
总
①PN C 为本级漏极PN 结电容，按3.2.2①相关公式计算：
()[]W W C
P N PN 15
915
9
X ,3
10
2.7)282223(212212371036.23
10
2.7)(10
36.2----??+??+?+?+?+?+??=??++?=∑λ
前
()[]F
W W C
P N PN 13
15
6
915
915
9
X ,10
95.53
102.7103.08101036.23
10
2.7)225522322(2109
212241036.23
10
2.7)(10
36.2--------?=??+????=??+??+?+?+?+?+??=??++?=∑λ后
②g C 为与本级漏极相连的下一级栅电容，按3.2.2②的g C 计算
F
1083.710
110
85.89.3)10
6.0()20340(15
7
12
6
X ,----?=????
??++=∑前
g C
③1L C 为断开的七个四输入的非门栅电容： pF
C L 3
5
12
7
12
6
110
96.61085.89.31036.05610
110
85.89.3)106.0()812(7------?=?????=????
??+?=
④L C 为最后一级（即输出级）的下一级栅电容，即负载电容15pF 。
F
C L 11
12
1413
15
15
13
10
60.1101501003.510
954.5)10
96.6010
83.71015.1(3-------?=?++?+?+?++?+??=总
对于74HC138器件，整个芯片功耗为2P T :
mW
mW P P T 1502410
30510
6.1226
211
<=?????==-总 符合设计要求。
3.3.3 延迟估算
算出每一级等效反相器延迟时间，总的延迟时间为各级（共6级）延迟时间的总和。各级等效反相器延迟时间可用下式估算：
)
2
2(2
1)(21f
r pHL pLH pd t
t t t t +≈+=
∑==
6
1
i p d i
pd t
t
各字母的意义如图3-11所示。
F
1003.510
110
85.89.3)10
6.0()364356(14
7
12
2
6
X ,----?=????
??++=∑
后g C
图3-11 延迟时间，上升与下降时间
由上面的计算可以看出，L C ，即最后一级（即输出级）的下一级栅电容比起其它电容
都大得多，在这里为了简化运算，用最后一级功耗乘以级数进行估算。
n
L n n L f W L C W L K C t )(1006.3)(4
?==
n L p p L r W
L C W
L K C t )(
1014.7)(
4?==
所以有 ns ns t t t f r 2567.289.02
1
6)22(216<=??=+?= 符合设计要求。
4.电路模拟
电路模拟中为了减小工作量，使用上述功耗与延迟估算部分用过的Cs 支路电路图。为了计算出功耗，在两个电源支路分别加入一个零值电压源V I1和V I2，电压值为零（如下图3-12所示），在模拟时进行直流扫描分析，然后就可得出功耗。
图3-12 电路模拟用Cs支路电路
4.1直流分析
直流分析：当V CS由0.4V变化到2.4V过程中，观察波形得到阈值电压（状态转变电平）V I*。V I*的值应为1.4V。直流分析的电路图如图4-1所示，其对应的SPICE 文件如图4-2所示，直流分析的输入输出电压曲线如图4-3所示。
图4-1 直流分析电路图
图4-2 直流分析SPICE设置
图4-3 直流分析输入输出电压关系
分析：从电压关系可以看出，转变电平大约在1.4V左右，符合设计的要求。因此所画电路通过了直流分析测试。
4.2 瞬态分析
从波形中得到t pLH、t pHL、t r和t f，然后进行相关计算。瞬态分析的电路图见图4-4所示，其对应的瞬态分析的SPICE文件设置见图4-5所示。对应的瞬态分析的结果见图4-6。
图4-4 瞬态分析电路图
图4-5 瞬时分析SPICE 设置
图4-6 瞬态分析输入输出电压关系
由W-edit 可以得到其瞬态参数如下： t r =7s t f =10 t pLH =10 t pHL =5s
则ns t t t t t f r
pHL pLH pd 25.4)2
2(21)
(2
1
=+≈+=
满足电路设计要求。
4.3 功耗分析
对电压源V I1和V I2进行直流扫描分析：“.dc lin source VI1 0 5 0.1 sweep lin source VI2 0 5 0.1 ”，输出“.print dc p( VI1) p(VI2)”。功耗分析的电路原理图见图4-7，SPICE文件设置见图4-8，功耗分析结果见图4-9。
这里的功耗分析采用的是静态功耗，所以这里没有加入脉冲源，只有直流电源。
图4-7 功耗分析电路原理图
数字集成电路设计_笔记归纳..
第三章、器件 一、超深亚微米工艺条件下MOS 管主要二阶效应： 1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。主要原因是 TH G S V V -太大。在沟道电场强度不高时载流子速度正比于电场强度（μξν=） ，即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场 强度的增加而线性增加。此时近似表达式为：μξυ=（c ξξ<），c s a t μξυυ==（c ξξ≥） ，出现饱和速度时的漏源电压D SAT V 是一个常数。线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。 2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。 正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。 克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。 2、保护环。 3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随L 的减小而减小。 此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）： VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。 5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。 绝缘体上硅（SOI） 6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。 7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。 影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。 解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。 8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。 二、MOSFET器件模型 1、目的、意义：减少设计时间和制造成本。 2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间 3、结构电阻：沟道等效电阻、寄生电阻 4、结构电容： 三、特征尺寸缩小 目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、 方式： 1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。 优点：提高了集成密度 未改善：功率密度。 问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。 2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。 优点：1、电源电压不变；2、提高了集成密度 问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。 3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。 限制因素：长期使用的可靠性、载流子的极限速度、功耗。
集成电路课程设计报告
课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系
CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路
2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。
《数字电路课程设计》
实验三旋转灯光电路与追逐闪光灯电路 一、实验目的 1．熟悉集成电路CD4029、CD4017、74LS138的逻辑功能。 2．学会用74LS04、CD4029、74LS138组装旋转灯光电路。 3. 学会用CD4069、CD4017组装追逐闪光灯电路。 二、实验电路与原理 1．旋转灯光电路： 图3-1 旋转灯光电路 将16只发光二极管排成一个圆形图案，按照顺序每次点亮一只发光二极管，形成旋转灯光。实现旋转灯光的电路如图3-1所示，图中IC1、R1、C1组成时钟脉冲发生器。IC2为16进制计数器，输出为4位二进制数，在每一个时钟脉冲作用下输出的二进制数加“1”。计数器计满后自动回“0”，重新开始计数，如此不断重复。 输入数据的低三位同时接到两个译码器的数据输入端，但是否能有译码器输出取决于使能端的状态。输入数据的第四位“D”接到IC3的低有效使能端G2和IC4的高有效使能端G1，当4位二进制数的高位D为“0”时，IC4的G1为“0”，IC4的使能端无效，IC4无译码输出，而IC3的G2为“0”，IC3使能端全部有效，低3位的CBA数据由IC3译码，输出D＝0时的8个输出，即低8位输出（Y0～Y7）。当D为“1”时IC3的使能端处于无效状态，IC3无译码输出；IC4的使能端有效，低3位CBA数据由IC4译码，输出D＝1时的8个输出，即高8位输出（Y8～Y15）。 由于输入二进制数不断加“1”，被点亮的发光二极管也不断地改变位置，形成灯光地“移动”。改变振荡器的振荡频率，就能改变灯光的“移动速度”。
注意：74LS138驱动灌电流的能力为8mA，只能直接驱动工作电流为5mA的超高亮发光二极管。若需驱动其他发光二极管或其他显示器件则需要增加驱动电路。 2. 追逐闪光灯电路 图 3-2 追 逐 闪 光 灯 电 路 （ 1） ． CD 401 7 的 管 脚功能 CD4017集成电路是十进制计数／时序译码器，又称十进制计数／脉冲分频器。它是4000系列CMOS数字集成电路中应用最广泛的电路之一，其结构简单，造价低廉，性能稳定可靠，工艺成熟，使用方便。它与时基集成电路555一样，深受广大电子科技工作者和电子爱好者的喜爱。目前世界各大通用数字集成电路厂家都生产40171C，在国外的产品典型型号为CD4017，在我国，早期产品的型号为C217、C187、CC4017等。 （2）CD4017C管脚功能 CMOSCD40171C采用标准的双列直插式16脚塑封，它的引脚排列如图3-3(a)所示。 CC4017是国标型号，它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。本书均以CD40171C为例进行介绍，其引脚功能如下： ①脚(Y5)，第5输出端；②脚(Y1)，第1输出端，⑧脚(Yo)，第0输出端，电路清零 时，该端为高电平，④脚(Y2)，第2输出端；⑤脚(Y6)，第6输出端；⑥脚(Y7)，第7输出端；⑦脚(Y3)，第3输出端；⑧脚(Vss)，电源负端；⑨脚(Y8)，第8输出端，⑩脚(Y4)，第4输出端；11脚(Y9)，第9输出端，12脚(Qco)，级联进位输出端，每输入10个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。13脚(EN)，时钟输入端，脉冲下降沿有效；14脚(CP)，时钟输入
集成电路课程设计(CMOS二输入及门)
） 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） & 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 | 学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日
目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)
数电课程设计题目汇总..
数电课程设计题目选 一、设计并制作一数字式温度计 〖基本要求〗采用电桥法，利用PT~100热电阻对0~200℃测温范围进行测量并送LED 数码管显示，要求测量分辨率为0.1℃,数据测量间隔时间为5秒。 〖提高要求〗1)针对不同的铂热电阻讨论不同的温度信号测量办法 2)利用电路对测温电路进行非线性校正，提高测温精度(电路非线性校正和EPROM 查表法非线性校正两种方法) 3)讨论误差的形成因素和减少误差的措施 4)进行简单的温度开关控制 〖参考原理框图〗系统参考原理框图如下： 〖主要参考元器件〗 MCl4433(1)，LM324(1)，七段数码管(4)，CD4511(1),MC1413(1),铂热电阻使用普通 精密电位器代替。 二、十二小时电子钟 〖基本要求〗利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时和校分的功能。 〖提高要求〗1)针对影响电子钟走时精度的因素提出改进方案 2)增加日期显示 3)实现倒计时功能 4)整点报时(非语音报时) 5)定时功能 〖参考原理框图〗： 〖主要参考元器件〗：CD4060，74LS74，74LS161，74LS248 电桥电路 供电电路 时钟电路 放大电路 A/D 转换 显示电路 时校 分校 秒校 24进制时计数器 单次或连续的脉冲 60进制分计数器 分频器 60进制秒计数器 译码电路 晶体振荡器 显示电路 译码电路 显示电路 显示电路 译码电路
三、电平感觉检测仪 〖基本要求〗：采用光电式摇晃传感器，其检测范围为±90℃，每摇晃一度传感器就输出一个脉冲信号给计数单元，在给定时间内测量到的脉冲数目就能表明该人的电平感觉，测试时采用头戴式传感器、闭上双目，单脚立地：保持静止，开始测试。定时时间为1分钟 〖提高要求〗 〖参考原理、框图〗： 〖主要参考元器件〗CD4060，555，74LS74 四、便携式快速心律计 基本要求〗利用数字电路制作一便携式快速心律计，用于在较短时间内测量脉搏跳动速率：并使用LED 显示。 〖提高要求〗1）提高测量精度的方法 2)设计能比较准确测量1S 内心跳的电路 〖参考原理框图〗 〖主要参考元器件〗CD4060，4528，4518；4511，14526 五、数字式定时开关 〖基本要求〗设计并制作一数字式定时开关，此开关采用BCD 拨盘预置开关时间，其最大定时时间为9秒，计数时采用倒计时的方式并通过一位LED 数码管显示。此开关预置时间以后通过另一按钮控 制并进行倒计时，当时间显示为0时，开关发出开关信号，输出端呈现高电平，开关处于开态，再按按钮时，倒计时又开始。计时时间到驱动扬声器报警。 〖提高要求〗 l)输出部分加远距离(100m)继电器进行控制 2）延长定时时间 3)探讨提高定时精度的方法 〖参考原理框图〗 外部操作开关 〖主要参考元器〗：CC4511,CC14522,CD4060 传感器 基准时间产生电路 倍频器 放大与整形 控制电路 计数译码 显 示电 路 秒脉冲发生器 计时器 译码显示 控制电路 报警电路
CMOS模拟集成电路课程设计
电子科学与技术系 课程设计 中文题目：CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名：张德龙 学号： 1207010128 专业名称：电子科学与技术 指导教师：宋明歆 2015年7月4日
CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真
目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)
1．概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1
集成电路设计基础复习
1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：
集成电路课程设计范例
集成电路课程设计 范例 1
集成电路课程设计 1.目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 2.设计题目与要求 2.1设计题目及其性能指标要求 器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标： （1）可驱动10个LSTTL电路（相当于15pF电容负载）； （2）输出高电平时，|I OH|≤20μA，V OH，min=4.4V； （3）输出底电平时，|I OL|≤4mA，V OL，man=0.4V； （4）输出级充放电时间t r=t f，t pd＜25ns； （5）工作电源5V，常温工作，工作频率f work=30MHz，总功耗P max＝150mW。 2.2设计要求 1.独立完成设计74HC139芯片的全过程； 2.设计时使用的工艺及设计规则： MOSIS:mhp_n12；
3.根据所用的工艺，选取合理的模型库； 4.选用以lambda(λ)为单位的设计规则； 5.全手工、层次化设计版图； 6.达到指导书提出的设计指标要求。 3.设计方法与计算 3.174HC139芯片简介 74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示： 图1 74HC139芯片管脚图 表1 74HC139真值表 片选输入数据输出 C s A1 A0 Y0 Y1Y2Y3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1
集成电路课程设计模板及参考资 [1]...
集成电路课程设计报告 设计课题: 数字电子钟的设计 姓名: 专业: 电子信息工程 学号: 日期 20 年月日——20 年月日指导教师: 国立华侨大学信息科学与工程学院
目录 1．设计的任务与要求 (1) 2.方案论证与选择 (1) 3.单元电路的设计和元器件的选择 (5) 3.1 六进制电路的设计 (6) 3.2 十进制计数电路的设计 (6) 3.3 六十进制计数电路的设计 (6) 3.4双六十进制计数电路的设计 (7) 3.5时间计数电路的设计 (8) 3.6 校正电路的设计 (8) 3.7 时钟电路的设计 (8) 3.8 整点报时电路的设计 (9) 3.9 主要元器件的选择 (10) 4.系统电路总图及原理 (10) 5.经验体会 (10) 参考文献 (11) 附录A：系统电路原理图 (12)
数字电子钟的设计 1. 设计的任务与要求 数字钟是一种…。 此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步了解…。 1.1设计指标 1. 时间以12小时为一个周期； 2. 显示时、分、秒； 3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。1.2 设计要求 1. 画出电路原理图（或仿真电路图）； 2. 元器件及参数选择（或开发板的考虑）； 3. 编写设计报告，写出设计的全过程，附上有关资料和图纸(也可直接写在 相关章节中)，有心得体会。 2. 方案论证与选择 2.1 数字钟的系统方案 数字钟实际上是…
数字集成电路课程设计74hc138
目录 1．目的与任务 (1) 2.教学内容基要求 (1) 3.设计的方法与计算分析 (1) 3.1 74H C138芯片简介 (1) 3.2 电路设计 (3) 3.3功耗与延时计算 (6) 4.电路模拟 (14) 4.1直流分析 (15) 4.2 瞬态分析 (17) 4.3功耗分析 (19) 5.版图设计 (19) 5.1 输入级的设计 (19) 5.2 内部反相器的设计 (19) 5.3输入和输出缓冲门的设计 (22) 5.4内部逻辑门的设计 (23) 5.5输出级的设计 (24) 5.6连接成总电路图 (24) 5.3版图检查 (24) 6.总图的整理 (26) 7.经验与体会 (26) 8.参考文献 (26) 附录 A 电路原理图总图 (28) 附录B总电路版图 (29)
集成 1. 目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。 2. 教学内容基本要求 2.1课程设计题目及要求 器件名称：3-8译码器的74HC138芯片 要求电路性能指标： ⑴可驱动10个LSTTL 电路（相当于15pF 电容负载）； ⑵输出高电平时，OH I ≤20uA, min ,OH V =4.4V; ⑶输出低电平时， OL I ≤4mA ， man OL V , =0.4V ⑷输出级充放电时间r t = f t ， pd t ＜25ns ； ⑸工作电源5V ，常温工作，工作频率work f =30MHZ ，总功耗 max P =15mW 。 2.2课程设计的内容 1. 功能分析及逻辑设计； 2. 电路设计及器件参数计算； 3. 估算功耗与延时； 4. 电路模拟与仿真； 5. 版图设计； 6. 版图检查：DRC 与LVS ； 7. 后仿真(选做)； 8. 版图数据提交。 2.3课程设计的要求与数据 1. 独立完成设计74HC138芯片的全过程； 2. 设计时使用的工艺及设计规则： MOSIS:mhp_ns5； 3. 根据所用的工艺，选取合理的模型库； 4. 选用以lambda(λ)为单位的设计规则； 3. 设计的方法与计算分析 3.1 74HC138芯片简介
集成电路课程设计
集成电路课程设计报告 课题：二输入或非门电路与版图设计 专业 电子科学与技术 学生姓名 严 佳 班 级 B 电科121 学号 1210705128 指导教师 高 直 起止日期 2015.11.16-2015.11.29
摘要 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构。在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。 越来越多的电子电路都在使用MOS管，特别是在音响领域更是如此。MOS 管与普通晶体管相比具有输入阻抗高、噪声系数小、热稳定性好、动态范围大等优点，且它是一种压控器件，有与电子管相似的传输特性，因而在集成电路中也得到了广泛的应用。 关键词：CMOS门电路或非门集成电路
绪论 目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。 1.设计要求 （1）学习Multisim软件和L-Edit软件 （2）设计一个基于CMOS的二输入或非门电路。 （3）利用Multisim和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 2.设计目的 （1）熟悉Multisim软件的使用。 （2）L-Edit软件的使用。 （3）培养自己综合运用所学知识、独立分析和解决实际问题的能力，培养创新意识和创新能力，并获得科学研究的基础训练，加深对集成电路版图设计的了解。 3.设计原理 能够实现B =“或非”逻辑关系的电路均称为“或非门”。二输入或 A L+ 非门有两个输入端A和B以及一个输出端L，只有当A端和B端同时为高电平时输出才为低电平，否则输出都为高电平。在一个或门的输出端连接一个非门就构成了“或非门”，如图1.1所示，逻辑符号如图1.2所示，真值表如图1.3所示。
数字集成电路知识点整理
Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计） 制版：根据版图制作加工用的光刻版 制造：划片：将圆片切割成一个一个的管芯（划片槽） 封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连 测试：测试芯片的工作情况 2、数字IC的设计方法 分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本 设计时间和投入，掩膜生产，样品生产 一次性成本 Recurrent 成本 工艺制造（silicon processing），封装（packaging），测试（test） 正比于产量 一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数 功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog） 综合 版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)： 可以相互转化 .db（不可读）.lib（可读） 加了功耗信息
数字电子技术课程设计指导书_第二版)
数字电子技术课程设计指导书 第二版 物理与光电工程学院 电工电子部 陈元电编著 2008-10-5
一、数字电子技术课程设计的目的与意义 电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养工程人员的素质和能力具有十分重要的作用。在电子信息类本科教学中，电子技术课程设计是一个重要的实践环节，它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容。通过课程设计要实现以下两个目标：第一，让学生初步掌握电子线路的试验、设计方法。即学生根据设计要求和性能参数，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能指标；第二，课程设计为后续的毕业设计打好基础。毕业设计是系统的工程设计实践，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用，从已学过的定性分析、定量计算的方法，逐步掌握工程设计的步骤和方法，了解科学实验的程序和实施方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。 二、数字电子技术课程设计的方法和步骤 设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各部分进行单元的设计、参数计算和器件选择，最后将各部分连接在一起，画出一个符合设计要求的完整系统电路图。 1、设计任务分析 对系统的设计任务进行具体分析，充分了解系统的性能、指标内容及要求，以便明确系统应完成的任务。 2、方案论证 这一步的工作要求是把系统的任务分配给若干个单元电路，并画出一个能表示各单元功能的整机原理框图。 方案选择的重要任务是根据掌握的知识和资料，针对系统提出的任务、要求和条件，完成系统的功能设计。在这个过程中要用于探索，勇于创新，力争做到设计方案合理、可靠、经济、功能齐全、技术先进，并且对方案要不断进行可行性和优缺点的分析，最后设计出一个完整框图。框图必须正确反映系统应完成的任务和各组成部分功能，清楚表示系统的基本组成和相互关系。 3、方案实现 1）单元电路设计 单元电路是整机的一部分，只有把各单元电路设计好才能提高整体设计水平。每个单元电路设计前都需明确本单元电路的任务，详细拟订出单元电路的性能指标，与前后级之间的关系，分析电路的组成形式。具体设计时，可以模仿成熟的先进电路，也可以进行创新或改进，但都必须保证性能要求。而且，不仅单元电路本身要设计合理，各单元电路间也要相互配合，注意各部分的输入信号、输出信号和控制信号的关系。 2）参数计算 为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算。例如，放大电路中各阻值、放大倍数的计算；振荡器中电阻、电容、振荡频率等参数的计算。只有很好地理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。 3）器件选择 阻容元件的选择：电阻和电容种类很多，正确选择电阻和电容是很重要的。不同的 电路对电阻和电容性能要求也不同，有些电路对电容的漏电要求很严，还有些电路对电阻、电容的性能和容量要求很高。例如滤波电路中常用大容量铝电解电容，为滤掉高频通常还需并联小容量瓷片电容。设计时要根据电路的要求选择性能和参数合适的阻容元件，并要注意功耗、容量、
集成电路课程设计(范例)
集成电路课程设计 1. 目的与任务 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计一电路设计及模拟一版图设计一版图 验证等正向设计方法2. 设计题目与要求 2.1 设计题目及其性能指标要求 器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标： (1)可驱动10个LSTTL电路(相当于15pF电容负载)； (2)输出高电平时，|l O H < 20 卩A, V O H min=4.4V; (3)输出底电平时，|l OL| < 4mA V O L ma=0.4V; (4)输出级充放电时间t r=t f , t pd V25ns； (5)工作电源5V,常温工作，工作频率f work = 30MHZ总功耗P max= 150mW。 2.2 设计要求 1. 独立完成设计74HC139芯片的全过程； 2. 设计时使用的工艺及设计规则：MOSlS:mhp_n12； 3. 根据所用的工艺，选取合理的模型库； 4. 选用以lambda(入)为单位的设计规则； 5. 全手工、层次化设计版图； 6. 达到指导书提出的设计指标要求。 3. 设计方法与计算 3.1 74HC139芯片简介 74HC139是包含两个2线-4线译码器的高速CMO数字电路集成芯片，能与TTL集
成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1 所示： 地址输人数据输岀 ▼[>!> Sb A Ob A)b Y (lb lb Y Zb 丫盹 加加 I I I 二 _「 选通I —I 地址输人数擔输出 图1 74HC139芯片管脚图 表1 74HC139真值表 从图1可以看出74HC139芯片是由两片独立的2—4译码器组成的，因此设计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。A1、A0为输入端，丫0-丫3为输出端，而且是低电平有效。 2—4译码器的逻辑表达式，如下所示： 丫0 C s A A C s A A o 丫 1 C s A A o C s A A o
数字集成电路教学大纲
《数字集成电路》课程教学大纲 课程代码：060341001 课程英文名称：digital integrated circuits 课程总学时：48 讲课：44 实验：4 上机：0 适用专业：电子科学与技术 大纲编写（修订）时间：2017.05 一、大纲使用说明 （一）课程的地位及教学目标 数字集成电路是为电子科学与技术专业开设的学位课，该课程为必修专业课。课程主要讲授CMOS数字集成电路基本单元的结构、电气特性、时序和功耗特性，以及数字集成电路的设计与验证方法、EDA前端流程等。在讲授基本理论的同时，重在培养学生的设计思维以及解决实际问题的能力。通过本课程的学习，学生将达到以下要求： 1．掌握CMOS工艺下数字集成电路基本单元的功能、结构、特性； 2．掌握基于HDL设计建模与仿真、逻辑综合、时序分析；熟悉Spice模型； 3．具备将自然语言描述的问题转换为逻辑描述的能力； 4. 具有解决实际应用问题的能力。 （二）知识、能力及技能方面的基本要求 1.基本知识：CMOS数字集成电路设计方法与流程；CMOS逻辑器件的静态、动态特性和Spice 模型；数字集成电路的时序以及互连线问题；半导体存储器的种类与性能；数字集成电路低功耗解决方法以及输入输出电路；数字集成电路的仿真与逻辑综合。 2.基本理论和方法：在掌握静态和动态CMOS逻辑器件特性基础上，理解CMOS数字集成电路的特性和工作原理；掌握真值表、流程图/状态机、时序图的分析方法和逻辑设计的基本思想。 3.基本技能:掌握器件与系统的建模仿真方法；具备逻辑描述、逻辑与时序电路设计能力；熟悉电路验证与综合软件工具。 （三）实施说明 1．教学方法：课堂讲授中要重点对基础概念、基本方法和设计思路的讲解；采用启发式教学，培养学生思考问题、分析问题和解决问题的能力；引导和鼓励学生通过实践和自学获取知识，培养学生的自学能力；增加习题和讨论课，并在一定范围内学生讲解，调动学生学习的主观能动性；注意培养学生提高利用网络资源、参照设计规范及芯片手册等技术资料的能力。讲课要联系实际并注重培养学生的创新能力。 2．教学手段：本课程属于技术基础课，在教学中采用电子教案、CAI课件及多媒体教学系统等先进教学手段，以确保在有限的学时内，全面、高质量地完成课程教学任务。 3．计算机辅助设计：要求学生采用电路建模语言（SPICE/HDL）和仿真模拟工具软件进行电路分析与设计验证；采用逻辑综合工具软件进行电路综合；采用时序分析工具进行时序验证。（四）对先修课的要求 本课程主要的先修课程有：大学物理、电路、线性电子线路、脉冲与逻辑电路、EDA技术与FPGA应用、微机原理及应用，以及相关的课程实验、课程设计。 （五）对习题课、实践环节的要求 1．对重点、难点章节（如：MOS反相器静态特性/开关特性和体效应、组合与时序MOS电路、动态逻辑电路、数字集成电路建模与仿真验证、数字集成电路逻辑综合）应安排习题课，例题的选择以培养学生消化和巩固所学知识，用以解决实际问题为目的。 2．课后作业要少而精，内容要多样化，作业题内容必须包括基本概念、基本理论及分析设
模拟集成电路课程设计
模拟集成电路课程设计 设计目的： 复习、巩固模拟集成电路课程所学知识，运用EDA 软件，在一定的工艺模型基础上，完成一个基本功能单元的电路结构设计、参数手工估算和电路仿真验证，并根据仿真结果与指标间的折衷关系，对重点指标进行优化，掌握电路分析、电路设计的基本方法，加深对运放、带隙基准、稳定性、功耗等相关知识点的理解，培养分析问题、解决问题的能力。 实验安排： 同学们自由组合，2 人一个设计小组选择五道题目中的一道完成，为了避免所选题目过度集中的现象，规定每个题目的最高限额为 4 组。小组成员协调好每个人的任务，分工合作，发挥团队精神，同时注意复习课堂所学内容，必要时查阅相关文献，完成设计后对 验收与考核： 该门设计实验课程的考核将采取现场验收和设计报告相结合的方式。当小组成员完成了所选题目的设计过程，并且仿真结果达到了所要求的性能指标，可以申请现场验收，向老师演示设计步骤和仿真结果，通过验收后每小组提交一份设计报告（打印版和电子版）。其中，设计指标，电路设计要求和设计报告要求的具体内容在下面的各个题目中给出了参考。成绩的评定将根据各个小组成员在完成项目中的贡献度以及验收情况和设计报告的完成度来确定。 时间安排： 机房开放时间：2013 年10 月28 日～11 月8 日，8:30~12:00，14:00~18:00 课程设计报告提交截止日期：2012 年11 月15 日 该专题实验的总学时为48 学时（1.5 学分），请同学们安排好知识复习，理论计算与上机设计的时间，该实验以上机设计为主，在机房开放时间内保证5 天以上的上机时间，我们将实行每天上下午不定时签到制度。 工艺与模型： 采用某工艺厂提供的两层多晶、两层金属（2p2m）的0.5um CMOS 工艺，model 文件为/data/wanghy/anglog/model/s05mixdtssa01v11.scs 。绘制电路图时，器件从/data/wanghy/ anglog/st02 库中调用，采用以下器件完成设计： 1）PMOS 模型名mp，NMOS 模型名mn；2） BJT 三种模型可选：qvp5，qvp10，qvp20；3） 电阻模型rhr1k； 4）电容模型cpip。
数字电子钟课程设计报告-数电
华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院 专业班级10电信2班 学号20100210410201 学生姓名陈晓娟 指导教师徐涢基 20 12 年12 月18 日
目录 第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)
第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。 因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组 装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。