数字集成电路总结
数字集成电路基础学习总结
第一章数字电子技术概念
1.1 数字电子技术和模拟电子技术的区别
模拟信号：在时间上和数值上均作连续变化的电路信号。
数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。
数字电路包括：脉冲电路、数字逻辑电路。数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高
按电路组成的结构可分立元件电路
集成电路
数数字电路分类
小规模
按集成度的大小来分中规模
大规模
超大规模
双极型电路
按构成电路的半导体器件来分
单极型电路
组合逻辑电路
按电路有记忆功能来分
1.2
1.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。
电流公式：I(E)=I(B)+I(C)
放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B)
1.4 数制，两要素基数
权
二进制，十进制，十六进制之间的转换：
二进制转换成十进制：二进制可按权相加法转化成十进制。
十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。
二进制转化成八进制：三位一组分组转换。
二进制转换成十六进制：四位一组分组转换。
八进制转换成十六进制：以二进制为桥梁进行转换。
1.5 码制
十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。
8421BCD码+0011=5421BCD码
第二章逻辑代数基础及基本逻辑门电路
2.1 “与”逻辑及“与”门
若决定某一时间的所有条件都成立，这个事件就发生，否则这个事件就不发生，这
样的逻辑关系成为逻辑与或者逻辑乘。
逻辑与真值表：
逻辑功能：有0出0，全
1出1. 逻辑式：L=A ?B 符号：2.2
“或”逻辑及“或”门
决定某一事件的条件中只要有一个或一个以上成立，这事件就发生，否则就不发生没这样的逻辑关系称为逻辑或或称为逻辑加。
逻辑或真值表： A B L
0 0 0
0 1 1 1 0 1
1 1 1
逻辑功能：有1出1，全0出0。逻辑式：L=A+B 符号：2.3 “非”逻辑及“非”门
某事件的发生取决于某个条件的否定：即该条件成立，这是件不发生；而该条件不
成立，这事件反而会发生，这样的逻辑关系称逻辑“非”。
非逻辑真值表： A L 0 1
1 0
2.4 正逻辑：我们规定，高电平（Vh ）为逻辑“1”，低电平（Vl ）为逻辑“0”，
这就是正逻辑，
负逻辑：反之若规定，高电平（Vh ）为逻辑“0”，低电平（Vl ）为逻辑“1”，
从逻辑关系来说也是允许的但这规定与前面的正逻辑的规定真好相反因此将此规定称为负
逻辑。
正与门=负或门 正与非门=负或非门
2.5 逻辑代数的基本定律和公式
交换律 B ?A=A ?B A+B=B+A
结合律 A?(B?C)=(A?B) ?C A+(B+C)=（A+B）+C
分配律 A?(B+C)=A?B+A?C A+BC=(A+B) ?(A+C)
0,1律 A?1=A; A?0=0 A+1=1; A+0=A
互补律 A?A=0 A+A=1
重迭律 A?A=A A+A=A
否定律 A =A A =A
反演律 A?B = A+ B A+B = A ? B
吸收律 A+AB=A; A +A B=A+B
包含律 AB + A C +BC=AB + A C;
(A+B)( A +C)(B+C)=(A+B)( A +C)
对偶规则：对于任何一个逻辑函数表达式F，如果把函数F中的“+”
换成“?”；“?”换成“+”；“1”换成“0”；“0”换成“1”，并保持原先的优先级（即保持原先的“非”、“与”、“或”的优先顺序），即可得原函数F的对偶式F’函数表达式。
第三章（略）
第四章逻辑函数及其化简法
4.1 逻辑函数的建立及其表示法
逻辑函数最小三要素：与项、全部变量、原反变量。
表示方法：逻辑式逻辑图
时序图真值表卡诺图
4.2逻辑函数的代数化简
标准：与---或式（与项最少，每个项中变量最少）。
1)并项法，2）吸收法，3）消去法，4）取消法，5）配项法
4.3 逻辑函数的卡诺图化简法
最小项：n个变量x1、x2、~~~xn的最小项是n个因子的乘积，每个变量以他的原变量或反变量在乘积中出现一次，并且只出现一次。
性质：1）只有一个1，2）任意之积为0,3）全部和为1
特性：相邻性位置相邻（几何相邻）：共同边界
逻辑相邻：两个m(i)只有一个变量不同（上下两行，左右两行相邻）卡诺图化简法步骤：1.把逻辑函数化为最小项表达式。2.用卡诺图表示逻辑函数：与上述表达式中各最小项对应的各小方块填入1，其余的小方块填0或不填。3.合并相邻“1”
方块（即画包围圈）。4.将每个包围圈所表示的乘积项逻辑加，可得与或表达式。注意：1）圈中“1”的个数是2的n次方个，2）同一个“1”可在不同的包围圈中，5）每个新圈至少有一新“1”，4）包围圈越大越好，越少越好，5）不要遗漏任何“1”方块，6）尽量利用无关项。
第五章组合逻辑电路
5.1 组合逻辑电路的分析
含义：是指已知某一组合电路的逻辑电路图，要分析它具有的功能。
步骤：1）根据逻辑电路图，写出输出变量对应于变量的逻辑函数表达式。（具体方法：由输入端逐级向后递推，写出每个门输出对应于输入的逻辑关系式，最后一定能推出最终输出对应于输入的逻辑关系式。）2）列出组合电路真值表。3）写出逻辑功能说明，便于理解电路的作用。
5.2 组合逻辑电路设计
步骤：1）逻辑抽象确定输入、输出 2）填真值表，3）写逻辑式 4）画图，5）
状态赋值
组装电路，实验调试。
5.3 组合逻辑电路中的竞争冒险
检查方法：1）代数法：一个逻辑式在某种条件下式子可化简为：A? A或A+A，则必存在竞争冒险。2）卡诺图法两个“1”相邻没画在一个圈中，必存在竞争冒险。
5.4 全加器
半加器：真值表：A B S C 符号：
0 0 0 0 B C
0 1 1 0 S=A⊕B
1 0 1 0 C=A?B
1 1 0 1
全加器的真值表： A(i) B(i) C(i-1) S(i) C(i) 符号：
0 0 0 0 0 A(i) S(i)
0 0 1 1 0 B(i) C(i)
0 1 0 1 0 C(i-1)
0 1 1 0 1 S(i)=A(i)⊕B(i)⊕C(i)
1 0 0 1 0 C(i)=(A(i)⊕B(i))?Ｃ
1 0 1 0 1 (ｉ)+ A(i)?B(i)
1 1 0 0 1
1 1 1 1 1
５．５ 译码器：译码器是将每一组输入代码以为一个特定数学胡信号，以表示代
码原意的组合逻辑电路。
２／４译码器：
变量译码器：是指将ｎ位二进制输入变量译成２的ｎ次方个不通输出信号。
７４１３８三八――八线译码器：
G1 2 3 A B C
码制转换译码器，设计步骤：1）将逻辑式变换成最小项表达式，2）选器件
（变量数=代码位数），3）选门电路，连线。
显示译码器： 数字显示器：是用来显示数字、文字或符号的器件，显示
方式有：字形重叠式、点矩阵式、分段式。
译码/码动器
5.7 编码器：时予以马其逻辑功能相反的数字部件，他是将有特定意义的输入数字
信号或文字符号信号，变成相应的若干位二进制代码形式输出的组合逻辑电路。
优先编码器：符号:
(1)输入0有效，2）I(0)~I(15)优先级高，3）原码输出，Gs “1”有效
5.8 数据选择器：功能相当于单刀多掷开关。
数据比较器：时将两个n 位二进制数A 、B 进行比较，以判别其大小的逻辑电
路。示意图： A(0)
SSI:元件集成（门电路） MSI:功能集成 LSI：系统集成
7483：超前进位加法器 74147：优先编码器 74148：（8/3）编码器
74138：变量译码器（通用译码器） 7442:8421BCD译码器
7443：余3码译码器 7448：（译中出1）配共阴显示器
7447：（译中出0）配共阳显示器 74151:8/1选择器
74150:16/1选择器 74153：双4/1选择器
HC85/7485:比较器（两个四位二进制数对比）
第六章触发器
6.1 基本触发器
稳态/现态：无触发信号电路的状态。
次态：来触发信号，是电路状态变化（电路翻转）产生的新状态。
基本触发器，符号：
特性方程：Q(n+1)=S+RQ(n)
约束条件：R+S=1
Rd Sd
特点：1）直接置1，直接置0，Rd,Sd.2)电路简单，抗干扰能力差，3）有约束6.2 SR触发器 Q Q 特点：1）RSFF何时翻转取决于cp（cp=1）
符号：翻转的状态取决于R、S
）有约束
）不能实现严格意义上的同步
Q Q 特点：
1）抗干扰能力最强
）特性方程：Q(n+1)=D上升沿有效。
特点：1）主从结构，双拍工作
）真正同步
）有约束
第七章时序逻辑电路
7.1 时序逻辑电路：是一种在任一时刻的输出不仅取决于该时刻电路的输入，而且海域电路过去的输入有关的逻辑电路。
与组合电路相比较，时序逻辑电路在结构上有下列两个特点：（1）除有组合逻辑电路外，时序电路中还有由触发器等器件构成的储存电路。因此具有记忆过去输入信号的能力。（2）储存电路的状态反馈到输入端，与输入信号共同决定其组合部分的输出。
按输出信号可分为： Moore型
Mealy型
按电路状态可分为：同步时序电路
异步时序电路
7.2 时序电路的逻辑分析步骤：1）电路方程：输出方程、驱动方程、状态方程
2）填状态方程真值表。3）画出状态图。4）评述功能。
7.3 时序电路的设计
步骤：1、画状态图和状态表：（1）设置电路状态，（2）各状态间的转换关系，（3）电路输出。2、状态图化间条件：输入相同且次态相同且输出相同为两个状态可合并为一。3、状态编码：（1）确定代码的位数，（2）代码分配。4、求电路方程。5、画电路图。
7.4 计数器：就是用来计算输入脉冲个数的数字部件。
原理：用电路不同的状态表示脉冲个数。
分类：1、按数制分：二进制计数器、非二进制计数器。2、按计数增减趋势分：加计数器、减计数器、可逆计数器。3、按计数脉冲输入方式分：同步计数器、异步计数器。
清0方式：1、同步清0：Cr,cp同时存在
异步清0：只需cr
2、0清0：cr=0有效
1清0：cr=1有效
置数方式：1、同步置数：LD、cp同时存在
异步置数：只有LD即可
2、 0置数：LD=0有效
1置数：LD=1有效
7.5 寄存器和移位寄存器
寄存器功能：（1）数码要存得进，（2）数码要记得住，（3）数码要取得出。
具有移位功能的寄存器成为移位寄存器。
移位寄存器的应用： 4位移位寄存器：
状态图：
不能自启动
特点：1）电路简单，首尾相连组成闭环。2）移位寄存器几位即几进制。3）有效状态满足译码规律。4
设计总结：
(1)根据移位规律确定有效状态（组成有效循环），（2）求DL （填真值表、卡诺图）
第八章 存储器
8.1 存储器
功能是存放不同程序的操作指令及各种需要计算、处理的数据。
存储器可分为随机存取存储器和只读存储器。
8.2 只读存储器：是一种在正常工作情况下，只可读出信息而不能写入信息的存储器。 设计组合电路：1、Σm （与门阵列的输出，即字线）。2、多路输出即位数（或门阵列）
8.3 PLD
分类：（1）PROM 可编程只读存储器，（2）可编程逻辑阵列（PLA ）,(3)可编程阵列逻辑，（4）通入逻辑阵列（GAL ），（5）现场可编程门阵列（PFGAL ）。
可编程逻辑阵列PLA 、PAL 可编程阵列逻辑、GAL 通用阵列逻辑。
8.4 随机存取存储器（RAM ）
RAM 电路是一种随时能够选择任意存储单元存入或取出数据的存储器。
R
存储容量的扩展：
例：位的扩展 1K×4 1K×8 （2地址 2114）
字的扩展：1K×4 8K×4
A A A
集成电路版图复习课答案总结
1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。 ⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 ⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。 ⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。 ⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 2、简述集成电路发展的摩尔定律。 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？ 集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。 CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。 BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。 5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延 微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。
集成电路的发展与应用
粉体（1）班学号：1003011020 集成电路技术的发展与应用 摘要: 集成电路（Integrated Circuit,简称IC）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。它在电路中用字母“IC”（也有用文字符号“N”等）表示。 关键词：集成电路模拟集成电路电子元件晶体管发展应用集成电路对一般人来说也许会有陌生感，但其实我们和它打交道的机会很多。计算机、电视机、手机、网站、取款机等等，数不胜数。除此之外在航空航天、星际飞行、医疗卫生、交通运输、武器装备等许多领域，几乎都离不开集成电路的应用，当今世界，说它无孔不入并不过分。 在当今这信息化的社会中,集成电路已成为各行各业实现信息化、智能化的基础。无论是在军事还是民用上,它已起着不可替代的作用。 一、集成电路的定义、特点及分类介绍 1、什么是集成电路：所谓集成电路（IC），就是在一块极小的硅单晶片上，利用半导体 工艺制作上许多晶体二极管、三极管及电阻、电容等元件，并连接成完成特定电子技术功能的电子电路。从外观上看，它已成为一个不可分割的完整器件，集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路，目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。[1] 2、集成电路的特点：集成电路或称微电路（microcircuit）、微芯片（microchip）、 芯片（chip）在电子学中是一种把电路（主要包括半导体装置，也包括被动元件等）小型化的方式，并通常制造在半导体晶圆表面上。前述将电路制造在半导体芯片表面上的集成电路又称薄膜（thin-film）集成电路。另有一种厚膜（thick-film）混成集成电路（hybrid integrated circuit）是由独立半导体设备和被动元件，集成到衬底或线路板所构成的小型化电路。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。 3、集成电路的分类： （1）按功能结构分类：集成电路，又称为IC，按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大系。
数字集成电路设计_笔记归纳..
第三章、器件 一、超深亚微米工艺条件下MOS 管主要二阶效应： 1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。主要原因是 TH G S V V -太大。在沟道电场强度不高时载流子速度正比于电场强度（μξν=） ，即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场 强度的增加而线性增加。此时近似表达式为：μξυ=（c ξξ<），c s a t μξυυ==（c ξξ≥） ，出现饱和速度时的漏源电压D SAT V 是一个常数。线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。 2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。 正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。 克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。 2、保护环。 3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随L 的减小而减小。 此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。
4、漏端感应源端势垒降低（DIBL）： VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。 5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。 绝缘体上硅（SOI） 6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。 7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。 影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。 解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。 8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。 二、MOSFET器件模型 1、目的、意义：减少设计时间和制造成本。 2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间 3、结构电阻：沟道等效电阻、寄生电阻 4、结构电容： 三、特征尺寸缩小 目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、 方式： 1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。 优点：提高了集成密度 未改善：功率密度。 问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。 2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。 优点：1、电源电压不变；2、提高了集成密度 问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。 3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。 限制因素：长期使用的可靠性、载流子的极限速度、功耗。
模拟集成电路复习
1、 研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来 越快；（2）SOC 芯片发展的需求。 2、 模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多 种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。 3、 鲁棒性就是系统的健壮性。它是在异常和危险情况下系统生存的关键。所谓“鲁棒性”， 是指控制系统在一定的参数摄动下，维持某些性能的特性。 4、 版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC 分布参数提取 5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏 6、 沟道为夹断条件： ?GD GS DS T DS GS TH H V =V -≤V V V -V ≥V 7、 （1）截止区：Id=0；Vgs 集成电路分析 集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。 集成电路发展：按规模划分，集成电路的发展已经历了哪几代？ 参考答案： 按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。它的发展遵循摩尔定律 解释欧姆型接触和肖特基型接触。 参考答案： 半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。 如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。 如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。 、集成电路主要有哪些基本制造工艺。 参考答案： 集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。 光刻工艺： 光刻的作用是什么？列举两种常用曝光方式。 参考答案： 光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。 曝光方式：接触式和非接触式 25、简述光刻工艺步骤。 参考答案： 涂光刻胶，曝光，显影，腐蚀，去光刻胶。 26、光刻胶正胶和负胶的区别是什么？ 参考答案： 正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液 中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。常规双极型工艺需要几次光刻？每次光刻分别有什么作用？ 参考答案： 需要六次光刻。第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻 第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻 掺杂工艺： 掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。 参考答案： 掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。 掺杂的方法有：热扩散法掺杂和离子注入法掺杂。与热扩散法相比，离子注入法掺杂的优点是：可精确控制杂质分布，掺杂纯度高、均匀性好，容易实现化合物半导体的掺杂等；缺点是：杂质离子对半导体晶格有损伤，这些损伤在某些场合完全消除是无法实现的；很浅的和很深的注入分布都难以得到；对高剂量的注入，离子注入的产率要受到限制；一般离子注入的设备相当昂贵， 试述PN结的空间电荷区是如何形成的。 参考答案： 在PN结中，由于N区中有大量的自由电子，由P区扩散到N区的空穴将逐渐与N区的自由电子复合。同样，由N区扩散到P区的自由电子也将逐渐与P区内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空间电荷区，称为耗尽层。简述CMOS工艺的基本工艺流程（以1×poly，2×metal N阱为例）。 参考答案： 形成N阱区，确定nMOS和pMOS有源区，场和栅氧化，形成多晶硅并刻蚀成图案，P＋扩散，N＋扩散，刻蚀接触孔，沉淀第一金属层并刻蚀成图案，沉淀第二金属层并刻蚀成图案，形成钝化玻璃并刻蚀焊盘。 表面贴装技术：电子电路表面组装技术（Surface Mount Technology，SMT）， 称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（Printed Circuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。[1]工艺流程简化为：印刷-------贴片-------焊接-------检修 有源区和场区：有源区：硅片上做有源器件的区域。（就是有些阱区。或者说是采用STI等隔离技术，隔离开的区域）。有源区主要针对MOS而言，不同掺杂可形成n或p型有源区。有源区分为源区和漏区（掺杂类型相同）在进行互联 Layout主要工作注意事项 ●画之前的准备工作 ●与电路设计者的沟通 ●Layout 的金属线尤其是电源线、地线 ●保护环 ●衬底噪声 ●管子的匹配精度 一、l ayout 之前的准备工作 1、先估算芯片面积 先分别计算各个电路模块的面积，然后再加上模块之间走线以及端口引出等的面积，即得到芯片总的面积。 2、Top-Down 设计流程 先根据电路规模对版图进行整体布局，整体布局包括：主要单元的大小形状以及位置安排；电源和地线的布局；输入输出引脚的放置等；统计整个芯片的引脚个数，包括测试点也要确定好，严格确定每个模块的引脚属性，位置。 3、模块的方向应该与信号的流向一致 每个模块一定按照确定好的引脚位置引出之间的连线 4、保证主信号通道简单流畅，连线尽量短，少拐弯等。 5、不同模块的电源，地线分开，以防干扰，电源线的寄生电阻尽可能较小，避免各模块的 电源电压不一致。 6、尽可能把电容电阻和大管子放在侧旁，利于提高电路的抗干扰能力。 二、与电路设计者的沟通 搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方 包含内容：（1）确保金属线的宽度和引线孔的数目能够满足要求（各通路在典型情况和最坏情况的大小）尤其是电源线盒地线。 （2）差分对管，有源负载，电流镜，电容阵列等要求匹配良好的子模块。 （3）电路中MOS管，电阻电容对精度的要求。 （4）易受干扰的电压传输线，高频信号传输线。 三、layout 的金属线尤其是电源线，地线 1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。 电迁移效应：是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。在接触孔周围，电流比较集中，电迁移更容易产生。 2、避免天线效应 长金属（面积较大的金属）在刻蚀的时候，会吸引大量的电荷，这时如果该金属与管子栅相连，可能会在栅极形成高压，影响栅养化层质量，降低电路的可靠性和寿命。 解决方案：（1）插一个金属跳线来消除（在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除）。 （2）把低层金属导线连接到扩散区来避免损害。 3、芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移，导致额外的噪声的产生 寄生电容耦合会使信号之间互相干扰 关于寄生电阻： （1）镜像电流镜内部的晶体管在版图上放在一起，然后通过连线引到各个需要供电的版图。 集成电路的现状与发展趋势 1、国内外技术现状及发展趋势 目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%，现代经济发展的数据表明，每l~2元的集成电路产值，带动了10元左右电子工业产值的形成，进而带动了100元GDP的增长。目前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山（2001年为43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已曰益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 集成电路的集成度和产品性能每18个月增加一倍。据专家预测，今后20年左右，集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括：开发EDA（电子设计自动化）工具，利用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经应用开发将其装备到整机系统上与最终消费者见面。 20世纪80年代中期我国集成电路的加工水平为5微米，其后，经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18 微米的水平，而当前国际水平为0.09微米（90纳米），我国与之相差约为2-3代。 （1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了专门的EDA工具供应商。目前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。 由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系统设计之中，实现了集成电路设计能力的第4次飞跃。 学习模拟集成电路的九个阶段 模拟集成电路大师与大家分享经验： 一段你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice是一个非常难以使用而且古怪的东西。 二段你开始知道什么叫电路设计， 天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。 三段你已经和PVT斗争了一段时间了， 但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice 虽然很好，但是帮助手册写的太不清楚了。 四段你有过比较重大的流片失败经历了。 你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理”是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做 1.基本概念： 集成电路：是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体有源器件、电阻、电容等元件及它们之间的连接导线全部“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能的电路。集成度：每块集成电路芯片中包含的元器件数目。 多项目晶圆技术：多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型设计阶段的实验、测试已经足够。而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%-10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。 无生产线集成电路设计： 代工厂：加工厂的铸造车间，无自己产品。优良的加工技术(包括设计和制造)及优质的服务为客户提供加工服务。 2.微电子的战略地位：对人类社会的巨大作用 3.集成电路分类： 按器件结构类型分类：①双极集成电路②金属-氧化物-半导体(MOS)集成电路 ③双极-MOS(BiMOS)集成电路 按集成度分类：①小规模集成电路②中规模集成电路③大规模集成电路 ④超大规模集成电路⑤特大规模集成电路⑥巨大规模集成电路按使用的基片材料分类：①单片集成电路②混合集成电路 按电路的功能结构分类：①数字集成电路②模拟集成电路③数模混合集成电路按应用领域分类：①标准通用集成电路②专用集成电路 4.集成电路按规模划分经历了哪几代？遵循什么定律？ 小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI) →特大规模集成电路(ULSI) → GSI(巨大规模集成) →SoC(系统芯片)。 摩尔定律：集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍。 5.IC（集成电路）、VLSI(超大规模集成电路）、ULSI(特大规模集成电路） 6.高K介质： 问题：90 nm工艺之前，晶体管之间的电流泄露问题并不是很严重，因为晶体管之间有较长的间距。但随着特征尺寸减小，不同晶体管间距变得很短，电流泄露现象变得异常严重，为了抵消泄露电流，芯片不得不要求更大的供电量，造成的直接后果就是芯片功耗增加。无论英特尔还是AMD（超微半导体），90纳米工艺制造的产品都没有在功耗方面表现出应有的优势，而按照惯例，每次新工艺都会让同型芯片的功耗降低30%左右。 解决：采用高K值的氧化物材料来制造晶体管的栅极，英特尔称之为“高K门电介 数字集成电路基础学习总结 第一章数字电子技术概念 1.1 数字电子技术和模拟电子技术的区别 模拟信号：在时间上和数值上均作连续变化的电路信号。 数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。 数字电路包括：脉冲电路、数字逻辑电路。数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高 按电路组成的结构可分立元件电路 集成电路 数数字电路分类 小规模 按集成度的大小来分中规模 大规模 超大规模 双极型电路 按构成电路的半导体器件来分 单极型电路 组合逻辑电路 按电路有记忆功能来分 1.2 1.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。 电流公式：I(E)=I(B)+I(C) 放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B) 1.4 数制，两要素基数 权 二进制，十进制，十六进制之间的转换： 二进制转换成十进制：二进制可按权相加法转化成十进制。 十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。 二进制转化成八进制：三位一组分组转换。 二进制转换成十六进制：四位一组分组转换。 八进制转换成十六进制：以二进制为桥梁进行转换。 1.5 码制 十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。 8421BCD码+0011=5421BCD码 第二章逻辑代数基础及基本逻辑门电路 我国未来集成电路发展模式思考 张媛媛1230440115 （湖南工学院电气与新新工程学院衡阳 421002） 【摘要】目前，正处于集成电路产业的发展、投资规模、产业结构、技术水平都发生巨大变革阶段，我国 集成电路产业的发展面临更加严峻的,挑战。推动这一产业的发展关系到国家信息安全和国家主权。因而需 要关注以下几点：集成电路产业的发展趋势；我国集成电路的发展状况；我国集成电路面临的机遇与展望。【abstract】Nowadays,we are in the development of IC industry ,the scale of investment,industrial structure,technological level of great change,of china’s IC industry face more severe challenge.How to deal with the new pattern of development of the industry .we must pay more attention the following points:the development trend of integrated circuit industry;development of china’s intrgrated circuit;the opportunities and prospect of china’s integrated circuit. 【关键词】集成,挑战，发展 【Keywords】Integrated Circuit;challenge ;development 1、引言目前，以集成电路为核心的电子信息产业产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业、成为改造和拉动传统产业迈向数字时代的将达引擎和雄厚的基石。 2、集成电路产业的发展趋势 集成电路发展的总趋势是革新工艺、提高集成度和速度。集成电路复杂度不断增加，设计与整体系统结合更加紧密。总结为以下几点：高集成度、芯片模块化、应对“软件差异“的同质化 [1]集成电路设计。 目前，世界集成电路技术已经进入纳米时代，未来5-10年面向系统级（SOC)芯片的设计方法将成为技术热点，设计线宽将达到0.045微米，芯片集成度将达到10的8-9次方，电子设计自动化技术得到广泛应用，IP复用技术将得到极大完善。 [2]芯片制造。 目前国际高端集成电路晶片直径是12英寸，近年内16英寸晶片将面世，纳米级光刻工艺将广泛使用，新型器件结构的产生将带动产生新工艺。 [3]封装。 现有占主流的阵列式封装方式将让位给芯片级、晶片级封装，更先进的系统级等封装方式将进入实用化。芯片实现表面贴装，封装与组装界限将消失。 3、我国集成电路产业的发展状况 [转贴] 模拟集成电路设计的九个层次来源： 一篇好文章, 摘录于此,以示激励. 一段 你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看国内杂志上的文章，或者按照教科书上现成的电路，你总觉得他们说得都有道理。你做的电路主要是小规模的模块，做点差分运放，或者带隙基准的仿真什么的你就计算着发文章，生怕到时候论文凑不够。总的来说，基本上看见运放还是发怵。你觉得spice 是一个非常难以使用而且古怪的东西。 二段 你开始知道什么叫电路设计，天天捧着本教科书在草稿纸上狂算一气。你也经常开始提起一些技术参数，Vdsat、lamda、early voltage、GWB、ft之类的。总觉得有时候电路和手算得差不多，有时候又觉得差别挺大。你也开始关心电压，温度和工艺的变化。例如低电压、低功耗系统什么的。或者是超高速高精度的什么东东，时不时也来上两句。你设计电路时开始计划着要去tape out，虽然tape out看起来还是挺遥远的。这个阶段中，你觉得spice很强大，但经常会因为AC仿真结果不对而大伤脑筋。 三段 你已经和PVT斗争了一段时间了，但总的来说基本上还是没有几次成功的设计经验。你觉得要设计出真正能用的电路真的很难，你急着想建立自己的信心，可你不知道该怎么办。你开始阅读一些JSSC或者博士论文什么的，可你觉得他们说的是一回事，真正的芯片或者又不是那么回事。你觉得Vdsat什么的指标实在不够精确，仿真器的缺省设置也不够满足你的要求，于是你试着仿真器调整参数，或者试着换一换仿真器，但是可它们给出的结果仍然是有时准有时不准。你上论坛，希望得到高手的指导。可他们也是语焉不详，说得东西有时对有时不对。这个阶段中，你觉得spice虽然很好，但是帮助手册写的太不清楚了。 四段 你有过比较重大的流片失败经历了。你知道要做好一个电路，需要精益求精，需要战战兢兢的仔细检查每一个细节。你发现在设计过程中有很多不曾设想过的问题，想要做好电路需要完整的把握每一个方面。于是你开始系统地重新学习在大学毕业时已经卖掉的课本。你把能能找到的相关资料都仔细的看了一边，希望能从中找到一些更有启发性的想法。你已经清楚地知道了你需要达到的电路指标和性能，你也知道了电路设计本质上是需要做很多合理的折中。可你搞不清这个“合理”是怎么确定的，不同指标之间的折中如何选择才好。你觉得要设计出一个适当的能够正常工作的电路真的太难了，你不相信在这个世界上有人可以做到他们宣称的那么好，因为聪明如你都觉得面对如此纷杂的选择束手无策，他们怎么可能做得到？这个阶段中，你觉得spice功能还是太有限了，而且经常对着"time step too small"的出错信息发呆，偶尔情况下你还会创造出巨大的仿真文件让所有人和电脑崩溃。 五段 你觉得很多竞争对手的东西不过如此而已。你开始有一套比较熟悉的设计方法。但是你不知道如何更加优化你手头的工具。你已经使用过一些别人编好的脚本语言，但经常碰到很多问题的时候不能想起来用awk 或者perl搞定。你开始大量的占用服务器的仿真时间，你相信经过大量的仿真，你可以清楚地把你设计的模块调整到合适的样子。有时候你觉得做电路设计简直是太无聊了，实在不行的话，你在考虑是不是该放弃了。这个阶段中，你觉得spice好是好，但是比起fast spice系列的仿真器来，还是差远了；你开始不相信AC仿真，取而代之的是大量的transient仿真。 六段 你开始明白在这个世界中只有最合适的设计，没有最好的设计。你开始有一套真正属于自己的设计方法，你会倾向于某一种或两种仿真工具，并能够熟练的使用他们评价你的设计。你开始在设计中考虑PVT的变化，你知道一个电路从开始到现在的演化过程，并能够针对不同的应用对他们进行裁减。你开始关注功耗 集成电路版图技巧总结 1、对敏感线的处理对敏感线来说，至少要做到的是在它的走线过程中尽量没有其他走线和它交叉。因为走线上的信号必然会带来噪声，交错纠缠的走线会影响敏感线的信号。 对于要求比较高的敏感线，则需要做屏蔽。具体的方法是，在它的上下左右都连金属线，这些线接地。比如我用M3做敏感线，则上下用M2和M4重叠一层，左右用M3走，这些线均接地。等于把它像电缆一样包起来。 2、匹配问题的解决电路中如果需要匹配，则要考虑对称性问题。比如1：8的匹配，则可以做成33的矩阵，“1”的放在正中间，“8”的放在四周。这样就是中心对称。如果是2：5的匹配，则可以安排成AABABAA的矩阵。 需要匹配和对称的电路器件，摆放方向必须一致。周围环境尽量一致。 3、噪声问题的处理噪声问题处理的最常用方法是在器件周围加保护环。N mos管子做在衬底上因此周围的guardring是Pdiff，在版图上是一层PPLUS,上面加一层DIFF，用CONTACT连M1。Pdiff接低电位。Pmos管子做在NWELL里面因此周围的GUARDING是Ndiff，在版图上先一层NPLUS，上面加一层DIFF，用CONTACT连M1。Ndiff接高电位。在一个模块周围为了和其他模块隔离加的保护环，用一圈NWELL，里面加NDIFF，接高电位。 电阻看类型而定，做在P衬底上的周围接PDIFF型guarding接地；做在NWELL里面的则周围接NDIFF型guarding接高电位。各种器件，包括管子，电容，电感，电阻都要接体电位。如果不是RF型的MOS管，则一般尽量一排N管一排P管排列，每排或者一堆靠近的同类型管子做一圈GUARDING，在P管和N管之间有走线不方便打孔的可以空出来不打。 4、版图对称性当电路需要对称的时候，需要从走线复杂度，面积等方面综合考虑。常见的对称实现方式： 一般的，画好一半，折到另一半去，复制实现两边的对称。 如果对称性要求高的，可以用质心对称的方式，把管子拆分成两个，四个甚至更多。 如把一个管子拆成两个可以AB BA的方式如果有四个管子，可以各拆成三个，用ABCDABCDABCD的方式五、布局布线布局布线是一个全局问题。在画较大的电路时候是很重要的。首先确定各模块的位置，在确定位置的时候需要考虑的问题主要有：各输入输出之间的连线最短，最方便；各模块接出去连PAD的各端口方便；高频线距离尽量短；输入输出之间相隔比较远等。这些问题需要在着手画各模块之前先有个安排。在画好各模块后摆放时会做调整，但大局不变。连线一般的规则是单数层金属和双数层金属垂直，比如一三五层连水平；二四六层连垂直。但这样的主要目的是各层能方便走线，排得密集。所以也不是死规则，在布线较稀疏的情况下可以做适量变通。在布线时最重要的问题 秋季学期 冬季学期 春季学期 Introduction to Communication Systems 信息系统导论 Modeling & Simulation: Dynamic System 动态系统的建模与仿真Automatic Control 自动化控制 Data Acquisition,Instrument &Control 数据采集、仪表与过程控制Electromagnetics II 电磁学II Analog IC Design 模拟集成电路的规划设计Solid State Electronics 固体电子学 Power Electronics 电力电子学 Semiconductor Device Processing 半导体器件加工Digital Signal Processing 数字信号处理 Introduction to Semiconductor Optoelectronic Devices 光电半导体设备导论Introduction to Robotics 机器人学导论 Power Distribution 配电 Computer Vision 计算机视觉 Introduction to Digital Control 数字控制导论Engineering Optimization 工程优化技术概论 Digital Communication 数字通信 Image Processing 图像处理Senior Design Project 高级设计项目（毕业设计） Introduction to Very Large Scale Integration (VLSI) Design 超大规模集成电路（VLSI ）设计导论Electric Drives 电传动 Senior Design 高级设计项目（毕业设计） 秋季学期 冬季学期 春季学期 Applied Quantum Mechanics 量子力学应用 Fudamentals Semiconductors &Nanostrucutres 半导体与纳米结构基础 Solid State Devices 固态元件 Semiclassic Electronic Transport 电子传递 Semiconductor Electron, Phonon, and Optical Properties 半导体电子、声子和光学性质Advanced Electromagnetics 高级电磁学 Stochastic Processes 随机系统 Advanced Ddigital Signal Processing 高级数字信号处理 Nanoscale Chatacterization Techniques 纳米表征技术 大四可选课程 - 电子与计算机工程Electrical and Computer Engineering 计算机和电子工程必不可分。电子与计算机工程所研究的内容广泛，其专业学科也越发包罗万象。加州大学 河滨分校伯恩斯工程学院的电子与计算机工程系也培养掌握现代电子、自动控制、电力工程以及计算机技术的基础理论以及技术，能从事现代电子系统的开发设计、工艺控制、智能设备的软硬件开发以及电力电子系统设计的高级应用型技术人才。 本科课程 研究生课程 加州大学河滨分校 伯恩斯工程学院 3+1+（硕博硕博））项目 《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来 表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制 沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS 1. 如何消除工频干扰 工频干扰：市电电压的频率为50Hz，它会以电磁波的辐射形式，对人们的日常生活造成干扰，我们把这种干扰称之为工频干扰。 抑制的关键是搞清楚噪声传递方式，是空间辐射还是传导。 ①如果50Hz噪声是空间辐射进入的，说明设计存在高阻抗输入点，降低阻抗可能会解决问 题； ②如果是传导，需要切断传导途径。比如从电源耦合进入的，可以对电源进行二次变换等 等。 ③如果信号频段和工频不一致，可以滤波，采用陷波滤波器(注：就是在一定频带内的信号 不能通过，而且其他频率的信号可以通过。带阻滤波器。)，或者软件滤波等等。 ④当然在抑制不了的时候还可以采取适应的方案，就是让设备适应工频噪声，如比例双积分 的ADC可以控制积分时间为50Hz整周期等等。 工频干扰会对电气设备和电子设备造成干扰，导致设备运行异常。应用隔离变压器和滤波器，再加良好屏蔽。总的来说具体问题具体分析，泛泛而谈意义不大。 2. 语音信号与音频信号的区别 音频信号的频率范围就是人耳可以听到的频率范围，超过这个范围的音频信号没有意 义。20Hz-20000Hz.语音的频率范围在30-1000Hz之间。 音频信号是（Audio）带有语音、音乐和音效的有规律的声波的频率、幅度变化信息载 体。 语音信号处理是研究用数字信号处理技术对语言信号进行处理的一门学科，语音信号处 理的理论和研究包括紧密结合的两个方面：一方面，从语言的产生和感知来对其进行研究， 这一研究与语言、语言学、认知科学、心理、生理等学科密不可分；另一方面，是将语音作 为一种信号来进行处理，包括传统的数字信号处理技术以及一些新的应用于语音信号的处理 方法和技术。 音频信号是语音信号经过数码音频系统转化来的集成电路分析期末复习总结要点
Layout(集成电路版图)注意事项及技巧总结
集成电路的现状与发展趋势
学习模拟集成电路的九个阶段
郑州大学半导体集成电路复习总结
数字集成电路总结
模拟集成电路论文
模拟集成电路设计的九个层次
集成电路版图技巧总结
模拟集成电路的规划设计
模拟集成电路设计期末试卷..
福州大学电子通信、集成电路考研复试问题总结