南京理工大学电子线路课程设计(优秀)

南京理工大学

电子线路课程设计

实验报告

摘要

本次实验利用QuartusII7.0软件并采用DDS技术、FPGA芯片和D／A转换器，设计了一个直接数字频率信号合成器，具有频率控制、相位控制、测频、显示多种波形等功能。

并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMART SOPC实验箱和示波器对电路的实验结果进行验证。

报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、以及仿真的过程。并且介绍了如何将各子模块联系起来，合并为总电路。最后对实验过程中产生的问题提出自己的解决方法。并叙述了本次实验的实验感受与收获。

关键词数字频率信号合成器频率控制相位控制测频示波器

Abstract

This experient introduces using QuartusII7.0software, DDS technology，FPGA chip and D／A converter to design a multi—output waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.

It also make the use of software QuartusII7.0 a detailed circuit simulation, and verify the circuit experimental results through SMART SOPC experiment box and the oscilloscope.

The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveform to testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of present their solutions. And describes the experience and result of this experiment.

Keywords multi—output waveform signal- generator frequency controllable phase controllable test frequency oscilloscope

目录

一、实验目的与要求 (4)

二、电路工作原理 (4)

三、子模块设计原理 (8)

3.1 分频电路 (8)

3.2频率预置和调节电路 (11)

3.3累加寄存电路 (13)

3.4相位控制电路 (15)

3.5波形存储电路 (15)

3.6测频电路 (18)

3.7译码显示电路 (20)

3.8波形选择电路 (22)

3.9 节省ROM的设计 (23)

3.10总电路 (25)

3.11AM调制 (25)

四、调试 (29)

五、编程下载 (29)

六、波形结果 (29)

七、结论 (32)

八、实验小结 (32)

参考文献 (33)

一．实验目的与要求

本实验使用DDS的方法设计一个任意频率的正弦信号发生器，要求具有频率

控制、相位控制、测频、切换波形，动态显示以及使能开关等功能。利用

Quartus II7.0完成设计、仿真等工作。并利用SmartSOPC实验箱实现电路，用

示波器观察输出波形。

基本要求如下：

1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计。

2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA 芯片中的RAM实现，RAM结构配置成4096×10类型。

3、具体参数要求：频率控制字K取4位；基准频率fc=1MHZ，由实验板上的

系统时钟分频得到。

4、系统具有清零功能。

5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，

能够通过示波器观察到输出波形。

6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波

器观察加以验证。

提高部分要求：

1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控

制和相位控制的范围；(注意：按键后有消颤电路)

2、能够同时输出正余弦两路正交信号；

3、在数码管上显示生成的波形频率；

4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；

5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；

6、在DDS的基础上，完成AM调制；

二．电路工作原理

（1）DDS概念

直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基

于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。

（2）DDS的组成及工作原理

频率预置与调节电路

作用：实现频率控制量的输入；不变量K被称为相位增量，也叫频率控制字。

累加器

相位累加器的组成= N位加法器+N位寄存器；相位累加器的作用：在时钟的作用下，进行相位累加。

应注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

DDS的输出频率为：f

0=f

C

K/2N ；DDS输出的最低频率：K=1时，f

C

/2N

DDS输出的最高频率：Nyquist采样定理决定，即f

C

/2；K的最大值为2N-1

结论：只要N足够大，DDS可以得到很细的频率间隔。

要改变DDS的输出频率，只要改变频率控制字K即可。\

波形存储器

作用：进行波形的相位—幅值转换。

原理：

ROM的N位地址

把0O—360O的正弦角度离散成具有2N个样值的序列

ROM的D位数据位

把2N个样值的幅值量化为D位二进制数据(有符号数)

D/A转换器

D/A转换器的作用：把已经合成的正弦波的数字量转换成模拟量。

低通滤波器

D/A转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。

时钟脉冲发生电路模块

提供电路各模块工作所需要的时钟脉冲;本次设计的电路需要将振荡源提供的48MHZ的脉冲频率分为：1MHz,1KHz,1Hz,0.5Hz。

显示电路：显示电路输出波形的频率以及频率和相位控制字。

测频模块：测试电路输出的各种信号的频率。

ROM模块

预先存储了正弦波与余弦波以及三角波，锯齿波，方波等的二进制幅值且存储单元有212=4096，每个单元存储的幅值大小用10位二进制数来表示。

频率和相位均可控制的具有正弦和余弦输出的DDS核心单元电路示意图如下图所示：

每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下

一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。

由于相位累加器为N 位，相当于把正弦信号在相位上的精度定为N 位，所以分辨率为1/2N 。若系统时钟频率为f c ，频率控制字fword 为1，则输出频率为f OUT =f C /2N ，这个频率相当于"基频"。若fword 为K ，则输出频率为： f out =K* f C /2N

当系统输入时钟频率f C 不变时，输出信号的频率由频率控制字K 所决定。由上式可得：K=2N *f out /f C ，其中，K 为频率字，注意K 要取整，会有误差。

三、各子模块设计

3.1分频电路

本实验中使用的 SmartSOPC 实验系统给出的振荡频率源为 48MHz ，因此我们需要使用分频电路得到作为直接数字频率合成器电路所使用的各种频率脉冲。累加器电路中的寄存时钟信号、 ROM 的 CLOCK 使用 1MHz 脉冲频率，动态译码显示电路使用 1KHz 脉冲频率，频率、相位控制电路、模16电路使用 1Hz 脉冲频率，测频电路使0.5Hz 。 所以我们进行如下电路的设计： （1）2分频电路

二分频电路由一个D 触发器构成，原理图如下：

二分频器仿真波形如下图：

（2）48分频电路

3分频电路由74160构成一个模3计数器，原理图如下：

8分频电路由三个2分频电路串联而成，24分频电路由3分频器和8分频器串联而成，48分频电路由24分频器和2分频器串联而成，原理图如下：

48分频电路仿真波形如下：

（3）1000分频电路

10分频电路由74163构成一个模10计数器，并实现占空比为50%，原理图如下：

10分频电路仿真波形如下：

1000分频电路由三个10分频器串联而成，原理图如下：

（4）脉冲发生总图

封装如下：

封装图各引脚说明：

Input：

48MHZ：接时钟信号输入端（即48MHZ）

output：

1/2HZ：引出0.5HZ信号

1HZ：引出1HZ信号

1KHZ：引出1000HZ信号

1MHZ：引出1MHZ信号

3.2频率预置和调节电路

频率预置与调节电路由1片模16的74161计数器组成，1Hz信号输入让其变化。该模块有清零和保持端，通过开关控制，以便计数到需要值时保持或清零。频率

频率预置与调节电路实现频率控制量（步长）的输入。其中，K被称为相位增量，也叫频率控制字。DDS的输出频率表达式为fout=K*fc/2N，当K=1时，DDS输出最低频率为fc/2N，而DDS的最高输出频率由Nyquist采样定理决定，即fc/2，也就是说K的最大值为2N-1。

电路图如下：

仿真波形如下：

封装如下：

封装图各引脚说明：

Input：

baochi：接保持开关

qingling：接清零开关

1hz：接1hz脉冲

output：

k[3..0]：计数器的输出

3.3累加寄存电路

相位累加器结构图如下图所示：

相位累加器由12位加法器与12位寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟作用下，进行相位累加。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

（1）12位加法器

12位加法器由3片7483全加器级联而成，将频率控制字K与寄存器输出的累加相位数据相加，原理图如下：

封装如下：

封装图各引脚说明：

Input：

a[11..0]：上一个累加结果输入

k[3..0]：频率控制字输入

output：

s[11..0]：加法器的输出

（2）12位寄存器

寄存器电路由3片74175构成，以达到寄存、累加的目的。原理图如下：

封装如下：

封装图各引脚说明：

Input：

CLR：清零端

IN1MHZ：1MHZ脉冲输入

S[11..0]：寄存数据输入

EN：使能端

output：

qk[11..0]：寄存器的输出

3.4相位控制电路

相位控制模块实际上是用一个12位加法器将之前累加器的输出结果的高四位与四位相位控制字相加，从而构成相位控制模块。由相位控制字控制相位的高4位，使相位较大幅度的变化，从而达到改变相位的目的。原理图如下：

封装如下：

封装图各引脚说明：

Input：

a[11..0]：接寄存器的输出

p[11..0]：相位控制输入

output：

sp[11..0]：相位控制器的输出

3.5波形存储电路

进行波形的相位—幅值转换原理图如下图所示：

ROM的N位地址把0O—360O的正弦角度离散成具有2N个样值的序列，ROM的D位数据位则2N个样值的幅值量化为D位二进制数据。这样2N个样值的正弦值以D位二进制数值固化在ROM中。

按照同样的方法，在ROM里存储相应波形的幅度量化序列即可得到余弦波ROM、三角波ROM、锯齿波ROM、方波ROM。

正弦波函数：存储数据=round(sin(n*2π/4096))*512+512

余弦波函数：存储数据=round(cos(n*2π/4096))*512+512

round(n/2)+512,0≤n≤1023

三角波函数：存储数据= 1024-round(n/2)+512,1023

round(n/2)-2048+512，3071

锯齿波函数：存储数据=round(n/4)

方波函数：存储数据= 1023，0≤n≤2047

0,2047

本实验中，我使用Matlab 编程求出正弦、余弦、方波、锯齿波和三角波的波形数据（4096 个），将数据导入到Excel 的工作表中，最后建立对应波形的*.mif 文件并经过一些设置构建出ROM。

以正弦波为例：

Matlab程序如下：

clear

clc

t=2*pi/4096;

k=[0:t:2*pi];

y=round(511*sin(k)+512);

z=y'

matlab编程结果如下：

然后将生成的数据复制到excel中。

mif文件的生成：新建Memory Initialization file后会生成一个类似Excel的表单，我们只需把EXCEL生成的4096个幅值复制到这个表单中。如下图：

建立ROM封装电路步骤如下：

1、新建Block Diagram/Schematic File文件，在名称栏输入lpm_rom，并点击OK；

2、在输出文件类型中选择VHDL，填写对应ROM文件的文件名，点击Next；

3、 Wide和Memeory分别设置为10bit和4096words，点击Next；

4、在File name中选择对应*.mif文件路径，点击Next,再点击Finish，结束创建。以上5种不同波形的ROM的创建方式均相同，可以得到封装好的ROM如下图所示：

附上其余波形的matlab程序：

余弦

clear

clc

t=2*pi/4096;

k=[0:t:2*pi];

y=round(511*cos(k)+512);

z=y'

三角

clear

clc

n=0:1:1023;

y1=round(n/2)+512;

z1=y1'

n=1024:1:3071;

y2=1024-round(n/2)+512;

z2=y2'

n=3072:1:4095;

y3=round(n/2)-2048+512;

z3=y3'

方波

clear

clc

for n=0:1:2047;

y1=1023;

z1=y1'

end

for n=2048:1:4095;

y2=0;

z2=y2'

end

3.6测频电路

（1）设计原理

测频就是计算1秒钟内脉冲的个数。我们利用计数器和锁存器实现这一功能。由于累加器以频率控制字K为间隔,当累加器满量时就会产生一次溢出,完成一次周期性的动作,这个周期也就是DDS信号的一个频率周期,所以将累加器的最

高位作为测频电路技术器的脉冲。

将0.5Hz脉冲送入锁存器的时钟端,0.5Hz反相延时后的脉冲送入计数器的清零端。这样就使计数器在2s的脉冲周期内,1s内清零,1s内计数。由于锁存器的脉冲和计数器的脉冲是反相的,且有一定的延时,所以当锁存器有效脉冲来到时,计数器是清零状态,锁存器就锁存前1s内计数器的计数信号。这样就完成了1s内的脉冲计数,再将锁存器的输出送入译码显示电路,就可以在数码管上显示波形频率了。

（2）原理图如下：

原理图如下：

封装如下：

封装图各引脚说明：

Input：

1/2hz：0.5hz脉冲输入

q[9]：累加器的最高位

output：

a1[0..3]：所测频率的最低位

b1[0..3]：所测频率的次低位

c1[0..3]：所测频率的次高位

d1[0..3]：所测频率的最高位

3.7译码显示电路

为使译码显示出频率控制字和相位控制，所以我用74160设计了一个模16的十进制计数器，以输到译码显示电路中显示。