闪存芯片封装技术和存储原理技术的介绍
闪存芯片封装技术和存储原理技术介绍
目前NAND Flash封装方式多采取TSOP、FBGA与LGA等方式,由于受到终端电子产品转向轻薄短小的趋势影响,因而缩小体积与低成本的封装方式成为NAND Flash封装发展的主流趋势
TSOP(Thin smaller outline package)封装技术,为目前最广泛使用于NAND Flash的封装技术,首先先在芯片的周围做出引脚,采用SMT技术（表面安装技术）直接附着在PCB板的表面.TSOP封装时,寄生参数减小,因而适合高频的相关应用,操作方便,可靠性与成品率高,同时具有价格便宜等优点,因此于目前得到了极为广泛的应用.
FBGA(Ball Grid Array,也称为锡球数组封装或锡脚封装体)封装方式,主要应用于计算机的存、主机板芯片组等大规模集成电路的封装领域,FBGA封装技术的特点在于虽然导线数增多,但导线间距并不小,因而提升了组装良率,虽然
功率增加,但FBGA能够大幅改善电热性能,使重量减少,信号传输顺利,提升了可靠性.
采用FBGA新技术封装的存,可以使所有计算机中的存在体积不变的情况下容量提升数倍,与TSOP相比,具有更小的体积与更好的散热性能,FBGA封装技术使每平方英寸的储存量有很大的提升,体积却只有TSOP封装的三分之一,与传统TSOP封装模式相比,FBGA封装方式有加快传输速度并提供有效的散热途径,FBGA封装除了具备极佳的电气性能与散热效果外,也提供存极佳的稳定性与更多未来应用的扩充性.
LGA(land grid array) 触点列封装,亦即在底面制作有数组状态坦电极触点的封装,装配时插入插座即可,现有227触点(1.27mm 中心距)和44触点(2.54mm 中心距)的瓷LGA,应用于高速逻辑LSI电路,由于引线的阻电抗小,对高速LSI相当适用的,但由于插座制作复杂,成本较高,普及率较低,但未来需求可望逐渐增加.
目前NAND Flash一般封装大多采用TSOP、FBGA 与LGA的方式,而记忆卡则多采用COB方式进行封装手机应用领域则多用MCP的封装形式,随着终端产品的变化,未来WLP与3D TSV的封装方式也将逐渐为业界广为应用. U盘的一个大特点便是它的写入速度远不如读取速度快,但这并不不是所有U盘的共同问题,只是较大围存在这样的问
题,其根源在于受于成本和体积的限制,大多数大容量USB 闪存盘均采用MLC的闪存颗粒,只有极少数采用SLC的闪存颗粒,那么究竟MLC和SLC有什么本质的区别呢？
SLC和MLC均是NAND Flash的存储原理级技术,也可以理解为目前NAND Flash在存储数据原理方面分道扬镳的一个表现.
SLC全称单层式储存(Single Level Cell）,是指一个Block（块,Flash的基本存储单元,也可称为Cell）只有两种电荷值,高低不同的电荷值表明0或者1,因为只需要一组高低电压就可以区分出0或者1信号,所以SLC最大的驱动电压可以做到很低,传统的双电压卡或者低电压版本卡片肯定采用SLC类型的NAND Flash芯片.
SLC因为结构简单,在写入数据时电压变化的区间小,所以寿命较长,传统的SLC Flash可以经受10万次的读写,因此出现坏Block的几率较小,因为存储结构非常简单,一组电压即可驱动,所以其速度表现更好,目前所有的超高速卡都采用SLC类型的Flash芯片.不过这种一个Block只存储一组数据的模式无法在相同的晶圆面积上实现较高的存储密度,所以只能在工艺制程方面努力进步,才能满足用户在容量方面的要求.
MLC（多层式储存—Multi Leveled Cell）是那种充分利用Block的技术,它采用较高的电压驱动,通过不同级别的
电压在一个Block中记录两组位信息（00、01、11、10）,这样就可以将原本SLC的记录密度理论提升一倍,这对于曾经工艺制程遇到瓶颈的NAND Flash而言,是非常好的消息.不过MLC除了同制程、同晶圆面积时理论大一倍的记录空间外,存在一些先天的弊端,比如说电压区间更小,Flash就需要更多的CRC校验空间,这会大概占据Block中10%的空间,因此实际使用中同制程同晶圆面积的MLC的容量不到SLC的一倍.
因为电压变化更频繁,所以MLC技术的Flash在寿命方面远劣于SLC,官方给出的可擦写次数仅为1万次,也就是说一512MB的USB闪存盘,你写入512MB的数据1万次（理想状态）,它就完蛋了,这可能是MLC最要命的一个缺点.
MLC技术的Flash还有一个缺点,它的读写速度先天不如SLC,一个Block存储两组位数据,自然需要更长的时间,这里面还有电压控制、CRC写入方式等因素需要考虑.综合而言,SLC在寿命和性能方面拥有独特的优势,不过需要更好的工艺制程才能拥有较大的容量.而MLC虽然在容量方面有先天的优势,但在速度和寿命方面存在先天的不足.
具体到一款经常在不同的电脑换数据的USB闪存盘,我们就不得不关注它的寿命,如果是一款采用MLC技术的USB闪存盘,在重复写入1万次数据之后,他的寿命就结束了,并且你无法预测它什么时候结束生命,这对于你的重要数据来说,实在是让人胆战心惊的尝试,所以我们不太推荐用户购
买采用MLC技术的USB闪存盘.
关于如何分辨MLC和SLC技术的USB闪存盘,这真是个非常难的问题,因为目前没有测试软件能够测试,也没有几个厂商愿意声明自己的闪存盘究竟使用什么技术,但是有一点可以肯定,那便是写入速度超过25MB/s的,基本上都是SLC技术的产品,高速的闪存盘可以兼顾寿命和读写效率,唯一的不足是它的售价同比略高
液位计的种类、原理及优缺点
液位计的种类、原理及优缺点 磁性浮子液位计 根据浮力原理和磁性耦合作用研制而成。当被测容器中的液位升降时，液位计本体管中的磁性浮子也随之升降，浮子内的永久磁钢通过磁耦合传递到磁翻柱指示器，驱动红、白翻柱翻转，当液位上升时翻柱由白色转变为红色，当液位下降时翻柱由红色转变为白色，指示器的红白交界处为容器内部液位的实际高度，从而实现液位清晰的指示。 可以做到高密封，防泄漏和适用于高温、高压、耐腐蚀的场合。对高温、高压、有毒、有害、强腐蚀介质更显其优越性。 与介质直接接触，浮球密封要求要严格，不能测量粘性介质。磁性材料如退磁易导致液位计不能正常工作 磁性翻板（柱）式液位计 与上同 与上同 翻板容易卡死，造成无法远传指示。磁性材料如退磁易导致液位计不能正常工作。 电磁波雷达液位计（导波雷达液位计） 雷达液位计采用发射—反射—接收的工作模式。雷达液位计的天线发射出电磁波，这些波经被测对象表面反射后，再被天线接收，电磁波从发射到接收的时间与到液面的距离成正比，关系式如下： D＝CT／2（D：雷达液位计到液面的距离C：光速T：电磁波运行时间） 雷达液位计记录脉冲波经历的时间，而电磁波的传输速度为常数，则可算出液面到雷达天线的距离，从而知道液面的液位。
不需要传输媒介，不受大气、蒸气、槽内挥发雾影响的特点，能用于挥发介质的液位测量。采用非接触式测量，不受槽内液体的密度、浓度等物理特性的影响。 价格昂贵。仪表需要设置的参数较多，一旦出现问题，通常很难查出是什么原因造成的。如果天线本身不慎沾上介质会报错。如有结晶结冰现象会报错，需加热保温处理，并清理天线。最初安装需要是空仓，即空料位？ 超声波液位计 超声波液位计是由微处理器控制的数字物位仪表。在测量中脉冲超声波由传感器（换能器）发出，声波经物体表面反射后被同一传感器接收，转换成电信号。并由声波的发射和接收之间的时间来计算传感器到被测物体的距离。 无机械可动部分，可靠性高，安装简单、方便，属于非接触测量，且不受液体的粘度、密度等影响 精度比较低，测试容易有盲区。不可以测量压力容器，不能测量易挥发性介质。 电容式液位计 采用测量电容的变化来测量液面的高低的。它是一根金属棒插入盛液容器内，金属棒作为电容的一个极，容器壁作为电容的另一极。两电极间的介质即为液体及其上面的气体。由于液体的介电常数ε1和液面上的介电常数ε2不同，比如：ε1》ε2，则当液位升高时，两电极间总的介电常数值随之加大因而电容量增大。反之当液位下降，ε值减小，电容量也减小。所以，可通过两电极间的电容量的变化来测量液位的高低。电容液位计的灵敏度主要取决于两种介电常数的差值，而且，只有ε1和ε2的恒定才能保证液位测量准确，因被测介质具有导电性，所以金属棒电极都有绝缘层覆盖。 传感器无机械可动部分，结构简单、可靠；精确度高；检测端消耗电能小，动态响应快；维护
集成电路芯片封装技术
集成电路芯片封装技术（书） 第1章 1、封装定义：（狭义）利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布置、 粘帖固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构 成整体立体结构的工艺 （广义）将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程 2、集成电路的工艺流程：芯片设计（上）芯片制造（中）封装测试（占50%）（下）（填空） 3、芯片封装实现的功能：传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次（论述题）：P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点： 按照封装中组合集成电路芯片的数目——单芯片封装（SCP）多芯片封装（MCP） 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型（PTH）表面贴装型（SMT） 6、DCA（名词解释）：芯片直接粘贴，即舍弃有引脚架的第一层次封装，直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装
芯片常用封装及尺寸说明
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
几种液位计的原理与选型
几种液位计的原理与选型． 磁翻柱液位计 主要原理 磁翻柱液位计也称为磁翻板液位计，它的结构主要基于浮力和磁力原理设计生产的。带有磁体的浮子（简称磁性浮子）在被测介质中的位置受浮力作用影响。液位的变化导致磁性浮子位置的变化、磁性浮子和磁翻柱（也成为磁翻板）的静磁力耦合作用导致磁翻柱翻转一定角度（磁翻柱表面涂敷不同的颜色），进而反映容器内液位的情况。 配合传感器（磁簧开关）和精密电子元器件等构成的电子模块和变送器模块，可以变送输出电阻值信号、电流值（4～20mA）信号、开关信号以及其他电学信号。从而实现现场观测和远程控制的完美结合。 适用范围及特点 本液位计采用优质磁体和进口电子元件，使产品具有：设计合理、结构简单、使用方便、性能稳定、使用寿命长、便于安装维护等优点。 本液位计输出信号多样，实现远距离的液位指示、检测、控制和记录。 本液位计几乎可以适用于各种工业自动化过程控制中的液位测量与控制。可以广泛运用于石油加工、食品加工、化工、水处理、制药、电力、造纸、冶金、船舶和锅炉等领域中的液位测量、控制与监测。 磁浮球液位计（液位开关） 主要原理 磁浮球液位计（液位开关）结构主要基于浮力和静磁场原理设计生产的。带有磁体的浮球（简称浮球）在被测介质中的位置受浮力作用影响：液位的变化导致磁性浮子位置的变化。浮球中的磁体和传感器（磁簧开关）作用，使串联入电路的元件（如定值电阻）的数量发生变化，进而使仪表电路系统的电学量发生改变。也就是使磁性浮子位置的变化引起电学量的变化。通过检测电学量的变化来反映容器内液位的情况。 该液位计可以直接输出电阻值信号，也可以配合使用变送模块，输出电流值（4～20mA）信号；同时配合其他转换器，输出电压信号或者开关信号（也可以按照客户需求转换器由公司配送）。从而实现电学信号的远程传输、分析与控制。 适用范围及特点 本产品采用优质磁体和进口电子元件，使产品具有：结构简单、使用方便、性能稳定、使用寿命长、便于安装维护等优点。 本产品几乎可以适用与各种工业自动化过程控制中的液位测量与控制，可以广泛运用于石油加工、食品加工、化工、水处理、制药、电力、造纸、冶金、船舶和锅炉等领域中的液位测量、控制与监测。 防爆浮球液位开关 主要原理 防爆浮球液位开关，也称为防爆浮球液位控制器。它是专门为爆炸性环境中使用而设计制造的液位控制仪表，本产品是基于浮力原理和杠杆原理设计的，当容器内液位发生变化时，浮球的位置将随液位的变化而变化，浮球的这种位移将通过杠杆作用于微动开关，进而由微动开关产生开关信号。 适用范围及特点 本产品采用优质材料和进口电子元件，使产品具有：设计合理、结构简单、使用方便、性能
集成电路芯片封装技术试卷
《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1．狭义的集成电路芯片封装是指利用精细加工技术及，将芯片及其它要素在框架或基板上，经过布置、粘贴及固定等形成整体立体结构的工艺。 2．通常情况下，厚膜浆料的制备开始于粉末状的物质，为了确保厚膜浆料达到规定的要求，可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3．利用厚膜技术可以制作厚膜电阻，其工艺为将玻璃颗粒与颗粒相混合，然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4．芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等，其中封装能提供最好的封装气密性。 5．塑料封装的成型技术包括喷射成型技术、、预成型技术。 6．常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后，电路板表面会存在一些污染，包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝，用于陶瓷封装的无机浆料一般在其中添加玻璃粉，其目的是调整氧化铝的介电系数、，降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术，在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测，一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间，BGA可分为四种类型：塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装，通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结，厚膜浆料的组分包括可挥发性组分和不挥发性组分，其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态，可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺，这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性，一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体；二是由两种不同的多组分相组成，即和载体相。 19. 烧结为陶瓷基板成型的关键步骤，在烧结过程中，最常发生的现象为生胚片的现
芯片封装的主要步骤
芯片封装的主要步骤 板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法： （1）热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 （2）超声焊 超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。 （3）金丝焊 球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。 COB封装流程 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
半导体集成电路封装技术试题汇总(李可为版)
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
集成电路封装知识
集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。电子封装的类型也很复杂。从使用的包装材料来分，我们可以 将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(p re-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line pack age)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(p lastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CS
集成电路封装工艺
集成电路封装工艺 摘要 集成电路封装的目的,在于保护芯片不受或少受外界环境的影响,并为之提供一个发挥集成电路芯片功能的良好环境,以使之稳定,可靠,正常的完成电路功能.但是集成电路芯片封装只能限制而不能提高芯片的功能. 关键词: 电子封装封装类型封装技术器件失效 Integrated Circuit Packaging Process Abstract The purpose of IC package, is to protect the chip from the outside or less environmental impa ct, and provide a functional integrated circuit chip to play a good environment to make it stable an d reliable, the completion of the normal circuit functions. However, IC chip package and not only restricted to enhance the function of the chip. 引言 电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 1.电子封装 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。 2.部分封装的介绍 金属封装是半导体器件封装的最原始的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在
液位计种类
液位计种类、工作原理和故障判断 一、侧装式磁翻板液位计 1、结构原理 液位计根据浮力原理和磁性耦合作用研制而成。当被测容器中的液位升降时，液位计主导管中的浮子也随之升降，浮子内的永久磁钢通过磁耦合传递到现场指示器，驱动红、白翻柱翻转180°，当液位升上时，翻柱由白色转为红色，当液位下降时，翻柱由红色转为白色，指示器的红、白界位处为容器内介质液位的实际高度，从而实现液位的指示。 2、安装注意事项 1）液位计必须垂直安装，以保证磁性浮子在主管内上下运动自如。 2）磁翻柱液位计与容器的上、下引液管之间应装有阀门，一方面为开、停表用，另一方面可给检修液位计带来方便。 3）液位计安装完毕后，需要用校正磁钢对显示板小磁柱由上到下导引一次，使零位以上显示白色。 4）液位计投运时，应先打开上引液管阀门，然后慢慢打开下引液管阀门，让液体介质平稳缓慢的进入主体管，避免介 质带着浮子急速上升，造成磁柱翻转不及或混乱。 5）当浮子与主体管分开到货时，需打开底法兰装入浮子，应注意浮子上标注正确方向装入主体管，不能倒装。 3常见故障处理
1）实际液位变化，但显示板上的翻柱指示液位固定不变。 可能故障：浮子被异物卡在主体管中。浮子过压或受撞击变形卡住。 解决方法：打开主体管法兰，取出浮子清洗或更换。 2）液位上下波动，有时候突然升高然后恢复正常。 可能故障：介质有气泡上升冲击浮子 解决方法：解决气泡问题或更换合适仪表选型。 3)显示板小柱翻乱，液位显示模糊不清 可能故障：显示板未用校正磁钢校正，或运行中液位高速 变化。 解决方法：使用校正磁钢按照前面所讲的将显示板刷至正 常液位。 3）显示板显示液位与实际值之间存在着固定差值 可能故障：浮子装反，显示板松动移位，或介质密度与订 货不符。 解决方法：重新正确安装浮子，重新按照上下接管位置固 定显示板，更换合适密度浮子。 4）有时突然出现个别小磁珠不翻转 可能故障：翻柱转轴有杂物阻碍或磁珠消磁 解决方法：取出磁珠清理检查或更换磁珠。 二、捆绑式远传液位计 1、结构原理
集成电路芯片封装技术复习题
￥ 一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 ' 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、
光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 ^ 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) ] 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装
常用20种液位计工作原理
本文通过对常用20种液位计工作原理的解读,从各液位计安装使用及注意事项的分析，来判断液位计可能出现的故障现象以及如何来处理,系统的了解液位计，从而为遇到工况能够在选择液位计上,做出准确的判断提供依据。常见液位计种类1、磁翻板液位计２、浮球液位计3、钢带液位计４、雷达物位计5、磁致伸缩液位计6、射频导纳液位计７、音叉物位计8、玻璃板／玻璃管液位计9、静压式液位计1０、压力液位变送器11、电容式液位计12、智能电浮筒液位计13、浮标液位计1４、浮筒液位变送器１5、电接点液位计16、磁敏双色电子液位计1７、外测液位计1８、静压式液位计19、超声波液位计20、差压式液位计(双法兰液位计)常用液位计的工作原理1、磁翻板液位计磁翻板液位计:又叫磁浮子液位计,磁翻柱液位计。原理：连通器原理，根据浮力原理和磁性耦合作用研发而成，当被测容器中的液位升降时，浮子内的永久磁钢通过磁耦合传递到磁翻柱指示面板,使红白翻柱翻转１8０°,当液位上升时翻柱由白色转为红色,当液位下降时翻柱由红色转为白色，面板上红白交界处为容器内液位的实际高度，从而实现液位显示。2、浮球液位计浮球液位计结构主要基于浮力和静磁场原理设计生产的。带有磁体的浮球(简称浮球)在被测介质中的位置受浮力作用影响：液位的变化导致磁性浮子位置的变化。浮球中的磁体和传感器(磁簧开关）作用,使串连入电路的元件（如定值电阻）的数量发生变化,进而使仪表电路系统的电学量发生改变。也就是使磁性浮子位置的变化引起电学量的变化。通过检测电学量的变化来反映容器内液位的情况。3、钢带液位计它是利用力学平衡原理设计制作的。当液位改变时,原有的力学平衡在浮子受浮力的扰动下,将通过钢带的移动达到新的平衡。液位检测装置(浮子）根据液位的情况带动钢带移动,位移传动系统通过钢带的移动策动传动销转动,进而作用于计数器来显示液位的情况。4、雷达液位计雷达液位计是基于时间行程原理的测量仪表,雷达波以光速运行，运行时间可以通过电子部件被转换成物位信号。探头发出高频脉冲并沿缆式探头传播，当脉冲遇到物料表面时反射回来被仪表内的接收器接收,并将距离信号转化为物位信号。5、磁致伸缩液位计磁致伸缩液位计的传感器工作时，传感器的电路部分将在波导丝上激励出脉冲电流,该电流沿波导丝传播时会在波导丝的周围产生脉冲电流磁场。在磁致伸缩液位计的传感器测杆外配有一浮子,此浮子可以沿测杆随液位的变化而上下移动。在浮子内部有一组永久磁环。当脉冲电流磁场与浮子产生的磁环磁场相遇时,浮子周围的磁场发生改变从而使得由磁致伸缩材料做成的波导丝在浮子所在的位置产生一个扭转波脉冲,这个脉冲以固定的速度沿波导丝传回并由检出机构检出。通过测量脉冲电流与扭转波的时间差可以精确地确定浮子所在的位置，即液面的位置。6、射频导纳液位计射频导纳料位仪由传感器和控制仪表组成，传感器可采用棒式、同轴或缆式探极安装于仓顶。传感器中的脉冲卡可以把物位变化转换为脉冲信号送给控制仪表，控制仪表经运算处理后转换为工程量显示出来，从而实现了物位的连续测量。7、音叉物位计音叉式物位控制器的工作原理是通过安装在音叉基座上的一对压电晶体使音叉在一定共振频率下振动。当音叉与被测介质相接触时,音叉的频率和振幅将改变,这些变化由智能电路来进行检测，处理并将之转换为一个开关信号。８、玻璃板液位计(玻璃管液位计)玻璃板式液位计是通过法兰与容器连接构成连通器,透过玻璃板可直接读得容器内液位的高度。9、压力液位变送器压力式液位计采用静压测量原理，当液位变送器投入到被测液体中某一深度时,传感器迎液面受到的压力的同时,通过导气不锈钢将液体的压力引入到传感器的正压腔，再将液面上的大气压Pｏ与传感器的负压腔相连，以抵消传感器背面的Ｐo，使传感器测得压力为：ρ.g．H，通过测取压力Ｐ,可以得到液位深度。10、电容式液位计电容式液位计是采用测量电容的变化来测量液面的高低的。它是一根金属棒插入盛液容器内,金属棒作为电容的一个极,容器壁作为电容的另一极。两电极间的介质即为液体及其上面的气体。由于液体的介电常数ε1和液面上的介电常数ε２不同,比如:ε１>ε2,则当液位升高时，电容式液位计两电极间总的介电常数值随之加大因而电容量增大。反之当液位下降,ε值减小，电容量也减小。所以,电容式液位计可通过两电极间的电容量的变化来测量液位的高低。11、智能电浮筒液位计智能电浮筒液位计是根据阿基米德定律和磁藕合原理设计而成的液位测量仪表，仪表可用来测量液位、界位和密度，负责上下限位报警信号输出。１2、浮标液位计它是利用力学平衡原理设计制作的。当液位改变时，原有的力学平衡在浮子受浮力的扰动下,将通过钢带(绳)的移动达到新的平衡。液位检测装置（浮子)根据液位的情况带动钢带（绳）移动,位移
集成电路芯片封装技术复习题
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。
芯片封装种类
1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为 31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line)
集成电路芯片封装技术
题型填空20题40分简答7题35分论述2题25分 第一章集成电路芯片封装技术 1.集成电路的工艺流程：设计-单晶材料-芯片制造-封装-检测 2..集成电路芯片狭义封装是指利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子产品的工艺过程。 6.封装的分类，按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子材料 8.集成电路的发展方向主要表现在以下几个方面？1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求，1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性（在书12-13页，论述题要适当扩充） 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，成型技术之前的工艺步骤称为前段操作，在成型之后的工艺步骤称为后段操作，前后段操作的区分标准在于对环境洁净度的要求不同 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装，芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.先划片后减薄：在背面磨削之前将硅片正面切割出一定深度的切口，然后再进行背面磨削。 4.减薄划片：在减薄之前，先用机械或化学的方式切割处切口，然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。 5.芯片贴装的方式四种：共晶粘贴法，焊接粘贴法，导电胶粘贴法，和玻璃胶粘贴法。 6. 芯片互连：将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连
《集成电路芯片封装技术》考试题
得分评分人《集成电路封装与测试技术》考试试卷 一、填空题（每空格1分共18分） 1、封装工艺属于集成电路制造工艺的工序。 2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH）和两大类。 3、芯片封装所使用的材料有许多，其中金属主要为材料。 4、技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要。 6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。一个12,7mm见方的芯片，分钟可完全充满缝隙，用料大约0,031mL。 7、用溶剂来去飞边毛刺通常只适用于的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作。 9、能级之间电位差越大，噪声越。 10、薄膜电路的顶层材料一般是。 11、薄膜混合电路中优选作为导体材料。 12、薄膜工艺比厚膜工艺成本。 13、导电胶是与高分子聚合物（环氧树脂）的混合物。 14、绿色和平组织的使命是：。 15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点。 16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于层次的电子封装技术 17、印制电路板通常以而制成。 18、IC芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行处理。 二、选择题（每题2分共22分） 1、TAB技术中使用（）线而不使用线，从而改善器件的热耗散性能。 A、铝 B、铜 C、金 D、银 2、陶瓷封装基板的主要成分有（） A、金属 B、陶瓷 C、玻璃 D、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP）封装，前者适合于高可 靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（）。 A、正确 B、错误 4、在芯片切割工序中，（）方法不仅能去除硅片背面研磨损伤，而且能 除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。 A、DBT法 B、DBG法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要（）。 A、低 B、高 6、打线键合适用引脚数为（） A、3-257 B、12-600 C、6-16000 7、最为常用的封装方式是（） A、塑料封装 B、金属封装 C、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用 （）方法进行装配。 A、波峰焊 B、回流焊 9、相同成分和电压应力下，长电阻较之短电阻电位漂移要（） A、小 B、大 10、金属的电阻噪比半导体材料电子噪声（）。 A、高 B、低 11、（）技术适合于高密度和高频率环境 A、厚膜技术 B、薄膜技术