大规模数字成电路习题解答

自我检测题

1．在存储器结构中，什么是“字”？什么是“字长”，如何表示存储器的容量？

解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。

2．试述RAM和ROM的区别。

解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。

ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入，

3．试述SRAM和DRAM的区别。

解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。

4．与SRAM相比，闪烁存储器有何主要优点？

解：容量大，掉电后数据不会丢失。

5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线？多少根数据线？其存储容量为多少？

解：8根地址线，8根数据线。其容量为256×8。

6．简答以下问题：

（1）CPLD和FPGA有什么不同？

FPGA可以达到比CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而积项丰富的结构。

在编程上FPGA比CPLD具有更大的灵活性；CPLD功耗要比FPGA大；且集成度越高越明显；CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片,且使用方法复杂，保密性差。

（2）写出三家CPLD/FPGA生产商名字。

Altera，lattice，xilinx，actel

7．真值表如表T5.7所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。

表T5.7

8．一个ROM 共有10根地址线，8根位线（数据输出线），则其存储容量为。

A．10×8 B．102×8 C．10×82D．210×8

9．为了构成4096×8的RAM，需要片1024×2的RAM。

A．8片B．16片C．2片D．4片

10．哪种器件中存储的信息在掉电以后即丢失？

A．SRAM B．UVEPROM C．E2PROM D．PAL

11．关于半导体存储器的描述，下列哪种说法是错误的。

A．RAM读写方便，但一旦掉电，所存储的内容就会全部丢失

B．ROM掉电以后数据不会丢失

C．RAM可分为静态RAM和动态RAM

D．动态RAM不必定时刷新

12．有一存储系统，容量为256K×32。设存储器的起始地址全为0，则最高地址的十六进制地址码为3FFFFH 。

13．PAL是一种的可编程逻辑器件。

A．与阵列可编程、或阵列固定的B．与阵列固定、或阵列可编程的

C．与、或阵列固定的D．与、或阵列都可编程的

习题

1．现有如图P5.1所示的4×4位RAM若干片，现要把它们扩展成8×8位RAM。

（1）试问需要几片4×4位RAM？

（2）画出扩展后电路图（可用少量门电路）。

图P5.1

解：（1）用4×4位RAM扩展成8×8位RAM时，需进行字数和位数扩展，故需要4片4×4的RAM

（2）扩展后电路如图：

D D 6D D 4A 0A 1D D 2D D 0

A 2

2．在微机中，CPU 要对存储器进行读写操作，首先要由地址总线给出地址信息，然后发出相应读或写的控制信号，最后才能在数据总线上进行信息交流。现有256×4位的RAM 二片，组成一个页面，现需4个页面的存储容量，画出用256×4位组成1K ×8位的RAM 框图，并指出各个页面的地址分配。

解：电路连接图如图所示。从左到右四个页面的地址为： 000H~0FFH ，100H~1FFH ，200H~2FFH ，300H~3FFH 。

D 7D 6D 5D 4D 3D 2D 1

D 0

A 8A 9

A 0~A 3．试用4×2位容量的ROM 实现半加器的逻辑功能，并直接在图P5.3中画出用ROM 点阵图实现的半加法器电路。

图P5.3

解：由于半加器的输出B

C i=

所以ROM点阵图如图所示。

4．用EPROM实现二进制码与格雷码的相互转换电路，待转换的代码由I3I2I1I0输入，转换后的代码由O3O2O1O0输出。X为转换方向控制位，当X=0时，实现二进制码到格雷码的转换；当X=1时，实现格雷码到二进制码的转换。试求：

（1）列出EPROM的地址与内容对应关系真值表；

（2）确定输入变量和输出变量与ROM地址线和数据线对应关系。

解：真值表为：

输入变量和输出变量与ROM 地址线和数据线对应关系如图所示：

32×4 RAM D 3D 2D 1D 0

A 0

A 1A 3A 2X A 4I 3I 2I 1I 0

O 3O 2O 1O 0

5．试分析如图P5.5所示PLA 构成电路。写出F 1、F 2的逻辑表达式。

图P5.5

解：C

F+

6．试分析如图P5.6所示电路。

（1）列出时序PLA的状态表和状态图

（2）简述该时序PLA的逻辑功能。

图P5.6

解：（1）根据电路图写出各触发器驱动方程 n n Q Q J 120+=，10=K

n Q J 01=，n n Q Q K 021+= n n Q Q J 012=，n Q K 12=

（2）写出各触发器状态方程

n n n n n n n Q Q Q Q Q K Q J Q 010200000+=+= n n n n n n n n Q Q Q Q Q Q K Q J Q 0120111111+=+=

n n n n n n n n Q Q Q Q Q Q K Q J Q 1201222222+=+=

（3）列出状态表

（4）状态转换图

（5）功能：同步七进制加法计数器。

7．试分析如图P5.7所示由PLA 实现的时序电路，列出状态转换表，简述该时序电路的逻辑功能。

Q 0

Q 1

Q 2

图P5.7

解（1）根据电路图写出各触发器状态方程：

n n n n n Q Q X Q Q Q 020112+=+

n n n n n n Q Q Q Q Q Q 0120111+=+

n n n n Q X Q Q Q 00210+=+

（2）根据特性方程列出状态真值表，如表所示。

（3）状态转换图

由状态真值表可得电路在X = 0与X = 1时的状态转换图，如图所示。

12Q Q Q X =0

X =1

（4）逻辑功能

当X =0时，该时序电路为6进制加法计数器；当X =1时，该时序电路为5进制加法计数器。

8．观察如图P5.8的可编程I/O 模块，要求把此I/O 模块配置成输入管脚，请标出数据输入通道，给出具体的5个配置比特，并给出T 的值。

I/O 引脚

输出信号

输入信号

时钟

使能使能全局请零

时钟三态控制输出反相

三态反相

锁存输出弱上拉

转换

速率

图P5.8

解：要将I/O 引脚作为输入引脚，要将输出三态缓冲器输出置成高阻态，弱上拉禁止。因此可将三态控制T 置1，三态反相置0，弱上拉置0，其余编程位无关。

数字电子技术基础试题及答案

数字电子技术基础期末考试试卷课程名称数字电子技术基础 A 卷考试形式闭卷考核类型考试本试卷共 4 大题，卷面满分100分，答题时间120分钟。一、填空题：（每小题2分，共10分） 1．二进制数（1011.1001）2转换为八进制数为 (13.41) ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类：组合逻逻辑电路、时序逻辑电路。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为，或与非表达式为。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ V ，下触发电平U T –＝ V 。二、化简题：（每小题10分，共20分） 1．用代数法将下面的函数化为最简与或式：F=C ·[ABD BC BD A +++(B+C)D]

2. 用卡诺图法将下列函数化简为最简与或式： F(A 、B 、C 、D)=∑m （0,2,4,5,7,13）+∑d(8,9,10,11,14,15) 三、分析题：（每小题10分，共40分） 1．试分析题1图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。题 1图得分评卷人

2．74161组成的电路如题 2 图所示，分析电路，并回答以下问题：（1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）；（2）说出电路的功能。（74161的功能见表）题 2 图 …………………密……………………封…………………………装…………………订………………………线………………………

数字电路设计试题湖南大学版

10、时序电路按(输出与现态和输入的关系)可分为：Mealy型和Moore型二、判断题（下列各题，你认为正确的，请在题末的括号内打“√”，错的打“×”，并更正。每小题2分，共10分） 1、如果逻辑函数表达式在一定条件下可变成X+X‘或者X X’的形式，则该函数表达式可能产生冒险。（√） 2、本质冒险产生的原因：经过激励逻辑和反馈通路的传播延迟的最小值大于通过“输入逻辑”的最大定时偏移。（√） 3、CMOS反向门比非反向门所用的晶体管要少。（√）

4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。（×） 5、门电路的扇出是表示输出电压与输入电压之间的关系。（×）门电路所具有的输入端的数目称为扇入。扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。三、简答题（每题5分，共10分） 1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。 2、采用CMOS晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？四、应用题（共70分） 1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分）答：第三位出错，应该是1100110 2、用卡诺图化简下列函数：（5分） 3、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分）（1）列出真值表（5分）（2）写出最简的输出逻辑表达式（5分） 4、运用一个MSI器件实现余3码向8421BCD码的转换。（10分） 5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分）注：此题中用的不熟74138。我们在做时要用两个74138级联。详见教材P274 6、分析下图所示的时钟同步状态机（状态Q1Q2=00 ~ 11使用状态名A ~ D）。（10分） 1）作出状态/输出表（5分）。 2）说明它是Mealy机还是Moore机（2分） 3）说明这个电路能对何种输入序列进行检测。（3分）答案没有找到。同类型题7.12 7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。典型输入输出序列如下：（10分）

数字电子技术试题及答案(题库)

《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。 2.三态门电路的输出有高电平、低电平和（）3种状态。 3．TTL 与非门多余的输入端应接（）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（）根地址线，有（）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。 11. ）；Y 3 ＝（）。

12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。

数字电路基础考试题9答案

A 卷一．选择题（18） 1．以下式子中不正确的是（ C ） a ．1A ＝A b ．A ＋A=A c ． B A B A +=+ d ．1＋A ＝1 2．已知B A B B A Y ++=下列结果中正确的是（） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y += 3．TTL 反相器输入为低电平时其静态输入电流为（） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA 4．下列说法不正确的是（） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5．以下错误的是（） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（） a ．触发器具有两种状态，当Q=1时触发器处于1态 6． A 7． B 8． A 9． B b ．时序电路必然存在状态循环

c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（） a ．“110” b ．“100” c ．“010” d ．“000” 8、下列描述不正确的是（） a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b ．寄存器只能存储小量数据，存储器可存储大量数据。 c ．主从JK 触发器主触发器具有一次翻转性 d ．上面描述至少有一个不正确 9．下列描述不正确的是（） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确二．判断题（10分） 1．TTL 门电路在高电平输入时，其输入电流很小，74LS 系列每个输入端的输入电流在40uA 以下（） 2．三态门输出为高阻时，其输出线上电压为高电平（） 3．超前进位加法器比串行进位加法器速度慢（） 4．译码器哪个输出信号有效取决于译码器的地址输入信号（） 5．五进制计数器的有效状态为五个（） 6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（） 7．当时序逻辑电路存在无效循环时该电路不能自启动（） 8． RS 触发器、JK 触发器均具有状态翻转功能（） 9． D/A 的含义是模数转换（） 10．构成一个7进制计数器需要3个触发器（）三．计算题（5分）如图所示电路在V i ＝和V i ＝5V 时输出电压 V 0分别为多少，三极管分别工作于什么区（放大区、截止区、饱和区）。 V i 10k 3k GND +5V V 0

大学数字电路与逻辑设计考试试题资料

审核人：试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度第一学期课程：数字电路与逻辑设计课程代号： 005A1080 使用班级：信息工程学院08级姓名：学号：一、基本题（30 1. 用公式法化简函数C B C A C B A Y ++??=1（5分）答案：C B A B A C C B C A C B A Y +)+?(=++??=1（1分）=C B A B C +)+(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ），答案： C B BC Y ?+=2 3. 已知7400为四个2输入与非门，其20=OL I ，1=OH I ，2=IL I ，μA 50=IH I ，计算7400最多可驱动几个同类门。（6分）答案：IL OL ≥I N I L ，(2分)；IH H OH 2≥I N I ，（2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应、、D 的Q 端波形。（4分）答案： 5. 8位数模转换器0832构成的电路如图1.2所示。（1）写出输出电压O v 的计算公式；（2）若输入数 AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图Q PR PR (a)

字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分）答案：（1）=O v -（3分）（2）=6.3-78 REF 2×2 V ； =REF V -7.2V （2分）输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2.73578 （2分）二（10分）、图2 （a ）由集成3线-8线译码器74138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74138的功能表如图（b ）所示。答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分）（2）（4分）（3）此电路为全加器。（2分）三、（14分）集成8选1数据选择器74151的逻辑符号如图3所示，试用74151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。答案：（1）设A A =2，B A =1，C A =0（3分）（2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 D m D m D m D m D m D m D m ?+?+?+?+?+?+?=7643100（3分） V O v 2 .1图 G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a) (b)A B Y 10000001111110000000C 11 1111 111Y 200 00 11 11001 输入输出

数字电路试题及答案

1）“0”的补码只有一种形式。（√ ） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。（√ ） 3）用或非门可以实现3种基本的逻辑运算。（√ ） 4）三极管饱和越深，关断时间越短。（X ） 5）在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用。（X ） 6）多个三态门电路的输出可以直接并接，实现逻辑与。（X ） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。（√ ） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。（X ） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。（√ ） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。（√ ）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1．不能将减法运算转换为加法运算。（ A ） A ．原码 B ．反码 C ．补码 2．小数“0”的反码可以写为。（AD ） A ．0.0...0 B ．1.0...0 C ．0.1...1 D ．1.1 (1) 3.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系。（ABD ） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。（B ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要触发器。（B ） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分）解：两函数相等，∑（0，3，4，7，11，12）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分）

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。（对） 3、8421BCD码、2421BCD码和余3码都属于有权码。（错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。（对）

数字电子技术基础试题及答案

D C B A D C A B ++《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8

大学数字电路与逻辑设计考试试题资料

审核人：试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度第一学期课程：数字电路与逻辑设计课程代号： 005A1080 使用班级：信息工程学院08级姓名：学号：一、基本题（30 1. 用公式法化简函数B A B A Y ++??=1（5分）答案：C B A A C C B C A C A Y +)+?(=++??=1（1分）=C B A C +) +(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ），答案： C B BC Y ?+=2 3. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。（6分）答案：IL OL ≥I N I L ，10=≤ IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IH OH H I I N （2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。（4分）答案： AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图(a)

字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分）答案：（1）=O v -i i i D V 22 ∑ 7 8 REF （3分）（2）=6.3-7 8 REF 2×2V ； =REF V -7.2V （2分）输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2 .73578（2分）二（10分）、图2（ a ）由集成3线-8线译码器74HC138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74HC138的功能表如图（ b ）所示。答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分）（2）（4分）（3）此电路为全加器。（2分）三、（14分）集成8选1数据选择器74HC151的逻辑符号如图3所示，试用74HC151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。答案：（1）设A A =2，B A =1，C A =0（3分）（2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 V O v 2 .1图 Y G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a)(b)A B Y 10000001111110000000C 11 1111111Y 200 00 11 11001输入输出

数字电子技术试题库

数字电子技术 2011年7月23日星期六

1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0

数字电子技术试题和答案(题库)

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。图 1 2.下列几种TTL电路中，输出端可实现线和功能的电路是（）。 A、或非门 B、和非门 C、异或门 D、OC门 3.对CMOS和非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器

数字电子技术基础试题与答案

数字电子技术基础期末考试试卷课程名称数字电子技术基础 B 卷考试形式闭卷考核类型考试本试卷共 3 大题，卷面满分100分，答题时间120分钟。一、填空题：（每题2分，共10分） 1. 时序逻辑电路一般由和两分组成。 2. 十进制数（56）10转换为二进制数为和十六进制数为。 3. 串行进位加法器的缺点是，想速度高时应采用加法器。 4. 多谐振荡器是一种波形电路，它没有稳态，只有两个。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。二、化简、证明、分析综合题：（每小题10分，共70分） 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F

2．证明逻辑函数式相等：()() ++++=+ BC D D B C AD B B D 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：

（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1K Ω，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f 和占空比q。图1

5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，1Y 、6Y 分别才为低电平（被译中）。图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。图3 ………………………密……………………封…………………………装…………………订………………………线………………………

数字电子——考试题库及答案

触发器有两个互补的输出，且输出不仅与输入有关，还和电路原状态：收藏 A. 无关 B. 无法确定 C. 有关回答错误!正确答案： C 单稳态触发器可以用于：收藏 A. 定时 B. 编码 C. 译码回答错误!正确答案： A 存储矩阵由许多存储单元组成。每个存储单元可存放（）位二进制数。收藏 A. 1 B.

4 C. 2 回答错误!正确答案： A n个逻辑变量，共有（）个最小项。收藏 A. 2的n次方 B. n C. 2n 回答错误!正确答案： A 二进制计数器每经一级触发器，输出脉冲的频率：收藏 A. 降低一倍 B. 不会改变 C. 增大一倍回答错误!正确答案： A

（）电路，具有回差，抗干扰强。收藏 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器回答错误!正确答案：C （）电路可用于幅度的鉴别。收藏 A. 施密特触发器 B. 单稳态触发器 C. 多谐振荡器回答错误!正确答案： A D/A转换器是可以实现（）转换的电路。收藏 A. 数字信号向模拟信号 B.

模拟信号向数字信号 C. 数字信号向二进制信号回答错误!正确答案： A RS触发器的触发输入信号之间：收藏 A. 无约束 B. 有约束 C. 无法确定回答错误!正确答案：B 当JK触发器的J＝K＝1时，所构成的触发器为：收藏 A. 置0型的触发器 B. 置1型的触发器 C. 翻转型的触发器回答错误!正确答案：C

半导体存储器可以用来存放数据、资料等（）信息。收藏 A. 10进制 B. 12进制 C. 2进制回答错误!正确答案： C 存储器的存储容量是指所包含的：收藏 A. 存储器字长 B. 所存放的字数 C. 总存储单元数回答错误!正确答案： C 若要对100个信息进行编码，则在输出端至少需要（）位二进制代码。收藏 A. 4 B.

数字电子技术基础试题和答案

一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。2．将2004个“1”异或起来得到的结果是（）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（）电平。 5．基本逻辑运算有: （）、（）和（）运算。 6．采用四位比较器对两个四位数比较时，先比较（）位。 7．触发器按动作特点可分为基本型、（）、（）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。 10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。 11．数字系统按组成方式可分为、两种； 12．两二进制数相加时，不考虑低位的进位信号是（）加器。 13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。 15．计数器按CP脉冲的输入方式可分为___________和___________。 16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有个稳态，它可存储位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。 20．把JK触发器改成T触发器的方法是。二．数制转换（5分）： 1、（１１．００１）２＝（）１６＝（）１０ 2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０ 3、（２５．７）１０＝（）２＝（）１６ 4、（＋１０１１Ｂ）原码＝（）反码=( )补码 5、（－１０１０１０Ｂ）原码＝（）反码=( )补码

数字电子技术练习题及答案

数字电子技术练习题及答案一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（两）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（最小项）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（与门）、（或门）和（非门）三种。复合门有（与非门）、（或非门）、（与或非门）和（异或门）等。 8、 9、 10、最简与或式的定义是乘积项的（个数最少），每个乘积项中相乘的（变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（高电平），“0”表示（低电平）。在负逻辑的约定下，“1”表示（低电平），“0”表示（高电平）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（低）电平。 17、 18、真值表是将输入逻辑变量的（所有可能取值）与相应的（输出变量函数值）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（编码）。把代码的特定含义翻译出来的过程叫（译码）。在几个信号同时输入时，只对优先级别最高的进行编码叫做（优先编码）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个）输入数据，根据需要传送到（ m 个）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（其中任意一路挑选出来）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（两个）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器）、（ D 触发器）、（ JK 触发器）、（ T 触发器）和（ T ’触发器）等。根据逻辑结构不同，触发器可分为（基本触发器）、（同步触发器）和（边沿触发器）等。 28、JK 触发器在JK ＝00时，具有（保持）功能，JK ＝11时；具有（翻转）功能；JK ＝01时，具有（置0 ）功能；JK ＝10时，具有（置1 ）功能。 29、JK 触发器具有（保持）、（置0 ）、（置1 ）和（翻转）的逻辑功能。D 触发器具有（置0 ）和（置1 ）的逻辑功能。RS 触发器具有（保持）、（置0 ）和（置1 ）的逻辑功能。 T 触发器具有（保持）和（翻转）的逻辑功能。T ’触发器具有（翻转）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（上升沿或下降沿）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。

数字电子技术基础试题及答案

3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=8.2KΩ，C=0.1μF。试求脉冲宽度T，振荡频率f和占空比q。图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态

时，1Y 、6Y 分别才为低电平（被译中）。图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。图3 D= Q n+1= Q 1= 7. 已知电路如图4所示，试写出:

①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4

清华大学数字电路汇总题库

清华大学数字电路题库一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）

B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +

数字电路题库--周静

第一章数字逻辑电路基础一、填空题 1、模拟信号的特点是在和上都是变化的。 2、数字信号的特点是在和上都是变化的。 3、数字电路主要研究与信号之间的对应关系。 4、用二进制数表示文字、符号等信息的过程称为_____________。 5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。 7、最基本的三种逻辑运算是、、。 8、逻辑等式三个规则分别是、、。 9、逻辑函数化简的方法主要有化简法和化简法。 10、逻辑函数常用的表示方法有、和。 11、任何一个逻辑函数的是唯一的，但是它的可有不同的形式，逻辑函数的各种表示方法在本质上是的，可以互换。 12、写出下面逻辑图所表示的逻辑函数Y= 。 13、写出下面逻辑图所表示的逻辑函数Y= 。 14、半导体二极管具有性，可作为开关元件。 15、半导体二极管时，相当于短路；时，相当于开路。 16、半导体三极管作为开关元件时工作在状态和状态。 17、在逻辑门电路中，最基本的逻辑门是、和。 18、与门电路和或门电路具有个输入端和个输出端。 19、非门电路是端输入、端输出的电路。 20、三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为。

21、根据逻辑功能的不同特点，逻辑电路可分为两大类：和。 22、组合逻辑电路主要是由、和三种基本逻辑门电路构成的。 23、触发器具有个稳定状态，在输入信号消失后，它能保持。 24、同步D 触发器的特性方程为。 25、主从触发器是一种能防止现象的触发器。 26、在CP 脉冲和输入信号作用下，JK 触发器能够具有、、、和的逻辑功能。 27、在CP 脉冲有效期间，D 触发器的次态方程1+n Q = ，JK 触发器的次态方程1+n Q = 。 28、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态；若K J =时，触发器或；若J=K=1时，触发器状态。 29、同步触发器属触发的触发器；主从触发器属触发的触发器。 30、边沿触发器是一种能防止现象的触发器。 31、与主从触发器相比，触发器的抗干扰能力较强。 32、对于JK 触发器，若J=K ，则可完成触发器的逻辑功能。 33、对于JK 触发器，若K J =，则可完成触发器的逻辑功能。 34、将D 触发器的D 端与Q 端直接相连时，D 触发器可转换成触发器。 35、时序逻辑电路任何时刻的输出信号不仅取决于，而且还取决于。 36、时序逻辑电路逻辑功能的表示方法有、、、和四种。 37、进行时序逻辑电路的分析时，需要列出逻辑电路的一些方程式，这些方程式包括、、和。 38、用来记忆和统计输入CP 脉冲个数的电路，称为。 39、用以存放二进制代码的电路称为。 40、具有存放数码和使数码逐位右移或左移的电路称为。二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。（） 2、二进制只可以用来表示数字，不可以用来表示文字和符号等。（） 3、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（）