(完整版)数字电路试题汇总
逻辑门电路(158）
一、填空题3。1
4．3。1。
1。与门是反向逻辑门. （× ）
2.或非门是反向逻辑门. (√ )
3.当一个逻辑门被禁止时,它被激活，允许将一个信号传到输出端.（× ）
4.当一个二输入与门被一个输入端的逻辑0信号禁止时，它的另一个输入端将成
为无关输入。（ √ ）
5.逻辑门对与门而言是一个
禁止信号
6.逻辑门对与门而言是一个
使能信号
7.对于一个二输入或非门而言，如果A =0，B =1,则输出电平应该是输入 逻辑0
8.数字电路中的三极管在（ ）区只是一种过渡状态。
放大区
9。影响二极管开关速度的主要因素是由于（ ）时间的存在。 P N 结内部结电容
10.正逻辑或门可以是负逻辑（ ）门电路. 与
11。在数字电路中，晶体三极管工作在（ ）状态。 开关
12。正逻辑的约定是高电平为0，低电平为1 。 （× ） 13.用双极性三极管组成开关电路其饱和工作状态的条件是（ A ）。 A 。β/I I
CS B
> B.V V BE 6.0=
C.
I I
C B
<
D 。
I I
B
ceo ≤
14.在数字电路中,高电平代表逻辑“1”状态,低电平代表逻辑“0"状态。 （×） 15.与条件语句中至少需要( ）个条件。2 16.或条件语句中至少需要（ )个条件。2
17.4输入与门有（）种可能的输入状态组合。16 18.对于5输入与门，其真值表有（）行.32 19.与门使用矩形符号表示时，其标志符是()。&
20.对于4输入或门而言,有（）种可能的输入状态组合.16 21.5输入或门的真值表有（)列。5
22.或门使用矩形符号表示时，其标志符是（）。≥1
23.非门有（）个输入.1
24.非门使用矩形符号表示时,其标志符是（）.1
25.与逻辑门相关的两种错误是（）。开路或短路
26.I C中常见的内部错误是(）。开路
27。如果向与非门输入数字波形，则什么情况下输出为低电平？
答案：当所有输入都是高电平时，与非门输出为低电平。
28.对于5输入的与非门，有（）种可能的输入状态组合。32
29.对于4输入与非门，其真值表有（）列。5
30。对于8输入与非门，所有可能的输入状态组合有（）组输入状态能够输出低电平.一组
31.什么情况下或非门的输出为逻辑低电平?
答案：只要有一个或多个输入为高电平，则或非门输出为低电平32。对于4输入的或非门，有（）种可能的输入状态组合。16
33。对于5输入与或非门，其真值表有（）行。32
34.如果向或非门输入数字波形，则什么情况下输出为低电平？
答案：任有一个输入波形为高电平时,或非门输出为低电平。
35.或门和非门应该如何连接才能搭建出或非门？
答案：把或非门的输出端接到非门的输入端
36。如何正确连接未使用的与非门输入？
答案：通过上拉电阻将未使用的与非门输入接到V C C.
37.如何正确连接未使用的或非门输入?
答案:将未使用的或非门输入接到地。
38.什么是“上拉"电阻？
答案：上拉电阻是将某点与V C C连接起来的电阻,它使得该点为高电平。
39。I C门中较常见的是（）。开路
40.T T L或非门和或门相比,两者开路输入导致的输出不同。（√）
41.与非门输入短路到地时，会对其输出产生何种影响?
答案与非门输入短路到地时，输出总是高电平。
42.或非门输入短路到地时，会对其输出产生何种影响?
答案：输出取决于其它输入。
43.或非门输入直接连接到V CC时，会对其输出产生何种影响？
答案：输出总是低电平.
44.满足（）时，与非门输出为低电平。所有输入都是高电平
45.满足(D)时,或非门输出为低电平。
A.一个输入为高电平
B.所有输入都是低电平
C。多于一个输入的是高电平
D。A和C都对
46.执行求补运算的逻辑电路是（D）.
A。与非门 B.或非门C。反相器D。以上答案都正确
47.什么情况下异或门的输出为1？
当两个输入不同时，异或门输出为 1.
48.在逻辑运算规则上，异或门和或门有什么区别?
当两个输入为1时，异或门输出为0.
49.异或门矩形符号中的标准标志符为“=1”，说明其意义？
“=1”表示异或运算需要且只需要一个输入为1，才能使输出为1。
50.当异或门的两个输入门都是1（高电平）时,可以判决其输出的唯一状态（√）.
51.如何将异或门用作反相器?
将其一个输入端接高电平,另一个输入端接反相的信号。
52.什么情况下异或非门的输出为低电平？
当两个输入不同时，异或非门输出为0。
53.在逻辑运算规则上，异或非门和或非门有什么区别？
当两个输入为1时,异或非门输出为 1.
54.异或非门矩形符号的标准标志为小三角形，说明其意义。
小三角形表示输出断言状态为0.
55.当异或非门的两个输入门都是高电平时,可以判决其输出的唯一状态（×）。
56.如何将异或非门用作反相器?
将其一个输入端接低电平，另一个输入端接反相的信号。
57.与或电路中有（）个或门。1
58.与或电路中有（）个与门。任意多个.
59.对于两个2输入与门构成的与或逻辑，其输入为A=1，B=0，C=1,D=1，求其输出?
与或输出为
60.逻辑门的功耗取决于什么？
功耗取决于直流电源电压和直流供电电流。
61.异或门的等效逻辑电路包含（B）.
A.两个或门、一个与门和两个非门
B。两个与门、一个或门和两个非门
C。两个与门和一个或门
D。两个或门和一个与门
62.异或运算对应的逻辑符号是（）.
63.T T L器件中应用了（)类型的晶体管.双极型
64.标准T T L 门输出端可线与。（× ）
65.哪种类型的数字器件特点为中到高的速度、低成本和良好的驱动能力。（）T T L 66.74L S 00中的L S 指什么？
3。2
1。使用C M O S 门时，多余的输入端不能（ )。悬空
2.如果C M O S 反相器的电源电压是V DD ，则反相器的门槛电压为（ ）。 2/VDD
3.
已
知
C M O S
与
非
门
C D 4011
的
部
分
静
态
参
数
为:V V IHMIN 4=,V V V V V OLMAX OHMIN ILMAX 05.0,95.4,1===，试求该与门的噪声容限。
解答：根据噪声容限的定义，易得出输入高电平噪声容限
,
95.0495.4=-=-=V V V IHMIN OHMIN
NH
输入低电平噪声容限
V V V V V
V OLMAX ILMAX
NL 95.005.01=-=-=。
4.C M O S 反相器的关门电平提高时，将使其低电平的噪声容限（ ）。提高
5.C M O S 器件的主要优点是（ )。静态功耗极小
6.C M O S 传输门不但可以传送数字信号，还可以传送（ ）信号。连续变化的模拟信号
7.一般C M O S 门的输出端（ ）直接相连，实现线与。不能
8.C M O S 器件中应用了（ ）类型的晶体管。单极性
9.驱动门和负载门之间总是要用到专门的接口电路。（×) 10.当输出为低（
V
OL
）时，逻辑门（ ）电流。灌入
11.若扇出（低或高）过载，则逻辑门无法正常工作。（ √ ） 12.哪种类型的数字器件具有高集成度和低功耗的特点。C M O S
13.肖特基T T L 器件可比标准T T L 器件工作于更高的时钟速度。 （√ ） 14.某些C M O S 集成电路和T T L 兼容。 （√ )
15.标准的习惯电流方向总是指向门的输出或输入引脚。(√ ) 16.符号
V
IH
表示( C ）
A.门的高电平输出电压
B.门的低电平输出电压 C 。门的高电平输入电压 D.门的低电平输入电压
17.一个逻辑门输出能够可靠驱动的最大输入数称为（ C )
A 。噪声免疫力
B 。噪声容限
C 。扇出 D.扇入
18.定义三态。
答案:集成电路输出端应用三态：逻辑0、逻辑1、高阻态
19.定义总线争用。
答案:总线同时允许多个器件工作时引起的总线无效状态。
20.说明数字系统中总线收发器的用途。
允许在两个数据总线之间实现异步双向传输的器件。
3。3
1.T T L逻辑门的逻辑0的典型电压范围限制是(B）。
A.0～0。2V
B.0~2V
C。0~0.4V D.0～5V
2。与M O S逻辑系列相比,T T L逻辑系列相比的主要优点之一是（A）。
A。高速B。高集成度
C。低功耗 D.高稳定性
3。与T T L逻辑系列相比,M O S逻辑系列相比的主要优点之一是(B）。
A.高速
B.高集成度
C。低功耗 D.高稳定性
4.悬空输入（D）。
A.将使能逻辑门
B.将禁止逻辑门
C.使T T L逻辑门动作将其作为低电平输入来动作
D.使T T L逻辑门动作将其作为高电平输入来动作
5。或门上的未输入引脚可以通过一个上拉电阻固定在高电平上，以使能该逻辑门（×）。
6.与非门上的未输入引脚可以通过一个上拉电阻固定在高电平上，以使能该逻辑门（√)。
7.下面哪一种测试仪器最适合将逻辑脉冲注入到电路中（B)。
A.逻辑探针B。逻辑脉冲发生器
C。扩展接线柱D。测试监视器接线柱
8.下面哪一种测试仪器最适合用于检测电路中的逻辑电平、脉冲信号和失效的导线（A).
A。逻辑探针 B.逻辑脉冲发生器
C。扩展接线柱 D.测试监视器接线柱
9.造成图 3.64所示电路故障的原因可能是(注意标出的逻辑电平，它们是从实际电路中测出的)（D）。
A.逻辑门1A的引脚2在内部被短路到地
B。逻辑门1A的引脚2在内部被短路到V CC
C。逻辑门1A的引脚1在内部被断开
D。逻辑门2的引脚2在内部被断开
10.造成图3。64所示电路故障的原因可能是（注意标出的逻辑电平)（C）.
A.逻辑门1B的引脚4被短路到地
B。逻辑门2的引脚3被短路到地
C。逻辑门2的引脚3被短路到V CC
D。逻辑门1A的引脚1处于悬空状态
11.C M O S电路的静态功耗比T T L电路的静态功耗（)。小
12.提高阈值的目的是（）。为了提高低电平噪声容限.
13.若将一个T T L 异或门(输入端为A 、B ）当作反相器使用，则A 、B 端应（A )连接。
A.A 或B 中有一个接1 B 。A 或B 中有一个接0
C.A 和B 并联使用
D.不能实现
14.已知某
T T L 门电路的部分参数为：最高输出高电平V V OH 7.2min =,最大输出低电平
V V
OL 5.0max
=，开门电平V V V IH ON 2min =）（,关门电平V V V IH OH 8.0)(max =，则其高电平噪声容
限=V NH （）。 0.7V
15.T T L 与非门为拉电流负载时,其输入为 电平。低
16.T T L 门电路采用推拉式输出结构，其主要优点是 .有效地降低了输出级的静
态功耗，并提高了驱动负载的能力。
17.对于T T L 与非门，下列说法属于逻辑“0"的是（A ）。
A.输入端接0。8V 的电源 B 。输入端悬空
C.输入端通过10K 电阻接地
D.输入端接同类与非门输出高的电平
18.某T T L 与非门的输入高低电平的额定值分别为3V 和0。3V ，已知高低电平的噪声
容限为 1.2V 和0.8V.则其开门电平U ON 为 。 1.8V
19.T T L 门电路已经处于满负载运行的连接,如果此时输出端再多接一个10K 电阻接地，
电平的影响将是 。使输出高电平降低
20.T T L 与非门的灌电流负载发生在输出 电平情况下,负载电路越大,则输出电
平越低.低电平
21.找出下列描述中正确的结论是（A ）。
A.C M O S 门电路的静态功耗是0
B.多个O C 门不可以实现线与链接 C 。T T L 门电路的电源电压可取6V D 。最小项是包含变量最少的项
22.。T T L 门电路输出高电平
U
OH
及输出低电平U OL 的典型值是（C ）.
A 。5V 和 1.4V B.3.6V 和0。35V C 。3.6V 和0.8V D 。5V 和0。8V 23。已知T T L 与非门的四个参数：,,,,U U U U IHMIN OHMIN ILMAX OLMAX 则差值U U OLMAX ILMAX -称为 , U U IHMIN OHMIN -称为 。
输入低电平噪声容限V NL 输入高电平噪声容限V NH
24. 用标准T T L 门电路直接驱动C M O S 门电路时，不能满足正常工作条件的是( A )。
A.V V IHMINN OHMIN ≥ B 。V V ILMAX OLMAX ≤ C 。
I I IHMAX IHMAX
≥ D.I I ILMAX OLMAX
≥
25. 25。用标准T T L 门电路直接驱动C M O S 门电路时，不能满足正常工作条件的是（ D ）.
A. V V IHMINN OHMIN ≥
B.V V ILMAX OLMAX ≤ C 。
I I
IHMAX IHMAX
≥ D.
I I
ILMAX OLMAX
≥
26.对T T L 门电路要实现正常逻辑功能，正确的说法是( D ）
A.与非门应将空闲引脚接地
B.与非门应将空闲引脚通过电阻接地
C。与门、与非门应将空闲引脚接地 D.与非门应将空闲引脚接V C C
27。对T T L门电路要实现正常逻辑功能，正确的说法是（C)
A。或门，或非门应将空闲引脚浮空B。或门应将空闲引脚通过电阻接V C C C。或门，或非门应将空闲引脚接地 D.或门,或非门应将空闲引脚接V C C 28.三态门输出高阻状态时，不正确的说法(C ).
A。用电压表测量指针不动 B.相当于悬空 C。电压不高不低 D.测量电阻指针不动
29。以下电路中可以实现“线与”功能的有 C 。
A.与非门B。三态输出门 C.集电极开路门 D.基极开路门
30．以下电路中常用于总线应用的有 A 。
A。T S L门B。O C门C。漏极开路门D。C M O S与非门
31．逻辑表达式Y=A B可以用C实现。
A.正或门
B.正非门
C.正与门
D.负与门
32．T T L电路在正逻辑系统中,以下各种输入中D相当于输入逻辑不是“1”。
A.悬空B。通过电阻 2.7kΩ接电源
C。通过电阻 2.7kΩ接地D。通过电阻510Ω接地
33．对于T T L与非门闲置输入端的处理，不可以C。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
34．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I C。
A.＞R O N B。＜R O F F C。R O F F＜R I＜R O N D.＞R O F F
35．三极管作为开关使用时，要提高开关速度，不可B。
A。降低饱和深度B。增加饱和深度
C。采用有源泄放回路D。采用抗饱和三极管
36．C M O S数字集成电路与T T L数字集成电路相比不突出的优点是B。
A。微功耗 B.高速度C。高抗干扰能力D。电源范围宽
38．与C T4000系列相对应的国际通用标准型号为B。
A.C T74S肖特基系列
B.C T74L S低功耗肖特基系列
C.C T74L低功耗系列D。C T74H高速系列
39.集电极开路门的英文缩写为O C门
40．TTL与非门的多余输入端可以接固定高电平。（√）
41．当TTL与非门的输入端悬空时相当于输入为逻辑1。（√ )
42．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件.（√）
43．两输入端四与非门器件74LS00与7400的逻辑功能完全相同.( √）
44．CMOS或非门与TTL或非门的逻辑功能完全相同。( √）
45．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）
46．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流.（√）
47．一般TTL门电路的输出端可以直接相连，实现线与.（×）
48。O C门称为门。集电极开路门
49。多个O C门输出端并联到一起可实现功能。线与
50.国产T T L电路相当于国际S N54/74L S系列。CT4000
51.什么是逻辑门的传输延时？
传输延时是指从门输入电平发生变化到相应的输出电平发生变化所对应的时间延迟。
52.什么是扇出？
是指一个逻辑门驱动同类的其它门时，其最多能够驱动的输入数。
53.什么是单位负载?
单位负载是指向同类门的一个输入。
54.O C门可实现（）。线与
55。三态门可实现(）。总线共享
56.三态门的输出端具有三种可能的状态，除了实现逻辑0和逻辑1状态外，还出现第三种状态,称为（）。高阻态
57。三态门与普通门有什么区别？各适用于哪些场合？
三态门是普通门基础上附加控制电路构成的，与普通门相比,它有三种可能出现的状态，即高低电平和高阻态。三态门主要应用有构成总线结构,实现在同一数据线上分时传送若干个门电路的输出信号:还可以构成单输入、单输入的总线驱动器，实现数据的双向传输等。
58。直接把两个门电路的输出连接一起实现“与”逻辑关系的接法叫（)。线与
59.一般T T L逻辑门的输出端(）直接级联实现线与。不能
60.T T L、O C逻辑门的输出端可以直接级联，实现（）.线与
61。E C L逻辑门的输出端可以直接级联,实现（).线或
62.门电路中的O C、O D门可实现（)功能。线与
63.三态门可以实现有条件的(）功能。线或
64。为实现“线与”的逻辑功能，不能采用(）电路结构。与非门
65.三态门除了通常的逻辑“1”和逻辑“0”外，还有第三种状态，即是（）。高阻态
66.三态门的输出有（）三种状态。高电平、低电平、高阻态
67.当多个三态门的输出端连在一根总线上时，应注意（)。要控制各个三态门的控制端轮流有效，且每个时刻只有一个三态门有效。
68.74L S系列T T L集成电路（D).
A。速度很高 B.功耗很小 C.可工作在—55℃ D.是低功耗肖特基电路
69.即可进行数字信号传输又可进行模拟信号传输的器件为(D）。
A.T T L三态门
B.锁存器
C.触发器D。C M O S传输门
70.集电极开路门（O C门)常被用于(D）.
A.输出高低电平及高阻态
B.模拟数字传输及构成开关电路
C.放大滤波和整形
D.外部“线与”、变换逻辑电平及提高驱动能力
71.通常用于外部“线与”、改变逻辑电平值、提高电流驱动能力的T T L 和C M O S 门电路
是（）门。O C 和O D 门
72.（C ）是异或门的表达式.
A.AB AB X += B 。AB A X += C 。B A B A X += D 。AB B A X +=
分析计算题：
1.某逻辑电路的
V V
OL 3.0max
=，V V OH 4.2min =，V V IL 8.0max =，V V IH 0.2min =.求其噪声容限V HN
和V NL 。
答案:根据噪声容限定义,可以计算出输入高电平噪声容限
V V V
IH OH HN
min min -==2。
4V -2。0V =0.4V ，输入低电平噪声容限V V V OL IL NL max max -==0.8V —0.3V =0。5V 。
2.已知三输入端的T T L 与非门的参数为:
V V
OH
6.3=,V V OL 3.0=,A I
OH
m 6.0=，
A I
OL
m 12=，
A I
IH
u 20=，
A I
IL
m 1=。试计算门电路的扇出系数N (即带同类门的个数）。
答案：V V OL 3.0=,
A I OL
m 12=，而A I
IL
m 1=,故
121/12/1
===I I
N IL OL
V V OH
6.3=,A I
OH
m 6.0=,
10/32
==I I N IH OH
门电路的扇出系数N =10。
3.有一集成电路，手册上规定输出低电平的最大值
,4.0V V
OLMAX
=输入低电平的最大值
V V
IL 75.0max
=，输出高电平的最小值V V OHMIN 4.2=,输入高电平的最小值,2V V IHMIN =问该电
路的高低电平噪声容限分别是多少？
(完整版)数字电路试题汇总
答案：根据噪声容限定义,可以计算出输入高电平噪声容限V V V IH OH HN min min -==2.4V —2。0V =0。4V ，输入低电平噪声容限V V V OL IL NL max max -==0。75V —0。4V =0。35V.
4。
解答题
1。简述门电路输入输出特性、电压传输特性、最大扇出系数.
解答：
门电路输入特性：在输入高、低电平时，门电路的输入电流与输入电压的关系叫做输入特性。
门电路输出特性:在输出高、低电平时，门电路的输出电流与输出电压的关系叫做输出特性。
电压传输特性：门电路的输出电压随输入电压变化的曲线叫做电压传输特性。
最大扇出系数：在给定的输入输出特性曲线下，门电路可以驱动同类型的门电路的最大数目叫做最大扇出系数。
2.什么情况下与非门的输出为低逻辑电平？
当所有输入都为高电平时，输出为低逻辑电平。
3.
数字电路试题及答案
1）“0”的补码只有一种形式。 （√ ） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。 （√ ） 3）用或非门可以实现3种基本的逻辑运算。 （√ ） 4）三极管饱和越深，关断时间越短。 （X ） 5）在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用。 （X ） 6）多个三态门电路的输出可以直接并接，实现逻辑与。 （X ） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （√ ） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。 （√ ） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。 （√ ） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1． 不能将减法运算转换为加法运算。 （ A ） A ．原码 B ．反码 C ．补码 2．小数“0”的反码可以写为 。 （AD ） A ．0.0...0 B ．1.0...0 C ．0.1...1 D ．1.1 (1) 3.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。 （ABD ） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （B ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （B ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 解：两函数相等，∑（0，3，4，7，11，12） 四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分）
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案 一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选 项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。 [A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X 2、以下各电路中，（ B）能够产生脉冲准时。 [A]多谐振荡器[B]单稳态触发器 [C]施密特触发器[D]石英晶体多谐振荡器 3、以下逻辑电路中为时序逻辑电路的是（C）。 [A]变量译码器[B]加法器[C]数码存放器[D]数据选择器 4、同步时序电路和异步时序电路比较，其差别在于后者（B）。 [A]没有触发器[B]没有一致的时钟脉冲控制 [C]没有稳固状态[D]输出只与内部状态相关 5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。 [A]触发器[B]晶体管[C] MOS 管[D]电容 6、能将输出端直接相接达成线与的电路有（C）。 [A] TTL 与门[B]或门[C]三态门[D]三极管非门 7、 TTL 与非门的剩余脚悬空等效于（A）。 [A] 1[B] 0[C] Vcc[D] Vee 8、以下哪一条不是除去竟争冒险的举措（B）。 [A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计 9、主从触发器的触发方式是（D）。 [A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理 10、组合型 PLA 是由（ A）组成。 [A]与门阵列和或门阵列[B]一个计数器 [C]一个或阵列[D]一个存放器 11、以下四个数中，最大的数是（B）。 [A] (AF) 16[B] (001010000010)8421BCD [C] (10100000) 2[D] (198) 10 12、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。 [A] 2[B] 8[C] 16[D] 32 13、以下门电路属于双极型的是（A）。 [A] OC 门[B] PMOS[C] NMOS[D] CMOS 14、用异步 I/O 输出构造的 PAL 设计逻辑电路，它们相当于（A）。 [A]组合逻辑电路[B]时序逻辑电路 [C]储存器[D]数模变换器
(完整版)数字电路试题汇总
逻辑门电路（158） 一、填空题3.1 4．3.1. 1.与门是反向逻辑门。 （× ） 2.或非门是反向逻辑门。 （ √ ） 3.当一个逻辑门被禁止时，它被激活，允许将一个信号传到输出端。（× ） 4.当一个二输入与门被一个输入端的逻辑0信号禁止时，它的另一个输入端将成为无关输入。（ √ ） 5.逻辑门对与门而言是一个 禁止信号 6.逻辑门对与门而言是一个 使能信号 7.对于一个二输入或非门而言，如果A =0,B =1,则输出电平应该是输入 逻辑0 8.数字电路中的三极管在（ ）区只是一种过渡状态。 放大区 9.影响二极管开关速度的主要因素是由于（ ）时间的存在。 P N 结内部结电容 10.正逻辑或门可以是负逻辑（ ）门电路。 与 11.在数字电路中，晶体三极管工作在（ ）状态。 开关 12.正逻辑的约定是高电平为0，低电平为1 。 （× ） 13.用双极性三极管组成开关电路其饱和工作状态的条件是（ A ）。 A.β/I I CS B > B.V V BE 6.0= C.I I C B < D. I I B ceo ≤ 14.在数字电路中，高电平代表逻辑“1”状态，低电平代表逻辑“0”状态。 （×） 15.与条件语句中至少需要( )个条件。2
16.或条件语句中至少需要()个条件。2 17.4输入与门有（）种可能的输入状态组合。16 18.对于5输入与门，其真值表有（）行。32 19.与门使用矩形符号表示时，其标志符是（）。& 20.对于4输入或门而言，有（）种可能的输入状态组合。16 21.5输入或门的真值表有（）列。5 22.或门使用矩形符号表示时，其标志符是（）。≥1 23.非门有（）个输入。1 24.非门使用矩形符号表示时，其标志符是（）。1 25.与逻辑门相关的两种错误是（）。开路或短路 26.I C中常见的内部错误是（）。开路 27.如果向与非门输入数字波形，则什么情况下输出为低电平？ 答案：当所有输入都是高电平时，与非门输出为低电平。 28.对于5输入的与非门，有（）种可能的输入状态组合。32 29.对于4输入与非门，其真值表有（）列。5 30.对于8输入与非门，所有可能的输入状态组合有（）组输入状态能够输 出低电平。一组 31.什么情况下或非门的输出为逻辑低电平？ 答案：只要有一个或多个输入为高电平，则或非门输出为低电平 32 .对于4输入的或非门，有（）种可能的输入状态组合。16 33.对于5输入与或非门，其真值表有（）行。32 34.如果向或非门输入数字波形，则什么情况下输出为低电平？ 答案：任有一个输入波形为高电平时，或非门输出为低电平。 35.或门和非门应该如何连接才能搭建出或非门？ 答案：把或非门的输出端接到非门的输入端 36.如何正确连接未使用的与非门输入？ 答案：通过上拉电阻将未使用的与非门输入接到V C C. 37.如何正确连接未使用的或非门输入？ 答案：将未使用的或非门输入接到地。 38.什么是“上拉”电阻？ 答案：上拉电阻是将某点与V C C连接起来的电阻，它使得该点为高电平。 39.I C门中较常见的是（）。开路
(完整版)数电选择题汇总
1 、 ∑=)15,14,10,9,8,4,3,2(),,,(1D C B A F ,D AC C B A D C B A ABC C B A F ++++=2,它 们的逻辑关系是（ A ）。 A. 21F F = B. 21F F = C. 021=+F F D.1F 和2F 互为对偶式 2、由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是 F ＝（ C ）。 A 、A ⊕B B 、B A ⊕ C 、AB B A + D 、AB B A 3、74LS138是3线-8线译码器，译码输出为低电平有效，若 输入A 2A 1A 0=100时，输出 = B 。 Ａ.00010000， B. 1110111 C. 11110111 4、引起组合逻辑电路中竟争与冒险的原因是（ D ） A 、逻辑关系错； B 、 干扰信号； C 、电路延时； D 、电源不稳定。 5、时序逻辑电路中一定包含 A 。 A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 6、如图时序电路的初始状态为000012=Q Q Q ，经过2个时钟脉冲作用后其状态为 ) (。B A 、001 .012=Q Q Q a B 、011 .012=Q Q Q b C 、111 .012=Q Q Q c D 、110 .012=Q Q Q d 7、如果一个半导体储存器中有m 位地址线，则应有（ ）个储存单元，若输出位数为n 位，则其存储容量为（ ）位。( D ) A ：m 、m ×n B ：2m 、2n C ：2m 、2n D ：2m 、 2m ×n 8、下列哪种电路没有稳态（A ） A 多谐振荡器 B 单稳态触发器 C 基本RS 触发器 9．施密特触发器常用于对脉冲波形的（C ）。 A ．延时和定时 B. 计数与寄存 C ．整形与变换 & & A B A B U F 1D Q Q 1D C 1 C 1 1D Q C 1 CP Q 2 Q 0 Q 1 图 26
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案 一、填空题 1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1 和0 来表示。 2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。 3、逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为与非或非与或非同或异或。 4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。 5、逻辑函数F=A B C D+A+B+C+D= 1 。 6、逻辑函数F=AB A+ + += 0 。 B A B B A 7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。 8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。 9、触发器有2个稳态，存储8位二进制信息要8个触发器。 10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。 11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。 12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。 13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重 要的参数为脉宽。 14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。 15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的 七段显示译码器。 16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。 17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时 序电路和异步时序电路。 二、选择题 1、一位十六进制数可以用 C 位二进制数来表示。 A.１ B.２ C.４ D. 16 2、十进制数25用8421BCD码表示为 B 。 A.10 101 B.0010 0101 C.100101 D.10101 3、以下表达式中符合逻辑运算法则的是D。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1
数字电路习题库
数字电路习题库 1.单元习题库及答案 第一章（选择、判断共20题）一、选择题 1．以下代码中为无权码的为。 a.8421bcd码 b.5421bcd码 c.余三码 d.格雷码2．以下代码中为恒权码的为。 a.8421bcd码 b.5421bcd码 c.余三码 d.格雷码3．一位十六进制数可以用位二进制数 去则表示。a.１b.２c.４d.164．十进制数25用8421bcd码则表示为。 a.10101 b.00100101 c.100101 d.101015．在一个8位的存储单元中，能够存储的最大 无符号整数是。a.（256）10b.（127）10c.（ff）16d.（255）106．与十进制数（53.5）10等值的数或代码为。 a.(01010011.0101)8421bcd b.(35.8)16 c.(110101.1)2 d.(65.4)87．矩形脉冲信号的 参数存有。 a.周期 b.占空比 c.脉宽 d.扫描期8．与八进制数(47.3)8等值的数为： a.(100111.011)7.3) 2b.(27.6)16c.(216d.(100111.11)29.常用的bcd码有。 a.奇偶校验码 b.格雷码 c.8421码 d.余三码 10．与模拟电路相比，数字电路主要的优点有。 a.难设计 b.通用性弱 c.保密性不好 d.抗干扰能力弱 二、判断题（正确打√，错误的打×）1.方波的占空比为0.5。（）2.8421码1001 比0001大。（） 3.数字电路中用“1”和“0”分别则表示两种状态,二者并无大小之分后。（）4．格 雷码具备任何相连码只有一位码元相同的特性。（）5．八进制数（18）8比十进制数（18）10大。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．充电电流的公式为：q=tw/t，则周期t越大充电电流q越大。（）9．十进制数（9）10比十六进制数（9）16大。（）
数字电路试题及答案
数字电路试题及答案 数字电路试题及答案 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。下面就是小编整理的数字电路试题及答案，一起来看一下吧。 数字电子技术基础试题及答案 一、单项选择题(每小题1分，共10分) 1、以下描述一个逻辑函数的方法中，( )只能唯一表示。 A.表达式 nbsp; B.逻辑图 nbsp; C.真值表 D.波形图 2、在不影响逻辑功能的情况下，CMOS与非门的多余输入端可( )。 A.接高电平 B.接低电平 nbsp; C.悬空 nbsp; D.通过电阻接地 3、一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为( )。 A.11001111 B.11110100 C.11110010 D.11110011 4、若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是( )。 A.A或B中有一个接“1” B.A或B中有一个接“0” C.A和B并联使用 nbsp; D.不能实现 5、在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为( nbsp;)。 A.16 B.4 C.8 D.2 6、下列几种TTL电路中，输出端可实现线与功能的.门电路是( )。 A.或非门 B.与非门 C.异或门 D.OC门 7、下列几种A/D转换器中，转换速度最快的是( )。 A.并行A/D转换器 nbsp; B.计数型A/D转换器 C.逐次渐进型A/D转换器 D.双积分A/D转换器 8、存储容量为8K×8位的ROM存储器，其地址线为( )条。 A.8 B.12 C.13 D.14 9、4个触发器构成的8421BCD码计数器，共有( )个无效状态。
(完整版)数电期末练习题汇总
第一章数制与码制 一、单项选择题： 1. 十进制数32转换为二进制数为（C） A、1000 B、10000 C、100000 D、1000000 2. 二进制数11111100001转换为十六进制数为（D ） A、FE1H B、FC2H C、7D1H D、7E1H 3. 十进制数36转换为8421BCD码为（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六进制数可以用（C ）位二进制数来表示。 A、１ B、２ C、４ D、 16 5. 十进制数25用8421BCD码表示为（ B ）。 A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（ B ） A、 00100100 B、 00110101 C、 00100011 D、00110110 7．三位二进制数码可以表示的状态是（ D ）。 A、 2 B、 4 C、 6 D、 8 8．十进制数25转换为二进制数为（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001 9．BCD代码为（100011000100）表示的数为(594)10，则该BCD代码为（）。 A、 8421BCD码 B、余3 BCD码 C、 5421BCD码 D、 2421BCD码（C） 10．与二进制数00100011相应的十进制数是( B )。 A、 35 B、 19 C、 23 D、 67 11. 是8421BCD码的是（ B ）。 A、1010 B、0101 C、1100 D、1101 12. 二进制数1101转换为十进制数为（D ） A、10 B、11 C、12 D、13 13. 比较数的大小，最大数为（ C ） A、(1 B、(51)10 C、(34)16 =(52) 10 D、(43)8 14．把10010110 二进制数转换成十进制数为（A ） A、150 B、96 C、82 D、159 15. 将十六进制数4FB转换为二进制数等于( C ) A、011101110101B B、011100111011B C、010********* D、100010000101 16. 将数1101.11B转换为十六进制数为（ A ） A、D.CH B 、15.3H C、12.EH D 21.3H10010)2 17. 将十进制数130转换为对应的八进制数：( ) A、202 B、 82 C、120 D、230 18. 二进制整数最低位的权是（c ） A、0 B、2 C、02 D、4 19. n位二进制整数，最高位的权是（） A、n2 B、1n2- C、1n2+ D、2n2+ 20. 下列四个数中最大的数是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10 21. 将代码(10000011)8421BCD转换成二进制数为（b ） A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)2 22. 十进制数4用8421BCD码表示为：（） A、100 B、 0100 C、 0011 D、 11 23. 下列不同进位制中最大的是（） A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421码表示的十进制数45，可以写成（） A、 45 B、 [101101]BCD C、 [01000101]BCD D、 [101101]2 25. 下列属于8421BCD码的是（） A、1011 B、1111 C、0111 D、1100 26. 下列不属于8421BCD码的是（）A、0101 B、1000 C、0111 D、1100 27. 下列四个数中最大的数是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10
完整版数字电路基础考试题附参考答案
数字电子技术-考试复习题 一、单项选择题 1. （195）H 表示（ D ） 0 （a ）二进制数 （b ）十进制数 I 八进制数 （d ）十六进制数 2. 在TTL 门电路中，能实现“线与”的 门电路是（ B ） （a ）与非门 （b ）集电极开路门 （c ）或非门 （d ）或非门 3. 用不同数制的数字来表示2007,位数 最少的是 _______ 0 （a ）十六进制数 (c ) 为 ____ 0 (a) 10100 01100 (d) 12. (a) 15. (d ) 12 (b) 10010 11000 13. (C ) (275) O (c) (c ) （b ）十进制数 （c ）八进制数 （d ）二进制数 4. 十进制数36转换为十六进制数， 为 _______ 。 （a ） 26 22 （d ） 20 (b) 24 )D , 结果 (c) (a) 275 (d) 2200 (b) 629 (c ) 2750 13. 三态门的第三态是 （a ）低电平 （b ）咼电平 （c ）咼阻 （d ）任意电平 14. 具有8个触发器的二进制异步计数器 (a) 131 ( b) 103 最多可能有 种状态。 (c) 87 (d) 13 (a) 8 (b) 128 (c) 256 6. A/D 转换输出的二进制代码位数越多， (d) 512 其转换精度（ ） 15.“或非” 逻辑运算结果为“ 0”的条件 （a ） 越高 （b ）越低 (c) 是该或项的变量 。 不变 （d ）无法确定 (a) 全部输入“0” (b) 全 7.下列逻辑表示式正确的是（ ) 部输入“1” (a) A B AB 1 (b) (c) 任一个输入“0” (d) 任 A A B A B 一个输入“ T (d ) (c) AB AB AB AB 5. 8421BCD 码10000111表示的十进制 数是 。 AB A B 8. 下列电路中，属于时序逻辑电路的是 （）. （a ） 数据选择器 （b ）编码器 （c ） 计数器 （d ）译码器 9. 由8位寄存器组成的扭环移位寄存器 可以构成 .进制计数器。 (c ) 16 (d ) 无法确定 10. 555 集成定时器构成的单稳态触发 器, 其暂态时间t W e _ (a) 0.7RC (b) RC 1.1RC (d) 1.4RC (a) 4 (b ) 8 (c ) 11.十进制数24转换为二进制数，结果 16 .当TTL 门电路输入端对地接电阻 R=10k 时，相当于此端 ___________ 。 （a ）接逻辑“ 1” （b ）接逻辑“ 0” 接0.4V 电压（d ）逻辑不定 17. 若干个三态逻辑门的输出端连接在一 起，能实现的逻辑功能是 _______ 。 （a ）线与 （b ）无法确定（C ）数据 驱动（d ）分时传送数据 18. 一个3输入表决电路，只有3个输入 都为0，输出才为1，则该电路的逻辑关系 是 (c ) o （a ）与 非 （d ）与非 19.如要将一个最大幅度为5.1V 的模拟信 号转换为数字信号，要求输入每变化 20mV ， 输出信号的最低位（LSB ）发生变化，应选用 位 ADC 。 (b)或 (c)或
数字电路试题及答案
数字电路试题及答案 二、单项选择题（本大题共10小题，每小题2分,共20分） １、十六进制数（8F）16对应的十进制数是（ C ） Ａ、141 Ｂ、142 Ｃ、143 Ｄ、144 2、逻辑函数L（A,B，C）=（A+B)（B+C）(A+C）的最简与或表达式为（ D） A、 (A+C）B+AC B、 AB+（B+A）C C、 A（B+C）+BC D、 AB+BC+AC 3、与非门输出为低电平时,需满足 ( D ） A、只要有一个输入端为低电平 B、只要有一个输入端为高电平 C、所有输入端都是低电平 D、所有输入端都是高电平 4、能够实现“线与”功能的门电路是( D ） A、与非门Ｂ、或非门 Ｃ、三态输出门Ｄ、集电极开路门 5、由与非门构成的基本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，则输入信号应为（A） Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０ Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１ 6、要使Ｔ触发器Ｑn+1＝Ｑn，则（B） Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n 7、对于JK触发器,要使Q n+1=Q n,则 ( B） A、J=K=1 B、J=K=0 C、J=1，K=0 D、J=0,K=1 8、为实现D触发器转换成T触发器，题图所示的虚线框内应是.（ C ) A、与非门 B、异或门 C、同或门 D、或非门 9、十六个数据输入端的数据选择器必有地址输入端的个数为 ( D） A、1 B、2 C、3 D、4 10、一个4位二进制计数器的最大模数是（ C ） A、4 B、8 C、16 D、32 三、简答题（本大题共2小题,每小题5分，共10分） 1、数字电路从整体上看可分为几大类? 答：(1）、按集成度分，有小、中、大、超大、甚大规模；（3分） (2）、按结构工艺分，有TTL、CMOS集成电路。（2分） 2、最简与－或表达式的标准是什么? 答：（1）、包含的与项最少; （3分) （2）、每个与项中变量的个数最少。(2分) 四、分析计算题（本大题共6小题，每小题10分,共60分) 1、逻辑电路的输入变量A、B和输出函数F的波形如题3—1图所示,试列出真值表，写出逻辑函数F的逻辑表达式，并画逻辑图。 解:由波形图列出真值表（3分） 由真值表写出逻辑表达式: F＝A+B =AB （3分）
(完整版)数字电路试题及答案
1） “0”的补码只有一种形式。 （V ） 2） 卡诺图中，两个相邻的最小项至少有一个变量互反。 （V ） 3） 用或非门可以实现3种基本的逻辑运算。 （V ） 4） 三极管饱和越深，关断时间越短。 （X ） 5） 在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用 （X ） 6） 多个三态门电路的输出可以直接并接，实现逻辑与。 （X ） 7） 时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （V ） 8） 采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ） 9） 时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻 辑功能，它们之间可以相互转换。 （V ） 10） 一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励 函数时对无效状态的处理。 （V ） 二•选择题（从下列各题的备选答案中选出 1个或多个正确答案，将其填在括 号中。共10分 1. 不能将减法运算转换为加法运算。 （A ） A .原码 B .反码 C .补码 2. ________________________________ 小数“0”的反码可以写为 。 ______________________________________ （AD ） A . 0.0…0 B . 1.0…0 C . 0.1 …1 D . 1.1 …1 3. ______________________________________ 逻辑函数F=A B 和G=A O B 满足关系 ______________________________________ 。 （ABD ） A . F=G B . F '= G C . F '= G D . F = G 1 为 ________ 。 (B ) A . J = K = 0 B . J = K = 1 C . J = 1，K = 0 D . J = 0，K = 1 5.设计一个同步10进制计数器，需要 _________ 触发器。 (B ) A . 3 个 B . 4 个 C . 5 个 D . 10 个 求两者的关系。（10分） 解：两函数相等，刀（0，3, 4，7，11，12） 4.要使JK 触发器在时钟脉冲作用下，实现输出 Q n 1 Q n ，则输入端信号应 三 .两逻辑函数F 1 (AB AC D BCD)BC CD ABCD ，F 2 AB DC D ，
数字电路基础知识考核试题及答案
数字电路基础考核试题 一、选择题 1. 二进制数10101转换为十进制数后为（）[单选题] * 2. 逻辑函数式D+D，简化后结果是（）[单选题] * 3. 一位十六进制数可以用二进制数来表示，需要二进制的位数是（）[单选题] * 4. 当决定某个事件的全部条件都具备时，这件事才会发生。这种关系称为（）[单选题]
5. 010*********的8421码为（）[单选题] * 6. 4位二进制数可用十六进制数来表示，需要十六进制的位数是（）[单选题] * 7. 8421BCD码用4位二进制数表示十进制数的位数是（）[单选题] * 8. 在数字电路中，不属于基本逻辑门是（）[单选题] *
9. 如图所示门电路，电路实现的逻辑式Y= [单选题] * 10. 如图所示的波形图表示的逻辑关系是（） [单选题] * 11. 异或门F=A⊕B两输入端A、B中，A=1，则输出端F为（）[单选题] *
12. 下列表所示的真值表完成的逻辑函数式为（） [单选题] * 13. 当A=B=0时，能实现F=1的逻辑运算是（）[单选题] * 14. 八位二进制数能表示十进制数的最大值是（）[单选题] *
15. 将(01101)2转换为十进制数为（）[单选题] * 16. 逻辑函数式Y=A+A，化简后的结果是（）[单选题] * 17. 逻辑函数式Y=EF+E\+F\的逻辑值为（）[单选题] * 18. 以下表达式中符合逻辑运算法则的是（）[单选题] * 19. 当逻辑函数有n个变量时，取值组合有（）[单选题] *
20. 二进制数码为(11101)，则对应的十进制数为（）[单选题] * 21. 下列说法中与BCD码的性质不符的是（）[单选题] * 22. 数字信号和模拟信号的不同之处是（）[单选题] * 23. “与非”运算的结果是逻辑“0”的输入是（）[单选题] *
数字电路试题及答案.docx
6、在下列逻辑电路中，不是组合逻辑电路的是. A.译码器 B.编码器 C.全加器 7、欲使JK 触发器按Q"+, = 0工作，可使触发器的输入端. A. J = K = 1 B. J = Q , K — Q C. J — Q , K = Q 8、同步时序电路和异步时序电路比较，其差异在于两者 ______ o 9、8位移位寄存器，串行输入时经 _____ 个脉冲后，8位数码全部移入寄存器中。 （） 10、555定时器A 。端不用时，应当_____ o （） A.接高电平 B.接低电平 C.通过0.01“F 的电容接地 D.通过小于500Q 的电阻接地 二、填空题 1、 当传送十进制数5时，在8421奇校验码的校验位上值应为 _________ 。 2、 （35.625）io =（ _______________）2=（ _________ ）8=（ _________ ）16 3、 用反演律求函数F = ABC + C 衿+ AD 的反函数（不用化简）F = ______________________ o 4、 消除竟争冒险的方法有 _______________ 、 ________________ 、 ________________ 等。 5、 触发器有 个稳态，存储8位二进制信息要 个触发器。 一、单项选择题 1、以下代码中为无权码的为 A. 8421BCD 码 B. 5421BCD 码 2、图示逻辑电路的逻辑式为 A. F= A + B + C B. F=A + B + C C. F=ABC D. F=ABC 3、 A. 4、 A. 5、 数字电路试题 D. 2421 BCD 码 C.余三码 A B C 下列关于异或运算的式子中，不正确的是 A ㊉ A = 0 B. A ㊉ A = 1 一个n 变量的逻辑函数应该有. B. 2" C. A®)O = A D. A ㊉ 1 = A .个最小项 C. 2n D. n 2 若编码器中有50个编码对象，则要求输出二进制代码位数为. .位。 A. 5 B. 6 C. 10 D. 50 A.没有触发器 B.是否有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 D.寄存器 D. J=0, K = 1 A. 1 B. 2 C. 4 D. 8
数字电路试题及答案
数字电路试题及答案 二、单项选择题〔本大题共10小题，每题2分，共20分〕 １、十六进制数〔8F〕16对应的十进制数是〔 C 〕 Ａ、141 Ｂ、142 Ｃ、143 Ｄ、144 2、逻辑函数L〔A，B，C〕=〔A+B〕〔B+C〕〔A+C〕的最简与或表达式为〔D〕 A、〔A+C〕B+AC B、AB+〔B+A〕C C、A〔B+C〕+BC D、AB+BC+AC 3、与非门输出为低电平时，需满足〔 D 〕 A、只要有一个输入端为低电平 B、只要有一个输入端为高电平 C、所有输入端都是低电平 D、所有输入端都是高电平 4、能够实现“线与〞功能的门电路是〔 D 〕 A、与非门Ｂ、或非门 Ｃ、三态输出门Ｄ、集电极开路门 5、由与非门构成的根本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，那么输入信号应为〔 A 〕 Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０ Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１ 6、要使Ｔ触发器Ｑn+1＝Ｑn ,那么〔 B 〕 Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n 7、对于JK触发器，要使Q n+1=Q n，那么〔 B 〕 A、J=K=1 B、J=K=0 C、J=1，K=0 D、J=0，K=1 8、为实现D触发器转换成T触发器，题图所示的虚线框内应是。〔 C 〕 A、与非门 B、异或门 C、同或门 D、或非门
9、十六个数据输入端的数据选择器必有地址输入端的个数为〔 D 〕 A、1 B、2 C、3 D、4 10、一个4位二进制计数器的最大模数是〔 C 〕 A、4 B、8 C、16 D、32 三、简答题〔本大题共2小题，每题5分，共10分〕 1、数字电路从整体上看可分为几大类？ 答：(1)、按集成度分，有小、中、大、超大、甚大规模；〔3分〕 (2)、按构造工艺分，有TTL、CMOS集成电路。〔2分〕 2、最简与－或表达式的标准是什么？ 答：〔1〕、包含的与项最少；〔3分〕 〔2〕、每个与项中变量的个数最少。〔2分〕 四、分析计算题〔本大题共6小题，每题10分，共60分〕 1、逻辑电路的输入变量A、B与输出函数F的波形如题3-1图所示，试列出真值表，写出逻辑函数F的逻辑表达式，并画逻辑图。 解：由波形图列出真值表〔3分〕 由真值表写出逻辑表达式： F＝A+ B =A B 〔3分〕 由逻辑表达式画逻辑图。 〔4分〕 2、用卡诺图化简以下逻辑函数： F〔A，B，C，D〕=Σm〔0，3，4，7，11〕+Σd (8，9，12，13，
《数字电路》练习题
《数字电路》练习题 一、填空题 1.数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电 路。 2.逻辑函数有四种表示方法，它们分别是真值表、逻辑表达式、逻辑图和卡诺图。 3.时序逻辑电路在某一时刻的输出状态不仅取决于当时的输入信号，还与电路原来的 状态有关。 4.三态门的三种状态是指输出的低电平状态、高电平状态、高阻状态。 5.（10110010.1011）2=（262.54 ）8=（B2.B ）16。 6.，Y= A 。 7.根据__反演_____律可得AB=A+B。 8.数据选择器和数据分配器的功能正好相反，互为逆过程。 9.JK触发器的输入J=K 时就转换为T触发器。 10.根据逻辑代数中的代入规则，在任何逻辑等式两边所有出现某一变量的地方都代之以__ 一个逻辑函数，等式仍然成立。 11.优先编码器具有对优先级高的信号进行优先编码的特性。 12.基本逻辑运算有__与__、或、非3种。 13.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。 14.函数Y=AB+AC有3个输入变量，则Y的最小项表达式为________。 15.能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路叫_数据分 配器___。 16.对于T触发器，当T=__0___时，触发器处于保持状态。 17.(48.5)10=(_1001000.0101__)8421BCD。 18.OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。 19.对共阳接法的发光二极管数码显示器，应采用___低____电平驱动的七段显示译码器。 20.同步时序电路具有同一个时钟CP控制。 21.N个触发器可以构成能寄存___N____位二进制数码的寄存器。 22.JK触发器的特性方程为：。 23.组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。 24.一个四选一数据选择器，其地址选择信号有2 个。 25.将2014个“1”异或起来得到的结果是0 。 二、单项选择题 1.为实现将JK触发器转换为D触发器，应使（A ） A．J=D，K=D B．K=D，J=D C．J=K=D D．J=K=D 2.逻辑代数式：A·A＋A·A＝（ A ）。
数字电路基础题库(66道)
数字电路基础 1、逻辑函数表达式Y= 表示的逻辑关系是——[单选题] A 与 B 或 C 非 D 与非 正确答案：C 2、下列逻辑函数表达式中与F=A+B功能相同的是——[单选题] A B C D 正确答案：B 3、逻辑函数化简后为——[单选题] A B+C B B C 1 D B+CD 正确答案：B 4、在下列各图中，或非逻辑对应的逻辑图是——[单选题] A B C D 正确答案：B 5、逻辑代数中的互补率是——[单选题] A B C D 正确答案：A
6、TTL集成门电路不使用的多余输入端可以——[单选题] A 接地 B 悬空 C 接低电平 D 短接 正确答案：B 7、在数字信号中，高电平用逻辑1表示，低电平用逻辑0表示，称为——[单选题] A 正逻辑 B 1逻辑 C 负逻辑 D 0逻辑 正确答案：A 8、二进制数11010转换为十进制数为——[单选题] A 32 B 21 C 26 D 33 正确答案：C 9、8421BCD码0101表示十进制数——[单选题] A 5 B 6 C 7 D 2 正确答案：A 10、逻辑函数表达式Y=A+B表示的逻辑关系是——[单选题] A 与 B 或 C 非 D 与非 正确答案：B 11、已知逻辑函数，与其相等的函数为——[单选题] A B
C D 正确答案：D 12、下列四种类型的逻辑门中，可以用( )实现三种基本运算。——[单选题] A 与门 B 或门 C 非门 D 与非门 正确答案：D 13、8421BCD码0001 0100表示的十进制数码为——[单选题] A 12 B 14 C 20 D 22 正确答案：B 14、十进制数码18用8421BCD码表示为——[单选题] A 10010 B 100010 C 00011000 D 01110111 正确答案：C 15、逻辑功能为“有0出1，有1出0”的门电路是——[单选题] A 与门 B 或门 C 非门 D 与或门 正确答案：C 16、TTL集成门电路的输入端需通过( )与正电源短接。——[单选题] A 电阻 B 电容 C 电感 D 负电源
10套数字电路复习题(带完整答案)
Made by 遇见第一套 一．选择题（18分） 1．以下式子中不正确的是（） a．1?A＝A b．A＋A=A c． d．1＋A＝1 2．已知 下列结果中正确的是（） a．Y＝A b．Y＝B c．Y＝A＋B d． 3．TTL反相器输入为低电平时其静态输入电流为（）a．－3mA
b．＋5mA c．－1mA d．－7mA 4．下列说法不正确的是（） a．集电极开路的门称为OC门 b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c．OC门输出端直接连接可以实现正逻辑的线或运算 d利用三态门电路可实现双向传输 5．以下错误的是（） a．数字比较器可以比较数字大小 b．实现两个一位二进制数相加的电路叫全加器 c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（） a．触发器具有两种状态，当Q=1时触发器处于1态 b．时序电路必然存在状态循环 c．异步时序电路的响应速度要比同步时序电路的响应速度慢
d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（） a．“110” b．“100” c．“010” d．“000” 8、下列描述不正确的是（） a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b．寄存器只能存储小量数据，存储器可存储大量数据。 c．主从JK触发器主触发器具有一次翻转性 d．上面描述至少有一个不正确 9．下列描述不正确的是（） a．EEPROM具有数据长期保存的功能且比EPROM使用方便 b．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c．将移位寄存器首尾相连可构成环形计数器 d．上面描述至少有一个不正确
数字电路试题五套(含参考答案)汇总
《数字电子技术》试卷一 一、填空（每空1分，共２５分） １、(10110)2=( )10=( )16 (28)10=( )2=( )16 （56）10=（）8421BCD ２、最基本的门电路是：、、。 5 6 7 8 2、用卡诺图法化简下列逻辑函数 =+++ （１）Y BCD BC ACD ABD Y=∑+∑ （２）(1,3,4,9,11,12,14,15)(5,6,7,13) m d 三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分) 四、用74LS161四位二进制计数器实现十进制计数器（15分）
五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。(15分) 六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分) 《数字电子技术》试卷一参考答案 一、 填空（每空1分，共２５分） 1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。 2、与、或、非。 102A 、B 、 《数字电子技术》试卷二 一、填空（每空1分，共20分） 1、（1001101）2=（ ）10=（ ）8=（ ）16； （27）10=（ ）8421BCD 。 2、客观事物的最基本的逻辑关系有____ 逻辑____ 逻辑和_____逻辑三种。 3、函数1F AB BC =+的反演式1F = ；函数2F A BC =+的对偶式 Q A 、Q B 、Q C 、Q D ：数据输出端； A 、 B 、 C 、 D ：数据输入端； P 、T ：计数选通端； r C ：异步复位端； CP ：时钟控制输入端； D L ：同步并置数控制端； C ：位输出端；
完整版数电选择题汇总
(2,3,4,8,9,10,14,15) ,F 2 ABC ABC ABC D ABC ACD , 它 由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是 （C 8、下列哪种电路没有稳态（A ） 9.施密特触发器常用于对脉冲波形的（C ）。 们的逻辑关系是（ A )。 A. F 1 F 2 B. F 1 F 2 C. F 1 F 2 0 D. F i 和F 2互为对偶式 F i (A, BCD) 2 、 U cc C 、 AB AB D 、 ABAB 3、 74LS138 是 3 线-8 输入 A 2A 1A 0=100 时， 线译码器，译码输出为低电平有效， 输出巧爲爲X 込込込石= 4、 5、 A .00010000 B.1110111 C.11110111 引起组合逻辑电路中竟争与冒险的原因是（ 逻辑关系错; B 、干扰信号; C 、电路延时; 、电源不稳定。 时序逻辑电路中一定包含 A.触发器 B.组合逻辑电路 C.移位寄存器 D.译码器 6、如图时序电路的初始状态为 Q 2Q 1Q 0 000 经过 个时钟脉冲作用后其状态为 A a. Q 2Q 1Q 0 001 B 、Q 2Q 1Q 0 011 * Q 2 C 、Q 2Q 1Q 0 111 D 、. Q 2Q 1Q 0 110 7、如果一个半导体储存器中有 m 位地址线，则应有 （ 个储存单元，若输出位数为 n 位，则其存储容量为（ ）位。（D ） B : 2m 、2n C ： 2m 、 2n 图26 D : 2m 、 2m x n A 多谐振荡器 B 单稳态触发器 C 基本RS 触发器 A .延时和定时 B.计数与寄存 C .整形与变换 ¥0。 Q 1D C 1 彳Q i