数字逻辑与数字系统设计课程大纲
“数字逻辑与数字系统设计”教学大纲
课程编号：OE2121017
课程名称：数字逻辑与数字系统设计英文名称：Digital Logic and Digital
System Design
学时：60 学分：4
课程类型：必修课程性质：专业基础课
适用专业：电子信息与通信工程（大类）开课学期：4
先修课程：高等数学、大学物理、电路分析与模拟电子线路
开课院系：电工电子教学基地及相关学院
一、课程的教学任务与目标
数字逻辑与数字系统设计是重要的学科基础课。该课程与配套的“数字逻辑与数字系统设计实验”课程紧密结合，以问题驱动、案例教学、强化实践和能力培养为导向，通过课程讲授、单元实验、综合设计项目大作业、设计报告撰写、研讨讲评等环节，实现知识能力矩阵中1.1.2.2、1.2.1.2以及2.5、2.6、3.6、4.1、4.2的能力要求。
要求学生掌握数字电路的基本概念、基本原理和基本方法，了解电子设计自动化（EDA：Electronic Design Automation）技术和工具。数字电路部分要求学生掌握数制及编码、逻辑代数及逻辑函数的知识；掌握组合逻辑电路的分析与设计方法，熟悉常用的中规模组合逻辑部件的功能及其应用；掌握同步时序逻辑电路的分析和设计方法，典型的中大规模时序逻辑部件。EDA设计技术部分，需要了解现代数字系统设计的方法与过程，学习硬件描述语言，了解高密度可编程逻辑器件的基本原理及开发过程，掌握EDA 设计工具，培养学生设计较大规模的数字电路系统的能力。
本课程教学特点和主要目的：
（1）本课程概念性、实践性、工程性都很强，教学中应特别注重理论联系实际和工程应用背景。
（2）使学生掌握经典的数字逻辑电路的基本概念和设计方法；
（3）掌握当今EDA工具设计数字电路的方法。
（4）本课将硬件描述语言(HDL)融合到各章中，并在软件平台上进行随堂仿真, 通
过本课和实验教学, 使学生掌握新的数字系统设计技术.
虽然现代设计人员已经很少使用传统的设计技术，但传统的设计可以让学生直观地了解数字电路是如何工作的，并可以为EDA设计工具所进行的操作提供说明，让学生进一步了解自动化设计技术的优点。
成功的逻辑电路设计人员必须深入理解数字逻辑设计相关的基本概念，并熟练掌握EDA设计工具的使用。
二、本课程与其它课程的联系和分工
数字逻辑与数字系统设计主要讨论集成电路器件的外部特性，对门电路内部晶体管的工作原理及状态转换只作定性了解。
数字逻辑与数字系统设计在学科基础中的地位既要体现作为一门课程的完整性和电子线路体系结构的特点，也要体现为后续课程服务的目的。后续的专业课程如计算机组成原理，微机原理、接口技术等都是数字电路系统高度集成的体现。数字电路与系统设计为微处理器与系统设计、嵌入式系统、数字通信等后续课程进行了基础知识准备。
三、课程内容及基本要求
（一）数制与编码（建议3学时）
学习数制表示方法和常用编码
1．基本要求
（1）掌握常用数制（2、8、10、16进制数）的表示方法与相互转换方法
（2）掌握常用编码（842BCD码、5421BCD码、余3码、格雷码等）的表示方法
2．重点、难点
重点：二进制，十六进制
难点：格雷码的掌握
3．说明：主要掌握常用编码的表示方法
（二）逻辑代数与逻辑函数化简（建议10学时）
学习逻辑代数的基本运算及函数表示方式，了解逻辑函数的化简方法；学习硬件描述语言（HDL）描述逻辑函数的基本结构，熟悉逻辑函数与HDL之间的对应关系。
1．基本要求
（1）熟练掌握基本逻辑运算与逻辑门
（2）了解逻辑代数的基本定理、法则和主要公式，了解逻辑函数代数化简法
（3）掌握逻辑函数的标准表达式和常用的五种表达式及相互转换方法
（4）能够用HDL描述真值表，熟悉逻辑函数的HDL表达方式
（5）熟悉逻辑函数的卡诺图化简法
（6）掌握包含无关项逻辑函数的表示方法及化简方法
2．重点、难点
重点：逻辑函数的两种标准表示形式以及HDL表达方式
难点：五种表达式之间的相互转化
3．说明：5个变量以上的逻辑函数化简不作要求
（三）组合逻辑电路（建议10学时）
学习组合逻辑电路的分析方法和设计方法，学习组合逻辑的HDL描述方式1．基本要求
（1）掌握组合电路的分析方法和设计方法
（2）熟悉组合逻辑电路的HDL设计方法，掌握设计流程图的绘制方法
（3）熟悉常用MSI组合逻辑部件（变量译码器、数据选择器）的逻辑功能，扩展方法及应用
（4）掌握译码器、数据选择器的HDL描述方式
（5）掌握由MSI器件构成组合电路的设计方法和分析方法
（6）了解组合电路的竞争冒险现象及消除方法
2．重点、难点
重点：由门电路进行组合电路的设计
难点：中规模集成电路芯片应用
3. 说明: 安排组合逻辑研究实验
（四）触发器（建议6学时）
学习触发器的工作原理和功能描述方法，学习触发器的HDL描述方法1．基本要求
（1）掌握基本RS触发器及常用沿触发的（D、T、JK）触发器的逻辑功能及其描述方法（2）触发器的HDL描述方法（包括行为级描述和结构化描述）
（3）熟悉常用集成触发器的逻辑符号及时序图的画法
（4）掌握触发器的HDL描述方法中的沿触发与电平触发
2．重点、难点
重点：触发器的多种描述方法
难点：触发器电路的HDL描述及时序波形
3．说明：触发器部分要求记忆逻辑符号掌握逻辑功能，对触发器内部电路不做要求,安排集成触发器实验。
（五）时序逻辑电路（建议16学时）
学习同步时序电路的分析方法和典型同步时序电路的设计方法，时序电路的HDL描述。
1．基本要求
（1）掌握同步时序电路的分析方法，要求根据电路能正确列出状态表，画出状态及时序图并分析其功能
（2）了解同步时序电路的一般设计方法和步骤，掌握给定状态同步时序电路的设计方法
（3）掌握时序电路的HDL描述方法
（4）掌握典型MSI时序逻辑部件（74LS161、74LS194）的逻辑功能，扩展方法及应用（5）学习状态机的HDL描述方法，并掌握复杂时序逻辑电路的HDL描述方法
（6）掌握以MSI为主的典型同步时序电路的分析方法与设计方法：
任意模值计数器；移位型计数器；序列码发生器
（7）掌握典型时序电路的HDL描述方法
（8）了解异步时序电路的主要特点
2．重点、难点
重点：电路自启动自校正的设计；MSI时序逻辑部件的逻辑功能及应用
难点：时序逻辑点状态机HDL描述
3．说明：学习这一章后，要求能看懂器件手册，安排计数器和移位寄存器应用实验。
（六）集成逻辑门（建议3学时）
1．基本要求
（1）了解典型TTL与非门的基本工作原理，掌握其主要外特性和参数
（2）掌握集电极开路门和三态门的主要特点
（3）掌握MOS逻辑门（以CMOS为主）的主要特点和使用方法
2．重点、难点
重点：TTL与非门的主要外特性和参数
难点：集电极开路门
（七）脉冲波形的产生与整形（建议3学时）
了解脉冲电路的分析方法
1．基本要求
（1）了解典型脉冲电路（单稳、多谐、施密特触发器）的基本特点及脉冲电路的分析方法
（2）掌握555定时器的基本工作原理及典型应用
（3）掌握晶体振荡器，施密特单稳集成电路的基本原理及使用方法。
2．重点、难点
重点： 555定时器
难点：振荡电路性能提高需要考虑的因素
3．说明：安排脉冲电路的产生和整形实验。
（八）存贮器及可编程器件（建议4学时）
1．基本要求
（1）掌握ROM的基本工作原理和几种不同的编程方法
（2）了解静态RAM和动态RAM的基本工作原理
（3）了解可编程器件的内部结构特点, 可用资源, 主要参数和选型依据
(4) 结合实验, 逐步掌握FPGA的仿真与设计技术
2．重点、难点
重点：ROM的基本工作原理, FPGA的仿真与设计技术
难点：ROM实现组成逻辑函数, FPGA的仿真与设计技术
（九）D/A和A/D（建议1学时）
1．基本要求
（1）了解D/A和A/D转换器的基本原理和主要技术指标
（2）了解典型集成D/A和A/D芯片的特点
2．重点、难点
重点：D/A和A/D转换器的主要技术指标
难点：D/A和A/D转换器的基本原理
四、布置大作业
综合设计(1)----- 用VHDL设计一数字频率计(结合实验在FPGA上实现)
综合设计(2)----- 用VHDL设计一DDS信号发生器(结合实验在FPGA上实现) 系统设计完成通过EDA软件仿真后，在FPGA系统上实现验证，期间安排两次讨论。第一次是设计方案评审和讲评，第二次的实现结果报告和讲评。
五、教学安排及方式
总学时 60 学时，讲课 56 学时。讨论4学时。实验单独开课，大作业采用开放式实验方式利用课外时间进行。
六、考核方式
1. 期末笔试(以闭卷考试为主，也可开卷考试或半开卷半闭卷考试) 占60% ,
2. 大作业----综合设计占30%,
3. 平时成绩占10% .
七、推荐教材与参考资料
教材：
(1) 新编: 任爱锋, 孙万蓉, 周端等
(2) 杨颂华等数字电子技术基础西安西安电子科技大学出版社 2009
参考书：
(1) 夏宇闻等译数字逻辑基础与Verilog设计机械工业出版社
(2) John F. Wakerly 数字设计——原理与实践（第三版影印版）高等教育出
版社
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。 2、逻辑常量运算公式 3、逻辑变量、常量运算公式 4、 逻辑代数的基本定律 根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。 ①互非定律: A+A = l ，A ? A = 0 ；1=+A A ，0=?A A ； ②重叠定律（同一定律）：A ? A=A ， A+A=A ； ③反演定律(摩根定律）：A ? B=A+B 9 A+B=A ? B B A B A ?=+，B A B A +=?； ④还原定律: A A = ch2. 1、三种基本逻辑是与、或、非。 2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。 2、编码器：实现编码的数字电路 3、译码器：实现译码的逻辑电路 4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。 5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。 6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。 7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。 8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。 9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。 10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。 11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+ 2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+ 4）B A AB BC B A AB +=++ 5）AB B A B A B A +=+ B A B A AB B A +=+ 12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。 ch4. 1、触发器：具有记忆功能的基本逻辑单元。 2、触发器能接收、保存和输出数码0，1。各类触发器都可以由门电路组成。 3、基本触发器特点 1）有两个稳定状态和两个互补的输出。 2）在输入信号驱动下，能可靠地确定其中任一种状态。 4、基本RS 触发器特性表 -R -S Q -Q 说明 0 1 0 1 置0 1 0 1 0 置1 1 1 0或1 1或0 保持原来状态 0 0 1 1 不正常状态，0信号消失后，触发器状态不定
数电课程设计心得
数电课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.回顾起此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次数电课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。 这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在王老师的辛勤指导下，终于游逆而解。同时，在王老师的身上我学得到很多实用的知识。总体来说,这次实习我受益匪浅.在摸索该如何设计程序使之实现所需功能的过程中,特别有趣,培养了我的设计思维,增加了实际操作能力.在让我体会到了设计的艰辛的同时,更让我体会到成功的喜悦和快乐. 这次数电课程设计,虽然短暂但是让我得到多方面的提高：1、提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。另外，我们还更加充分的认识到，数字电路这门课程在科学发展中的至关重要性2，查阅参考书的独立思考的能力以及培养非常重要，我们在设计电路时，遇到很多不理解的东西，有的我们通过查阅参考书弄明白，有的通过网络查到，但由于时间和资料有限我们更多的还是独立思考。3，相互讨论共同研究也是很重要的，经常出现一些问题，比如电路设计中的分频器的设计，开始并不理解分频器的原理，但是和其他的专业同学讨论后，理解了分频器的基本原理后，很快的设计了电路原理图。
数字逻辑课程设计数字时钟课程设计数电课程设计数字电子技术
数字逻辑课程设计 自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲 究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时 间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的
功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应 用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统， 从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时 功能地实现?
数字逻辑电路(数电)课程设计_电子秒表_VHDL实现(含完整源代码!!)
电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字逻辑设计 实验报告 实验题目：电子秒表 学生姓名： 指导老师：
一、实验内容 利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。 二、实验要求 1、实现计时功能： 域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录： 1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。 系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。 其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。 三、设计思路 1、整体设计思路 先对按键进行去抖操作，以正确的得到按键信息。 同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。 因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。 在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。 2、分频设计 该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。 分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。 3、去抖设计 由于用按键为机械弹性开关，故当机械触点断开、闭合时，按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开，而是在闭合及断开的瞬
数字逻辑实验报告。编码器
数字逻辑实验实验报告 脚分配、1）分析输入、输出，列出方程。根据方程和IP 核库判断需要使用的门电路以及个数。 2）创建新的工程，加载需要使用的IP 核。 3）创建BD 设计文件，添加你所需要的IP 核，进行端口设置和连线操作。 4）完成原理图设计后，生成顶层文件（Generate Output Products）和HDL 代码文件（Create HDL Wrapper）。 5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的led 灯显示。
6）综合、实现、生成bitstream。 7）仿真验证，依据真值表，在实验板验证试验结果。
实验报告说明 数字逻辑课程组 实验名称列入实验指导书相应的实验题目。 实验目的目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。 实验环境实验用的软硬件环境（配置）。 实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。 实验结果分析数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。 实验方案的缺陷及改进意见在实验过程中发现的问题，个人对问题的改进意见。 心得体会、问题讨论对本次实验的体会、思考和建议。
数字逻辑课程设计课案教学总结
数字逻辑设计课程设计指导书 适用专业：计算机大类 湖北工业大学 计算机学院 2016年11月
目录 一、课程设计目的 (1) 二、课程设计要求 (1) 三、课程设计内容 (1) 四、设计报告的内容和要求 (3) 五、课程设计考核方法 (3) 附录一自选课题参考题目 (4) 一、数码管显示控制器 (4) 二、乒乓球游戏机 (4) 三、智力竞赛抢答器 (4) 四、数字钟 (4) 五、交通灯控制器 (5) 六、双钮电子锁 (5) 七、彩灯控制器 (5) 八、速度表 (5) 九、出租车计价器 (6) 十、自动奏乐器一 (6) 十一、自动奏乐器二 (6) 十二、自动打铃器 (6) 十三、算术运算单元ALU的设计 (7) 十四、游戏机 (7) 十五、16路数显报警器 (7) 十六、脉冲按键电话按键显示器 (7) 十七、病房呼叫系统 (8) 十八、自动电子钟 (8) 十九、具有数字显示的洗衣机时控电路 (8) 二十、篮球比赛数字计分牌 (8) 二十一、电子日历 (9) 二十二、设计模拟中央人民广播电台报时电路 (9) 二十三、数字跑表 (9) 二十四、汽车尾灯控制器 (9) 二十五、篮球竞赛30秒计时器 (9) 二十六、拔河游戏机控制器 (10) 附录二TTL集成电路型号命名规则 (11) 附录三部分TTL集成电路管脚排列图 (14)
一、课程设计目的 《数字逻辑课程设计》是计算机大类学生的必修课之一，是《数字逻辑》课程的一个重要的实践教学环节，它与理论教学和实验教学相结合，培养学生综合运用所学的基础理论和掌握的基本技能来解决实际问题的能力。 课程设计通过完成一个课题的理论设计和实际调试工作，即能加深对所学知识的理解，又能培养综合的实践技能，从而提高分析问题和解决问题的能力。训练学生综合运用学过的数字逻辑的基本知识，独立设计比较复杂的数字电路的能力。通过实践教学引导学生在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。 二、课程设计要求 （一）教学要求 1．巩固和加深对数字逻辑各类型电路的设计方法及电子器件所构成电路的理解，并适当拓宽学生在电子线路领域的知识面。 2．初步掌握数字电路的设计、计算方法。能根据系统的技术指标，论证、拟订设计方案；选用合适的电路形式并进行工程计算及选择电路的元器件。 3．培养独立组织实验方案、正确选择使用实验仪器的能力，提高对功能电路和系统的安装调整、测试技术，以及综合运用所学理论知识解决实际问题的能力。（二）能力培养要求 1．通过查阅手册和有关文献资料培养学生独立分析和解决实际问题的能力。 2．通过实际电路方案的比较分析、设计计算、元件选取、安装调试等环节，掌握简单实用电路的分析方法和工程设计方法。 3．掌握常用仪器设备的使用方法，学会简单的实验调试，提高动手能力。 4．综合应用课程中学到的理论知识去独立完成一个设计任务。 5．培养严肃认真的工作作风和严谨的科学态度。 三、课程设计内容 从参考题目中自选1题进行资料查找和设计，具体课题及要求见附件1。 1．数码管显示控制器
数字逻辑课程设计报告
数字逻辑课程设计报告
数字逻辑课程设计 多功能数字钟 班级： 学号： 课程设计人： 指导老师： 课题： 完成时间：
一、设计目的： 学会应用数字系统设计方法进行电路设计，熟练地运用汇编语言。 二、设计任务及要求： 1.记时、记分、记秒 2.校时、校分、秒清0 3.整点报时 4.时间正常显示 5.闹时功能 三、设计思路： 将整个闹钟分为以下几个模块，每个模块中都有详细的各部分的设计思路，源代码及仿真图像，生成的器件。 1.计时模块 计小时：24进制计数器 计分、计秒：60进制计数器 计时间过程： 计秒：1HZ计数脉冲，0~59循环计数，计数至59时产生进位信号。 计分：以秒计数器进位信号作为分计数脉冲，0~59循环计数，59时产生进位。 计时：以分计数器进位信号作为时计数脉冲，0~23循环计数，23时清0。 二十四进制计数器代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt24 is port (clk:in std_logic; qh,ql:out std_logic_vector(3 downto 0)); end cnt24; architecture behave of cnt24 is signal q1,q0:std_logic_vector(3 downto 0); begin process(clk) begin if(clk'event and clk='1')then if(q1="0010" and q0="0011")then q1<="0000";q0<="0000"; elsif(q0="1001")then q0<="0000";q1<=q1+'1'; else q0<=q0+'1'; end if; end if; qh<=q1; ql<=q0;
数字逻辑课程设计(定时器)
一．内容摘要： 定时器的设计： 设计一个0~60分钟之内的定时器，定时开始的时候红指示灯亮，结束的时候绿指示亮，可以随意以分钟为单位，在六十分钟的范围内设定定时时间，随着定时的开始，显示器开始显示时间，即依次显示出0,1,2,3,4….直到定时结束，当定时结束的时候进行手动清零。首先设计一个秒脉冲发生器，一个计数电路，一个比较电路，然后对电路进行输出。当开始定时之前手动对要定时的时间进行预置数，然后运用秒脉冲发生器输入脉冲，用计数器对脉冲的个数进行计数，把编码器的数据与脉冲的个数通过数值比较器进行比较，最后按照要求进行红绿等输出表示定时的状态是正在进行定时，或者是已经定时结束，在定时的过程中显示定时的时间。 二．方案的论证与选择： 方案1 例如设计一个六十分钟的定时器，就需要六十进制的分钟计数器。设计秒脉冲发生器，当计数器完成六十分钟的记数时，就手动清零。需要设定其他的时间时， 只需将计数器的进制改变一下就行。这个方案只适用于特定的定时器，设定的时间 不变。如果本课设用此方案，就需要设计从1——60进制的计数器，工程量太大。 方案2， 设计一个定时器，可以在0~60分之间一分钟为单位任意可调，定时开始的时候红灯亮，定时结束的时候绿灯亮，定时结束之后手动清零，满足设计的要求，故本次课程设计中采用的是这种设计方案。
三．总设计思想框图： 总体的完整电路图： 就是将各个单元电路用导线连接起来，然后进行仿真处理，开始进行定时的时候红指示灯亮。图中所示的是定时为16分钟的定时仿真结果，完整的电路图。
2.5 V 图2 四．单元电路的设计与参数的计算 1.秒脉冲发生器的选择： （1）采用石英晶体的多谐振荡器，在RC环形振荡器电路中，接入RC可以获得较小 的频率，而且通过RC的调节可以调节频率，用于对频率稳定性要求比较高的电路，
数字逻辑感想
数字逻辑实验感想 本学期我们开设了数字逻辑实验课，在实验课中，我学到了很多在平时的学习中学习不到的东西。为期六周的的实验就要画上一个圆满的句号了，回顾这六周的学习，感觉十分的充实，通过亲自动手，使我进一步了解了数字逻辑实验的基本过程和基本方法，为我今后的学习奠定了良好的实验基础。 首先，在对所学的理论课而言，实验给了我们一个很好的把理论应用到实践的平台，让我们能够很好的把书本知识转化到实际能力，提高了对于理论知识的理解，认识和掌握。其次，对于个人能力而言，实验很好的解决了我们实践能力不足且得不到很好锻炼机会的矛盾，通过实验，提高了自身的实践能力和思考能力，并且能够通过实验很好解决自己对于理论的学习中存在的一些知识盲点。 回顾六个实验的过程，总的来说收获还是很多的。最直接的收获是提高了实验中的基本操作能力，并对EDA仪器有了了解，并掌握了基本的操作。但感到更重要的收获是培养了自己对实验的兴趣。还有，就是切身的体验到了严谨的实验态度是何等的重要。 不过说实话，在做试验之前，我以为不会难做,就像以前做的实验一样，操作应该不会很难，做完实验之后两下子就将实验报告写完，直到做完几次实验后，我才知道其实并不容易做。它真的不像我想象中的那么简单，天真的以为自己把平时的理论课学好就可以很顺利的完成实验，事实证明我错了。在最后的综合实验中，我更是受益匪浅。
学习的过程中，我深深体会到，学习不单单要将理论知识学扎实了，更重要的是实际动手操作能力，学完了课本知识，我并没有觉得自己有多大的提高，但是在随后的实验过程中我真的感觉学会了很多，学到了很多知识，在实践中更加理解了书本上的理论知识的经典所在以及这门学科的意义和用处！真心希望以后的课程都能将理论与实践充分的结合起来，在实践的过程中串联书本的知识，让理论化为实践的力量！
数字逻辑课程设计 数字电子钟
课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确
使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下
数字逻辑课程设计-数字时钟
数字逻辑课程设计实验报告 题目数字钟 姓名桂大有 班级网络工程103班 学号109074360 指导教师陆勤 完成日期2012年5月21日
数字钟的设计 1.数字钟的功能描述 (1)计时和显示功能 采用24小时计时并以十进制数字显示时、分、秒（时从00-23，分、秒从00-59）。 (2)校对动能 当数字时钟走的有偏差时，应能够手动校时。 2.数字钟的设计思路 根据功能要求，整个数字时钟分为计时和校时两大部分。 计时部分秒计时电路接收1Hz时基信号，进行60进制计数，计满后秒值归0，并产生1/60Hz时钟信号；分钟计时电路接受1/60Hz时钟信号，进行60进制计数，计满后分钟值归0，并产生1/3600Hz时钟信号，小时计时电路接收1/3600Hz时钟信号，进行24小时计数，计满后小时、分、秒皆归0，如此循环往复。 校时部分，采用两个瞬态按键配合实现，1号键产生单脉冲，控制数字钟在计时/校时/校分/校秒四种状态间切换，2号键通过控制计数使能端让时/分/秒计数器发生状态翻转以达到指定的数值。 3.系统功能模块介绍 Ⅰ.模块一：数字钟总体原理电路。 其中包含：（1）分钟、秒计时电路（２）小时计时电路（３）计时／校时的切换
Ⅱ.采用原理图和HDL混合设计方式实现数字钟 ①分钟、秒计时电路 分钟、秒计时需要60进制计数，其电路图如下所示： 该电路图用两片７４１６０采用同步连接构成６０进制计数器，通过译码电路识别稳态“５９”，输出低电平使计数器置数为０。整个技术循环为００—>０１—>０２—>…—>５８—>５９—>００—>…，共有６０个稳定状态。计数值采用ＢＣＤ码形式，Ｑ７～Ｑ４表示分钟或秒的十位，Ｑ３～Ｑ０表示分钟或秒的各位。ＥＮ输入端当正常计数状态时接收分钟计时电路的进位输出，，而在校时状态时接收校时脉冲用于控制小时值的翻转。计满进位输出端ＣＯ用于触发高一级计数器的技术动作。 ②小时计时电路(采用24时制,电路图如下所示)
数字逻辑心得体会(多篇范文)
数字逻辑心得体会 数字逻辑与系统课程在工科类学科属于普遍的基础性课程，计算机专业、电子信息类专业及其机电类专业都涉及该课程的学习。此次课程培训是以数字逻辑为基础，系统分析为桥梁，系统综合为目的，全面介绍数字电路的基本理论、分析方法、综合方法和实际应用，并着重从以下几个方面进行了介绍 1．介绍如何整理、设计电子教案； 2．如何讲好本门课程； 3．教学手段与教学方法在本课程的体现； 4．综合设计实验的设计与实施； 5．国家精品课程的申报与建设。 在解决如何讲好本门课程环节，侯教授提出了“厚理博术、知行相成”的理念，使我对该课程的教学有了更深的认识。在我院的实际教学过程中，由于课时少，实验的课时被大量压缩，侯教授关于课程实验的处理方式给了我们一种全新的方案。侯教授课件中很多flash 动画的灵活应用，也较好的解决了那些用语言无法表达清楚的问题的讲解。 研究性教学和双语教学对年轻教师提出了新的要求。作为一名年轻教师，刚走上讲台不久，在课程的讲授过程中，基本都是采用传统的教学方法，即以讲授为主，实验为辅，案例教学基本没有。平铺直叙和填鸭式教学早被学生所厌倦。刘颖教授的研究性教学极好的调动
了学生参与教学的积极性。通过刘颖教授的报告，我深深的感受到数字逻辑与系统课程不仅是一门基础课程，同时也是一门综合性较高的实用课程。研究性教学方式的提出也给我们这些年轻教师提出了新的努力方向。研究性教学虽然给年轻教师提出了更大的要求和较大的压力，但是也是一种努力工作的动力，促进年轻教师的不断成长。同时，娄淑琴教授关于双语教学的报告，也给我们提出了新的要求，自己深深感受到责任的重大，压力也越来越大。但是也激发自己努力的激情与信心。研究性教学和双语教学在一定程度上对年轻教师的科研、应用水平和外语能力等综合素质提出了更高的要求，同时，进一步促进教师阅读国外科技文献、追踪行业发展新动向，保持教师敏锐的学习能力，利于形成新的观点和见解。 通过此次培训，也感受到了师德在教学工作中的重要作用的体会。侯教授及其团队教师的人格魅力在实际教学中起到了很好的促进教学作用。在培训中，很多参加培训的老师被侯教授的敬业精神所感动，所鼓舞，这一点值得我们年轻教师学习并发(请你支持)扬光大。当崇高的师德与高超的教学技术融于一身时，这个才是大师。 在此次培训中，我积极与各院校教师交流，共同探讨该门课程的实际教学中遇到的问题，通过交流大家认为在数字电子技术基础教学工作中遇到的主要困难是：很多学生认为学习数字逻辑课程没用，学习不主动，没有创新意识。并从其它老师处学习到了解决诸如分析键盘译码电路、奇偶检验电路、计算机i/o接口地址译码电路，设计火灾
数字逻辑课程设计十路抢答器
数字逻辑系统 课程设计 项目：十路智力竞赛抢答器 班级： 09电子A班 姓名：刘金梁 学号： 0915211039 题目及要求： 题目4多路智力竞赛抢答器 一、任务 设计一个多路智力竞赛抢答器。 二、设计要求 1、基本要求 <1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。 2、发挥部分 <1）扩展为10路<1～10）智力竞赛抢答器。 <2）设计抢答最长时间<30秒）限制和倒计时显示。 1)根据题目要求设计系统总框图及总原理图如下：
下面分模块对各个部分进行方案选取和论证： 1.抢答按钮 抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。 2.译码电路及数码显示 译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。下图为四路采用148进行译码的范例 另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图
个人认为第二种方法更简单、便捷，故采取第二种。 3.锁存器 锁存器采用74ls74 Ｄ触发器，经过４个或门处理 当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。 4.报警电路
因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒 单稳触发器，因为 低脉冲的时候触发 而按键按下置高， 故需加一反向器， 用或非74ls02也可。 T=RC*ln3=1.1RC，故电阻取10u电阻取100k。 5.减数及译码电路 要产生1hz的秒脉冲，同样选用555定时器，接法如下电路， 故选用电容100u，则计算出=14.3k，选用 R1=4.3K,R2=5K。减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示 6.主持人开关
555简易电子琴数字逻辑课程设计报告 正文
目录 第一章系统概述 (1) 1.1 系统开发背景 (1) 1.2 系统开发意义 (1) 1.3 EWB在数字电子电路综合课程设计中的应用 (1) 第二章555简易电子琴设计 (2) 2.1 设计题目 (3) 2.2 设计的目的与要求 (3) 2.3 分析任务 (3) 2.3.1设计总开关模块 (3) 2.3.2设计控制模块 (3) 2.3.3设计琴键模块 (3) 2.3.4设计扬声器模块 (3) 2.4 需用器件的选择 (3) 2.4.1 555定时器 (3) 2.4.2 电容 (6) 2.4.3 电阻 (6) 2.5 总体说明 (6) 2.6 单元模块 (6) 第三章555简易电子琴的实现 (8) 3.1 单元模块的实现 (8) 3.2 电子琴的完整电路设计 (9) 3.3 参考文献 (17)
第一章系统概述 1.1系统开发背景 随着电子技术的不断发展，模拟电子技术的缺点和局限性越发明显，模拟电子技术的不稳定性、易干扰性等大大限制了其应用，且有阻碍电子 技术发展的趋势。19世纪兴起的数字电路以其先天的便捷、稳定的优点在 现代电子技术电路中占有越来越重要的地位。 数字电路与模拟电路相比有显而易见的稳定性。近年来，数字电路又有了巨大的发展。可编程逻辑器件（PAL、GAL等）的发展和普及最终使IC 的设计面向了用户（这是模拟电路无法做到的），而这毫无疑问会给用户带来巨大的便捷，从而奠定它在电子电路中的对位。 随着集成技术的进一步提高，各种新技术的出现和应用，人类历史横跨数码时代向更进一步发展已出现在各大型相关企业的宏伟蓝图中。新世 纪里谁掌握了新技术谁就得到了获胜的资本，也仅仅是资本而矣。新世纪 里电子行业的发展速度令人窒息，闻名的摩尔定律更把许多人威吓在门外。 可以展望，由数字构成的新世界即将出现。将是人类文明的又一飞跃。 1.2系统开发意义 555简易电子琴是一种用数字电路技术实现数字显示装置，与机械式数字显示装置相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。555简易电子琴从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做555简易电子琴就是为了了解555定时器的原理，从而学会制作555简易电子琴，而且通过555简易电子琴的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。 1.3EWB在数字电子电路综合课程设计中的应用
数电学习数字电路学习心得体会
数电学习数字电路学习心得体会 学习数字电路之心得体会 不知不觉中,本学期数字电路的学习就要结束了,现在回想一下, 到底学了哪些东西呢?如果不看书的话,真有点记不住学习内容的先 后顺序了,看了目录以后,就明白到底学了什么东西了,最开始学的内容还比较简单,而后面的内容就学得糊里糊涂了,似懂非懂,按老师的说法,就是前面的东西只有十几度的水温,而到了后面,温度就骤升了,需要花更多的时间。 其实吧，总的来说，学习的思路还是很清楚的，最开始学的是数制与码制，特别是二进制的一些东西，主要是为后面的学习打基础，因为对于数字电路来说，输入就是0和1，输出也是这样，可以说，明白二进制是后面学习最基础的要求。到第二章，又学了一些逻辑代数方面的基本知识，首先就有很多的逻辑代数的公式，然后就是逻辑函数了，我感觉这里的函数和原来学的其实都差不多，只不过这里是逻辑函数，每一个变量的取值只有0和1罢了，然后就是用不同的方式来表达逻辑函数，学了很多方法，有逻辑图，波形图等等，过后又学了逻辑函数的两种标准形式—最小项之和和最大项之积，还有逻辑函数的化简方法，之后还有一些无关项和任意项的知识。总而言之，前两章的内容还是比较简单的，都是一些基础的东西，没有多大的难度，学习起来也相对轻松。
第三章老师没有讲，是关于门电路的知识，我认为还是比较重要的，因为数字电路的构成就是一系列的门电路的组合，以此来完成一定的功能。第四章讲的是组合电路，说白了，就是组合门电路来实现 特定的功能，其最大的特点就是此时的输出只与此时的输入有关，并且电路中不含记忆原件。首先，学习组合电路，我们要知道如何去分析，确定输入与输出，写出各输出的逻辑表达式并且化简，然后就可以列出真值表了，那么，这个电路的功能也就一目了然了，而关于组合电路的设计，其实就是组合电路分析方法的逆运算，设计思路很简单，只要按着步骤来，一般没什么问题，在数电实验课上，就有组合逻辑电路的设计，需要我们自己去设计一些具有特定功能的组合电路，还是挺有趣的。过后还学了一些常用的组合逻辑电路，比如编码器，译码器，数据选择器，加法器等等，我感觉这些电路都挺复杂的，分析起来都很麻烦，更别说设计了，我要做的就是明白它的工作原理，知道它的设计思想就行了。最后了解了一下组合逻辑电路中存在的竞争冒险现象。 我觉得第五章和第六章是比较难的，第五章讲的是触发器，就是一种具有记忆功能的电路，我感觉这一章是学得比较乱的，首先，触发器的种类有点多，有SR锁存器，D触发器，JK触发器，每种触发器有不同的功能，其次，触发器还有不同的触发方式，很容易弄混淆，
数字逻辑电路课程设计数字钟
数字逻辑课程设计 数字钟 姓名： 学号： 班级：物联网工程131班 学院：计算机学院 2015年10月10日
一、任务与要求 设计任务：设计一个具有整点报时功能的数字钟 要求： 1、显示时、分、秒的十进制数字显示，采用24小时制。 2、校时功能。 3、整点报时。 功能： 1、计时功能： 要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能： 当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。 3、整点报时： 每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。 二、设计方案 电路组成框图： 主体电路 扩 展 电 路时显示器 时译码器 时计数器 分显示器 分译码器 分计数器 校时电路 秒显示器 秒译码器 秒计数器 定时控制 仿电台报时 报整点时数
数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时和报时。利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。秒、分、时之间采用同步级联的方式。开关S1和S2分别是控制分和时的校时。报时功能在此简化为小灯的闪烁，分别在59分51秒、53秒、55秒、57秒及59秒时闪烁，持续的时间为1秒。 三、设计和实现过程 1.各元件功能 74LS160：可预置BCD异步清除器，具有清零与置数功能的十进制递增计数器。 74LS00：二输入端四与非门 74LS04：六反相器 74LS08：二输入端四与门 74LS20：四输入端双与非门 2.各部分电路的设计过程 （1）时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 秒/分钟显示电路：由于秒钟与分钟的都是为60进制的，所以它们的电路大体上是一样的，都是由一个10进制计数器和一个6进制计数器组成；有所不同的是分钟显示电路中的10进制计数器的ENP和ENT引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模M=60的计数器，其计数规律为00—01—…—58—59—00…。可选两片74LS160设计较为简单。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。可选两片74LS160设计。
数字逻辑课程设计报告
数字逻辑 课程设计报告 —多功能数字钟的设计与实现 姓名： 专业班级：通信1002 学号：31006010 指导老师：曾宇 设计日期：2012.06.20~2012.06.24
一、设计目的 1、学会应用数字系统设计方法进行电路设计； 2、学习使用QuartusII 9.0, 进一步提高软件的开发应用能力，增强自己的动手实践能力。 3、培养学生书写综合实验报告的能力。 二、设计任务及要求 实现多功能数字钟的设计，主要有以下功能： 1、记时、记分、记秒 2、校时、校分、秒清0 3、整点报时 4、时间正常显示 5、闹时功能（选做） 三、设计思路 3.1 计时模块 3.1.1 设计原理 计时模块如图3.1.1所示，其中计时用60进制计数器，计分和计秒用24进制计数器。 图3.1.1 计时间模块 计时间过程： 计秒：1HZ计数脉冲，0~59循环计数，计数至59时产生进位信号； 计分：以秒计数器进位信号作为分计数脉冲，0~59循环计数，59时产生进位；计时：以分计数器进位信号作为时计数脉冲，0~23循环计数，23时清0。 计数器的设计： 3.1.2 设计程序 编程分别设计24、60进制计数器，计数状态以BCD码形式输出。 24进制计数器源程序：
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all； entity FEN24 is port(en,clk:in std_logic; ----高电平有效的使能信号/输入时钟 co:out std_logic; h1,h0:out std_logic_vector(3 downto 0)); ----时高位/低位 end FEN24; architecture behave of FEN24 is begin process(clk) variable cnt1,cnt0:std_logic_vector(3 downto 0); ----记数 begin if(en='0')then ---“使能”为0 cnt0:="0010"; cnt1:="0001"; elsif clk'event and clk='1'then ---上升沿触发 if cnt1="0010"and cnt0="0011"then cnt0:="0000"; ----高位/低位同时为0时 cnt1:="0000"; co<='1'; else co<='0'; if cnt0="1001"then cnt0:="0000"; cnt1:=cnt1+1; else cnt0:=cnt0+1; -----高位记数累加 end if; end if; end if; h1<=cnt1; h0<=cnt0; end process; end behave; 60进制计数器源程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity FEN60 is
数字逻辑心得体会
数字逻辑心得体会 数字逻辑心得体会 数字逻辑心得体会 数字逻辑与系统课程在工科类学科属于普遍的基础性课程，计算机专业、电子信息类专业及其机电类专业都涉及该课程的学习。此次课程培训是以数字逻辑为基础，系统分析为桥梁，系统综合为目的，全面介绍数字电路的基本理论、分析方法、综合方法和实际应用，并着重从以下几个方面进行了介绍 1．介绍如何整理、设计电子教案； 2．如何讲好本门课程； 3．教学手段与教学方法在本课程的体现； 4．综合设计实验的设计与实施； 5．国家精品课程的申报与建设。 在解决如何讲好本门课程环节，侯教授提出了厚理博术、知行相成的理念，使我对该课程的教学有了更深的认识。在我院的实际教学过程中，由于课时少，实验的课时被大量压缩，侯教授关于课程实验的处理方式给了我们一种全新的方案。侯教授课件中很多flash动画的灵活应用，也较好的解决了那些用语言无法表达清楚的问题的讲解。研究性教学和双语教学对年轻教师提出了新的要求。作为一名年轻教师，刚走上讲台不久，在课程的讲授过程中，基本都是采用传统的教
学方法，即以讲授为主，实验为辅，案例教学基本没有。平铺直叙和填鸭式教学早被学生所厌倦。刘颖教授的研究性教学极好的调动了学生参与教学的积极性。通过刘颖教授的报告，我深深的感受到数字逻辑与系统课程不仅是一门基础课程，同时也是一门综合性较高的实用课程。研究性教学方式的提出也给我们这些年轻教师提出了新的努力方向。研究性教学虽然给年轻教师提出了更大的要求和较大的压力，但是也是一种努力工作的动力，促进年轻教师的不断成长。同时，娄淑琴教授关于双语教学的报告，也给我们提出了新的要求，自己深深感受到责任的重大，压力也越来越大。但是也激发自己努力的激情与信心。研究性教学和双语教学在一定程度上对年轻教师的科研、应用水平和外语能力等综合素质提出了更高的要求，同时，进一步促进教师阅读国外科技文献、追踪行业发展新动向，保持教师敏锐的学习能力，利于形成新的观点和见解。 通过此次培训，也感受到了师德在教学工作中的重要作用的体会。侯教授及其团队教师的人格魅力在实际教学中起到了很好的促进教学作用。在培训中，很多参加培训的老师被侯教授的敬业精神所感动，所鼓舞，这一点值得我们年轻教师学习并发扬光大。当崇高的师德与高超的教学技术融于一身时，这个才是大师。 在此次培训中，我积极与各院校教师交流，共同探讨该门课程的实际教学中遇到的问题，通过交流大家认为在数字电子技术基础教学工作中遇到的主要困难是：很多学生认为学习数字逻辑课程没用，学习不主动，没有创新意识。并从其它老师处学习到了解决诸如分析键盘译