北邮数字逻辑期中试题及参考答案全新
北京邮电大学
《数字电路与逻辑设计》期中考试试题 2015.4.11
班级姓名班内序号
题号一二三四五六七八总成绩
分数20 12 10 10 10 20 10 8
得分
注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。
一、（每题1分，共20分）判断（填√或×）、单项选择题
（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）
1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。（╳）2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。( ╳ )
3.若对4位二进制码(B
3B
2
B
1
B
)进行奇校验编码，则校验位C= B
3
⊕B
2
⊕B
1
⊕B
⊕1。
（√）
4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（√）
5. 根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（╳）
表1-1常用的TTL和CMOS门的典型参数
6．当i j ≠时，必有两个最小项之和+0i j m m =。（╳）
7. CMOS 门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。（╳） 8. 逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。（√）
9．用数据分配器加上门电路可以实现任意的逻辑函数。（ √ ）
10.格雷BCD 码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（√） 11．关于函数F A C BCD AB C =++g ，下列说法中正确的有 B 。 A. 不存在冒险；
B. 存在静态逻辑冒险，需要加冗余项ABD 和ACD 进行消除；
C. 存在静态功能冒险，需要加冗余项ABD 和ACD 进行消除；
D. 当输入ABCD 从 0001→0100变化时存在静态逻辑冒险。 12.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 D 。 A.F G =
B.0F G +=
C.1F G =g
D.0F G =e
13.若逻辑函数∑=)6,3,2,1(),,(m C B A F ,∑=)7,5,4,3,2,0(),,(m C B A G ,则
=?G F A 。 A.32m m +
B.1
C.AB
D.AB
14.若干个具有三态输出的电路输出端接到一点工作时，必须保证 B 。
A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。
B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。
C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。
D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。 15．可以用来传输连续变化的模拟信号的电路是 D 。
A. 三态输出的门电路。；
B. 漏极开路的CMOS 门电路；
C. ECL 门电路；
D. CMOS 传输门
16．逻辑表达式[()]F AB C D E B =++?的对偶式为 B 。
A ． [()]F A
B
C
D
E B =+?+?+ B. ()
F A B C D E B =+?+?+
C. ()F
A B C D E B =++?+ D. [()]F AB C D E B =++?
17．下列说法中正确的是 D 。
A ．三态门的输出端可以直接并联，实现线或逻辑功能。 B. OC 门的输出端可以直接并联，实现线或逻辑功能。 C ．OD 门的输出端可以直接并联，实现线或逻辑功能。 D ．ECL 门的输出端可以直接并联，实现线或逻辑功能。
18．某集成电路芯片，查手册知其最大输出低电平U OLmax =0.5V ，最大输入低电平U ILmax =0.8V ，最小输出高电平U OHmin =2.7V ，最小输入高电平U IHmin =2.0V ，则其低电平噪声容限U NL 和高电平噪声容限U NH 分别是 C 。
A. 1.5V 、2.2V
B.2.2V 、1.2V
C. 0.3V 、0.7V
D.1.9V 、1.5V 19．下列说法中不属于组合电路的特点的是 C 。 A. 组合电路由逻辑门构成； B. 组合电路不含记忆存储单元； C. 组合电路的输出到输入有反馈回路；
D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。 20．在图1-1的CMOS 门电路中，输出为高电平的有 D 。
V
A. B. C. D. 图1-1
二、（共12分）器件的内部电路如图2-1所示，A ，B 为输入，F 为输出。（1），写出L 、M 、N 、O 、F 点与输入A 、B 间的相对逻辑关系表达式。（2），画出该器件的符号。 解：
1A T A B
1B T 2A
T 2B
T 3
T 4
T 1
D 2
D 3
D 1A R 1B R 3
R 4
R 2
R F
L
M N
O C D 1'
D 2'
D CC V （1）L=AB M=CD
N AB CD =+ O AB CD =+ F N O AB CD ===+
（10分）
图2-1
（2）
（2分）
三、（10分) 请用最少的或非门设计一个检出8421BCD 码能被4整除的逻辑电路（输入变量为ABCD ，且提供反变量）：
（1）根据功能需求完成表3-1真值表的填写；
（2）并写出该函数的标准与或表达式（使用；F =∑ +∑ 形式）； （3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式； （4）用或非门实现该函数，画出逻辑图。
表3-1 输入
A B C D 输出
F
图3-1
解：真值表（2分）
(0,4,8)(10,11,12,13,14,15)F m ?=∑+∑ （2分）
（2分）
F D C =?（2分）
F
（2分）
四、（10分）请用代数法化简函数()F AB A B ABD C D E F =+⊕+++e 为最简与或表达式，画出实现此逻辑函数的最简CMOS 电路。
S A C B S S +A 2A 1A 07
Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y 111000000001010011101110111111111111111111111111111011111????????
解：
()()F AB A B ABD C D E F AB AB AB A B D C D E F B AB A B A B =+⊕+++=+++++++=+=+=?e e
（化简8分，图2分）
五、（10分）TTL 门构成的电路如图5-1所示，请给电阻R L 选择合适的阻值。已知OC 门输出管截止时的漏电流为I OH =200μA ，OC 门输出管导通时允许的最大负载电流为I OLmax =16mA ；负载门的低电平输入电流为I IL =1mA ，高电平输入电流为I IH =40μA ， V CC ′=5V ，要求OC 门的输出高电平V OH ≥3.0V ，输出低电平V OL ≤0.4V 。 解：
n=2 m=7 m′=4
图5-1 （5分/个）
六、（20分）求函数F=（A+B ）（B+C ）（A+C ）的标准与或表达式，并分别用译码器74LS138（输出低电平有效，功能表见6-1）、数据选择器75LS153（功能表见6-2）、数据分配器74LS155（功能表见6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1所给的符号图上完成) 。
表6-1 74LS138功能表 表6-2
74LS153功能表
&&
&&
1
≥C D
L
R 'CC V 1
G 2G 3
G 4
G 5
G F “1”
min 'CC OH L OH IH V V R nI mI -≤+''max CC OL L OL IL V V R I m I -≥-min '53 2.9420.270.04CC OH L OH IH V V R K nI mI --≤==Ω
+?+?max '50.4
0.381641
CC OL L OL IL V V R K I m I --≥
=≈Ω
'--?ST A 1 A 0D 3-D 0
Y 1???0
表6-3 74LS155功能表
EN
74LS138&
A 1
A 2
A A S
B S C
S 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7
Y B
C
C
图6-1 解：
F=（A+B ）（B+C ）（A+C ） =BC A C B A ABC C AB +++ =∑m （3，5，6，7）（2分）
（18分）
七、（10分）逻辑函数(,,,)F A B C D ABD ACD AB C D =++??。已知该函数的约束条件为0A B C ABCD ??+=， （1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或表达式；（2）将逻辑函数及约束条件填入图7-2，利用卡诺图简化为最简与或非表达式。 AB CD 0001
010011
10
1110
AB CD 0001
010011
10
1110
图7-1 图7-2 解：
（1）
AB CD 0001010011101110
11
1
1??
?
00000
00（2分）
F A D B C D =?+??（3分）
（2）
a 3>
b 3a 3 b 3a 0 b 0a 1 b 1a 2 b 2A>B A
输 出
比 较 输 入级联输入'''E S G a 3b 2???a 1>b 1a 1b 0a 0
1100000000000000000
00
000
0?????
??????????????????AB CD 0001010011101110
11
1
1??
?
00000
00（2分）
F AB AC D =++（3分）
八、（8分）由四位数码比较器7485(功能表见表8-1)和四位加法器74283构成的电路如图8-1所示，若输入为2421BCD 码，（1）在真值表8-2中完成输出的填写；（2）说明该电路完成什么编码的转换。
表8-1 7485的功能表
I
I
I
I Y3
Y2
Y1
Y0
图8-1
解：
（1）（5分）
（2）2421BCD----8421BCD（3分）
1.生活如意，事业高升。
2.前程似锦，美梦成真。
3.年年今日，岁岁今朝。
4.百事大吉，万事顺利。
5.愿与同僚，共分此乐。
6.事业有成，幸福快乐。
7.生日快乐，幸福安康。
8.幸福快乐，与君同在。
数字逻辑设计试题中文+答案
2003数字逻辑考题 一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit ） 2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit ） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。 6 要使JK 触发器按'*Q Q =工作，则JK 触发器的激励方程应写为(1,1 )；如果用D 触发器实现这一转换关系，则D 触发器的激励方程应写为( Q ’ )。 7 在最简状态分配中，若状态数为n ，则所需的最小状态变量数应为（[log 2n] ）。 8 有n 个逻辑变量A ，B ，C ….W ，若这n 个变量中含1的个数为奇数个，则这n 个变量相异或的结果应为（ 1 ）。 9 一个256x4bit 的ROM 最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPROM 有18条地址输入线，其内部存储单元有（ 218 ）个。 11 所示CMOS 电路如图Fig.1，其实现的逻辑函数为F=（ A NAND B (AB)' ） （正逻辑）。 二 判断题 （每问2分，共10分） 1 （ T ）计数模为2n 的扭环计数器所需的触发器为n 个。 2 （ F ）若逻辑方程AB=AC 成立，则B=C 成立。 3 （ F ）一个逻辑函数的全部最小项之积恒等于1。 4 （ T ）CMOS 与非门的未用输入端应连在高电平上。 5 （ F ）Mealy 型时序电路的输出只与当前的外部输入有关。 Fig.1 三 （16分） 1 化简下列函数（共6分，每题3分） 1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F 2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F F +E D
北邮scilab_通信原理软件实验报告
信息与通信工程学院通信原理软件实验报告
实验二时域仿真精度分析 一、实验目的 1. 了解时域取样对仿真精度的影响 2. 学会提高仿真精度的方法 二、实验原理 一般来说，任意信号s(t)是定义在时间区间(-无穷，+无穷)上的连续函数，但所有计算机的CPU 都只能按指令周期离散运行，同时计算机也不能处理这样一个时间段。为此将把s(t)按区间[-T/2 ,+T/2 ]截短为按时间间隔dert T均匀取样，得到的取样点数为N=T/dert T. 仿真时用这个样值集合来表示信号s(t)。Dert T反映了仿真系统对信号波形的分辨率，越小则仿真的精确度越高。据通信原理所学，信号被取样以后，对应的频谱是频率的周期函数，其重复周期是1/t; 。如果信号的最高频率为 那么必须有 才能保证不发生频域混叠失真，这是奈奎斯特抽样定理。设 则称为仿真系统的系统带宽。如果在仿真程序中设定的采样间隔是，那么不能用 此仿真程序来研究带宽大于这的信号或系统。换句话说，就是当系统带宽一定的情况下，信号的采样频率最小不得小于2*Bs，如此便可以保证信号的不失真，在此基础上时域采样频率越高，其时域波形对原信号的还原度也越高，信号波形越平滑。也就是说，要保证信号的通信成功，必须要满足奈奎斯特抽样定理，如果需要观察时域波形的某些特性，那么采样点数越多，可得到越真实的时域信号。 三、实验步骤 1.将正弦波发生器模块、示波器模块、时钟模块按下图连接：
时钟设置0.01，得到的结果如下： 时钟设置0.3，以后得到的结果如下：
五、思考题 （1）观察分析两图的区别，解释其原因。 答：因为信号周期是1，而第一个图的采样周期是0.01，所以一个周期内能采样100个点，仿真出来的波形能较精确地显示成完整波形，而第二个图采样周期是0.3，所以一个周期内只有三个采样点，故信号失真了。 （2）将示波器的控制时钟的period的参数改为0.5，观察仿真结果，分析其原因。 结果如下：
北邮通原软件实验
实验一 实验目的：假设基带信号为m(t)=sin(2000πt)+2cos(1000πt)，载波频率为20kHz,请仿真出AM，DSB-SC，SSB信号，观察已调信号的波形和频谱。 1．AM信号： （1）信号的表达式 （3）流程图 AM信号 s= (1+0.3*m).*cos(2*pi*fc*t); 绘制时域波形及频谱 傅氏变换S= t2f(s,fs) （2）源代码 %AM信号的产生 fs= 800; %采样频率KHz T= 200; %截短时间ms N= T*fs; %采样点数 dt= 1/fs; t= [-T/2:dt:T/2-dt]; df= 1/T; f=[-fs/2:df:fs/2-df]; fm= 1; % kHz fc= 20; % kHz m= sin(2*pi*fm*t)+2*cos(1*fm*pi*t); s= (1+0.3*m).*cos(2*pi*fc*t); %AM 信号 S= t2f(s,fs); figure(1) plot(f,abs(S1)) title('AM信号频谱') xlabel('f') ylabel('S(f)') axis([-25,25,0,max(abs(S1))]); %xset('window',2)figure(2) plot(t,s1) title('AM信号波形') xlabel('t') ylabel('s(t)') axis([-3,3,-3,3]); （4）实验结果
精选文库 -3 -2-1 0123 -3-2 -1 1 2 3 AM 信号波形 t(ms) s (t ) -25 -20 -15 -10 -5 05 10 15 20 25 0102030405060708090 100AM 信号频谱 f(kHz) S (f )
数字逻辑 习题与答案.(优选)
习题与答案 《数字逻辑与数字系统（第四版）》，白中英 第1章习题P30 7 证明下列等式 (2) AC AB C AB C B A ABC +=++ 证明: AB AC ABC C AB C B A ABC +=+++=左式 8 用布尔代数简化下列各逻辑函数表达式 (4) C AB C B BC A AC F +++= 解: BC BC BC A C B A BC C B A BC A ABC C B A C B BC A AC F =+=++=+++=++++=) () )(())()(( 9 将下列函数展开为最小项表达式 (1) )(),,(C B A C B A F += 解: ∑=+++++=+++++=+++=+++=+=() 7,6,5,4,1()()()()(),,(m C B A C B A C B A C B A C AB ABC C B A C B A C C B A C C AB C B A C B A B A AB C B A A B B A C B A C B A F 10 用卡诺图化简下列各式 （2） C B A D A B A D C AB CD B A F ++++= 解： C 由卡诺图知，D A B A F +=
（4） ∑∑ +=?)11,10,9,3,2,1()15,14,13,0(),,,(m D C B A F 解： A C AD AC B A F ++= 12 逻辑函数 A C C B B A X ++=，试用真值表、卡诺图、逻辑图、波形图表示该函数。 解：（1）真值表 （2）卡诺图 （3）逻辑图 （4）波形图 14 输入信号A ，B ，C 的波形如图P1.2所示，试画出电路输出F1、F2的波形图 B F C B A
北京邮电大学通信原理软件实验报告
北京邮电大学实验报告 题目：基于SYSTEMVIEW通信原理实验报告
实验一：验证抽样定理 一、实验目的 1、掌握抽样定理 2. 通过时域频域波形分析系统性能 二、实验原理 低通滤波器频率与m（t）相同 三、实验步骤 1. 要求三个基带信号相加后抽样，然后通过低通滤波器恢复出原信号。 2. 连接各模块完成系统，同时在必要输出端设置观察窗。 3. 设置各模块参数。 三个基带信号的频率从上到下分别设置为10hz、12hz、14hz。 抽样信号频率设置为28hz，即2*14hz。（由抽样定理知，） 将低通滤波器频率设置为14hz，则将恢复第三个信号（其频率为14hz）进行系统定时设置，起始时间设为0，终止时间设为1s.抽样率设为1khz。 3.观察基带信号、抽样后的信号、最终恢复的信号波形
四、实验结果 最上面的图为原基带信号波形，中间图为最终恢复的信号波形，最下面的图为抽样后的信号波形。 五、实验讨论 从实验结果可以看出，正如前面实验原理所述，满足抽样定理的理想抽样应该使抽样后的波形图如同冲激信号，且其包络图形为原基带信号波形图。抽样后的信号通过低通滤波器后，恢复出的信号波形与原基带信号相同。 由此可知，如果每秒对基带模拟信号均匀抽样不少于2次，则所得样值序列含有原基带信号的全部信息，从该样值序列可以无失真地恢复成原来的基带信号。 讨论：若抽样速率少于每秒2次，会出现什么情况？ 答：会产生失真，这种失真被称为混叠失真。 六、实验建议、意见 增加改变抽样率的步骤，观察是否产生失真。
实验二:奈奎斯特第一准则 一、实验目的 （1）理解无码间干扰数字基带信号的传输； （2）掌握升余弦滚降滤波器的特性； （3）通过时域、频域波形分析系统性能。 二、实验原理 在现代通信系统中，码元是按照一定的间隔发送的，接收端只要能够正确地恢复出幅度序列，就能够无误地恢复传送的信号。因此，只需要研究如何使波形在特定的时刻无失真，而不必追求整个波形不变。 奈奎斯特准则提出：只要信号经过整形后能够在抽样点保持不变，即使其波形已经发生了变化，也能够在抽样判决后恢复原始的信号，因为信息完全恢复携带在抽样点幅度上。 奈奎斯特准则要求在波形成形输入到接收端的滤波器输出的整个传送过程传递函数满足：,其充分必要条件是x(t)的傅氏变换X ( f )必须满足 奈奎斯特准则还指出了信道带宽与码速率的基本关系。即R B =1/T B =2? N =2B N。 式中R b 为传码率，单位为比特/每秒（bps）。f N 和B N 分别为理想信道的低通截止 频率和奈奎斯特带宽。上式说明了理想信道的频带利用率为R B /B N =2。 在实际应用中，理想低通滤波器是不可能实现的，升余弦滤波器是在实际中满足无码间干扰传输的充要条件，已获得广泛应用的滤波器。 升余弦滤波器的带宽为：。其中，α为滚降系数，0 ≤α≤1， 三、实验步骤 1.根据奈奎斯特准则，设计实现验证奈奎斯特第一准则的仿真系统，同时在必 要输出端设置观察窗。设计图如下
数字逻辑考题及答案
数字逻辑试题1答案 一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )2 3、（FF ）16= ( 255 )10 4、[X]原=，真值X= ，[X]补 = 。 5、[X]反=，[X]补= 。 6、-9/16的补码为，反码为 。 7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ，其最小项之和形式为_ 。AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。 二、简答题（20分） 1、列出设计同步时序逻辑电路的步骤。（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动 2、化简)(B A B A ABC B A F +++=（5分） 答：0=F 3、分析以下电路，其中RCO 为进位输出。（5分） 答：7进制计数器。 4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。（5分）
5分 注：答案之一。 三、分析题（30分） 1、分析以下电路，说明电路功能。（10分） 解： ∑∑==) 7,4,2,1()7,6,5,3(m Y m X 2分 A B Ci X Y 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 8分 2、分析以下电路，其中X 为控制端，说明电路功能。（10分） 解：XABC C B A X ABC X C B A X C B A X C B A X F ++++?+?= 4分 )()(ABC C B A X C B A X F ++⊕⊕= 4分 所以：X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2分
数字逻辑试题与答案(独家)
一、单项选择题 1、触发器有两个稳态，存储8位二进制信息要＿ A、2 B、8 C、16 D、32 2、下列门电路属于双极型的是＿ A、OC门 B、PMOS C、NMOS D、CMOS 3对于钟控RS触发器，若要求其输出“0”状态不变，则输入的ＲＳ信号应为＿ A、RS=XD B、RS=OX C、RS=X1 D、RS=1X 4、下列逻辑电路中为时序逻辑电路的是＿ A、变量译码器 B、加法器 C、数码存储器 D、数据选择器 5、同步时序电路和异步时序电路比较，其差异在于后者＿ A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关 6、要构成容量为4K*8的RAM，需要＿片容量为256*4的RAM。 A、2 B、4 C、8 D、32 7、一个容量为1K×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8190 8、寻址容量为16K×8的RAM需要根地址线。 A.4 B.8 C.14 D.16 E.16K 9、若R A M的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输 出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 二、多项选择 10、逻辑变量的取值1和0可以表示＿ A开关的组合，断开B、电位的高低 C、真与假 D、电流的有，无 11、在何种输入情况下，“或非”运算的结果是逻辑0＿＿ A、全部输入是0 B、全部输如是1 C、任一输入为0，其他输入为1 D、任一输入为1 12、三态门输出高阻状态时，＿＿是正确的说法。 A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低C、测量电阻指针不动 13、下列触发器中，克服了空翻现象的有＿ A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器 三、判断题 14、8421码1001比0001大。 15、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。 16、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 17、优先编码器的编码信号时相互排斥的，不允许多个编码信号同时有效。 18、若两个函数具有相同的真值表，则两个逻辑函数必然相等。 19、D触发器没有记忆功能。 四、填空题 20、可以用＿＿＿＿檫除EPROM中所存的信息。
北邮-通原软件实验报告-16QAM
实验一： 16QAM调制与解调 一、实验目的 1、熟悉16QAM信号的调制与解调，掌握SYSTEMVIEW软件中，观察眼图与星座图的方 法。 2、强化SYSTEMVIEW软件的使用，增强对通信系统的理解。 二、实验原理 1、16QAM 16QAM是指包含16种符号的QAM调制方式。 16QAM 调制原理方框图： 图一16QAM调制框图 16QAM解调原理方框图： 图二16QAM解调框图 16QAM 是用两路独立的正交 4ASK 信号叠加而成，4ASK 是用多电平信号去键控载波而得到的信号。它是 2ASK 体制的推广，和 2ASK 相比，这种体制的优点在于信息传
输速率高。 正交幅度调制是利用多进制振幅键控（MASK）和正交载波调制相结合产生的。 16 进制的正交振幅调制是一种振幅相位联合键控信号。16QAM 的产生有 2 种方法： （1）正交调幅法，它是有 2 路正交的四电平振幅键控信号叠加而成； （2）复合相移法：它是用 2 路独立的四相位移相键控信号叠加而成。 在这里我们使用第一种方法。 16QAM信号的星座图： 图三16QAM星座图 上图是16QAM的星座图，图中f1(t)和f2(t)是归一化的正交基函数。各星座点等概出现。 星座图中最近的距离与解调误码率有很密切的关系。上图中的最小距离是dmin=2。 16QAM的每个星座点对应4个比特。哪个星座点代表哪4比特，叫做星座的比特映射。通常采用格雷映射，其规则是：相邻的星座点只差一个比特。 实验所需模块连接图如下所示： 图四模块连接图 各个模块参数设置：
三、实验步骤 （1）按照实验所需模块连接图，连接各个模块 （2）设置各个模块的参数： ①信号源部分：PN序列发生器产生双极性NRZ序列，频率10HZ 图五信号源设置示意图 ②载频：频率设置为100Hz。
数字逻辑试卷及答案
数字逻辑试卷及答案 TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】
《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） =+的两种标准形式分别为（）、 1．逻辑函数Y A B C （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为 （）v；当输入为，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1： 地址输入数据输出 A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0
北邮通信原理软件实验报告
通信原理软件实验报告 学院：信息与通信工程学院班级：
一、通信原理Matlab仿真实验 实验八 一、实验内容 假设基带信号为m(t)=sin(2000*pi*t)+2cos(1000*pi*t),载波频率为20kHz，请仿真出AM、DSB-SC、SSB信号，观察已调信号的波形和频谱。 二、实验原理 1、具有离散大载波的双边带幅度调制信号AM 该幅度调制是由DSB-SC AM信号加上离散的大载波分量得到，其表达式及时间波形图为： 应当注意的是，m(t)的绝对值必须小于等于1，否则会出现下图的过调制： AM信号的频谱特性如下图所示： 由图可以发现，AM信号的频谱是双边带抑制载波调幅信号的频谱加上离散的大载波分量。
2、双边带抑制载波调幅（DSB—SC AM）信号的产生 双边带抑制载波调幅信号s(t)是利用均值为0的模拟基带信号m(t)和正弦载波c(t)相乘得到，如图所示： m(t)和正弦载波s(t)的信号波形如图所示： 若调制信号m(t)是确定的，其相应的傅立叶频谱为M(f)，载波信号c(t)的傅立叶频谱是C(f),调制信号s(t)的傅立叶频谱S(f)由M(f)和C(f)相卷积得到，因此经过调制之后，基带信号的频谱被搬移到了载频fc处，若模拟基带信号带宽为W，则调制信号带宽为2W，并且频谱中不含有离散的载频分量，只是由于模拟基带信号的频谱成分中不含离散的直流分量。 3、单边带条幅SSB信号 双边带抑制载波调幅信号要求信道带宽B=2W, 其中W是模拟基带信号带宽。从信息论关点开看，此双边带是有剩余度的，因而只要利用双边带中的任一边带来传输，仍能在接收机解调出原基带信号，这样可减少传送已调信号的信道带宽。 单边带条幅SSB AM信号的其表达式： 或 其频谱图为：
北邮通原软件实验报告
北京邮电大学实验报告题目：基于SYSTEMVIEW通信原理实验报告 班级： 专业： 姓名： 成绩： 实验1：抽样定理 一．实验目的 （1）掌握抽样定理 （2）通过时域频域波形分析系统性能
二．实验原理 抽样定理：设时间连续信号m（t），其最高截止频率为fm ，如果用时间间隔为T<=1/2fm 的采样序列对m（t）进行抽样时，则m（t）就可被样值信号唯一地表示。 抽样过程原理图（时域）重建过程原理图（频域） 具体而言：在一个频带限制在（0，f h）内的时间连续信号f（t），如果以小于等于1/(2 f h)的时间间隔对它进行抽样，那么根据这些抽样值就能完全恢复原信号。或者说，如果一个连续信号f（t）的频谱中最高频率不超过f h，这种信号必定是个周期性的信号，当抽样频率f S≥2 f h时，抽样后的信号就包含原连续信号的全部信息，而不会有信息丢失，当需要时，可以根据这些抽样信号的样本来还原原来的连续信号。根据这一特性，可以完成信号的模-数转换和数-模转换过程。 三．实验步骤 1.将三个基带信号相加后抽样，然后通过低通滤波器恢复出原信号。实现验证抽样定理的仿真系统，同时在必要的输出端设置观察窗。如下图所示 2.设置各模块参数 三个基带信号频率从上至下依次为10hz、20hz、40hz。 抽样信号频率fs设置为80hz，即2*40z。（由抽样定理知，fs≥2fH）。低通滤波器频率设置为40hz 。设置系统时钟，起始时间为0，终止时间设为1s.抽样率为1khz。 3.改变抽样速率观察信号波形的变化。
五．实验建议、意见 将抽样率fs设置为小于两倍fh的值，观察是否会产生混叠失真。 实验2：验证奈奎斯特第一准则 一．实验目的 （1）理解无码间干扰数字基带信号的传输； （2）掌握升余弦滚降滤波器的特性； （3）通过时域、频域波形分析系统性能。 二．实验原理 基带传输系统模型 奈奎斯特准则提出：只要信号经过整形后能够在抽样点保持不变，即使其波形已经发生了变化，也能够在抽样判决后恢复原始的信号，因为信息完全恢复携带在抽样点幅度上。 无码间干扰基带传输时，系统冲击响应必须满足x(nTs)=1(n=0); x(nTs)=0(n=!0)。相应的推导出满足x(t)的傅里叶变换X(f)应满足的充分必要条件： 该充要条件被称为无码间干扰基带传输的奈奎斯特准则。 奈奎斯特准则还指出了信道带宽与码速率的基本关系。即Rb=1/Tb=2?N=2BN。说明了理想信道的频带利用率为Rb/BN=2。 在实际应用中，理想低通滤波器是不可能实现的，升余弦滤波器是在实际中满足无码间干扰传输的充要条件，已获得广泛应用。 三．实验步骤 1.根据奈奎斯特准则，设计实现验证奈奎斯特第一准则的仿真系统，同时在必要输出端设置观察窗。如下图所示
(完整版)数字逻辑期末试卷(B卷)试题及答案
华东师范大学期末试卷(B) 2009 — 2010 学年第 一 学期 课程名称：___数字逻辑________ 学生姓名：___秦宽________________ 学 号：_2013041046__________________ 专 业：____软件工程_______ 年级/班级：13级软件工程 课程性质：公共必修、公共选修、专业必修、专业选修 一、填空题 (20分，每空2分) 1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD 2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为 。 答案：与逻辑 3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。 答案：))((C A B A F D ++= ∑=m F (5，6，7) 2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。 答案：'D A + 4. 从结构上看，时序逻辑电路的基本单元是 。 答案：触发器 5. JK 触发器特征方程为 。 答案：Q K JQ ''+ 6.A/D 转换的一般步骤为：取样，保持， ，编码。 答案：量化
二、选择题 (20分，每题2分) 1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。 A) 6 B) 7 C) 8 D) 51 答案：B 2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。 A) 2 B) 4 C) 6 D) 7 答案：D 3. 为实现“线与”逻辑功能，应选用（ ）。 A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C 4. 图1所示逻辑电路为( )。 A) “与非”门 B) “与”门 C)“或”门 D) “或非”门 图1 答案：A 5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。 A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B 6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。 B C
数字逻辑习题及答案.
数字逻辑习题及答案 一. 填空题 1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。 2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。 3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。 4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。 5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。 二. 选择题 1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。 a. 集电极开路； b. 三态门； c. 灌电流； d. 拉电流2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。 a. 电压； b.电流； c. 灌电流； d. 拉电流 3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，
欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。 a. 编码器； b. 译码器； c. 多路选择器； d. 数值比较器； e. 加法器； f. 触发器； ｇ. 计数器； h. 寄存器 4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何 上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码 5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为 1 。 a. 不确定； b. 0 ； c. 1 三. 简答题 1．分别写出（或画出）JK 、D 、T 和T ’四个触发器的特征方程、真 值表和状态转换图。 2．请分别完成下面逻辑函数的化简。 1). )DE C B A (*)E D )(C B A (F ++++++= 答：原式)DE C B A (*)]E D ()C B A ([+++++++= )DE )C B A ((*))DE )C B A ((++++++=)) C B A ()C B A ((DE DE )C B A ()C B A (+++++++++++= DE = 2). )EH D B A )(B A )(C A )(C B A (F +++++++= 答：原式的对偶式为： ) H E (ABD AB AC C AB 'F ++++= ))H E (BD B C C B (A ++++=)] H E (BD B B C [A ++++==A A )'A ()''F (===∴原式 3．请分别说明A/D 与D/A 转换器的作用，说明它们的主要技术指标， 并进一步说明在什么情况下必须在A/D 转换器前加采样·保持电路。 答：A/D 与D/A 转换器分别能够将模拟量转换成数字量与数字量转换 成模拟量，通过这样的转换电路，能够将模拟系统和数字系统联
数字逻辑试题及答案
期数字逻辑试题A 一、填空题（共15分，每空1分） 1、分别写出逻辑函数的五种表示方法（）、（）、（）、（）、（）。２、数字逻辑电路的两大种类分别是（）电路，（）电路。 ３、( )和( )是衡量A/D转换器D/A转换器性能优劣的主要指标。 ４、消除竞争冒险的4种方法分别是（）、（）、（）、（）。 ５、５５５定时器电路提供了一个复位电平为（）和置位电平为（）。 二、选择题（共10分，每题５分） １、将（１７5）10十进制数转换为二进制数下列选择结果中正确的是（）。 A、二进制数（１１０１０１１１）2 B、二进制数（１０１１００１１）2 C、二进制数（１００１１０１０）2 D、二进制数（１０１０１１1 1）2 ２、运用摩根定理变换Y=X Q Z 的表达式，下列选择中正确的是（）。 A、Y=( X + Q + Z ) B、Y=(X + Q +Z) C、Y=(X + Q + Z) D、Y=( X + Q + Z ) 三、综合题（共２０分，每题１０分） １、对如图电路分别写出E = 0 或E = 1 时，函数F 的逻辑表达式。 ２、用图形法化简函数为最简与或式 F(A,B,C,D)=∑M(0,1,2,3,6,8)+∑D(10,11,12,13,14,15) 四、组合逻辑电路分析、设计题（共２5分，1题１０分,2题15分） １、写出下图电路（电路由四个或非门组成）输出信号的逻辑表达式，并说明其功能。 F
２、用集成译码器74LS138实现下列组合逻辑函数 Z1=AB+AB+BC Z2=AB+BC+CA 3０分，每题15分） １、一个时序逻辑电路如下图所示（由两个D触发器组成），请画出其状态图。 CP ２、用JK触发器设计一个同步、上升沿触发的四进制计数器。状态图如下 /0 /0 /0 /1
2020秋西安电子科技大学《数字逻辑电路》大作业期末试题及答案
学习中心/函授站_ 姓名学号 西安电子科技大学网络与继续教育学院 2020 学年下学期 《数字逻辑电路》期末考试试题 （综合大作业） 题号一二三四总分 题分30 10 30 30 得分 考试说明： 1、大作业试题于2020 年10 月15 日公布： （1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷； （2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷； （3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整； 2、考试必须独立完成，如发现抄袭、雷同均按零分计； 3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写 完成，要求字迹工整、卷面干净。 一、单项选择题（每小题2 分，共40 分） 1、下列各数中与十进制数101 不相等的数是（ D ）。 A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）16 2、八进制数（35）8的8421BCD 是（ B ）。 A．0011 1000B．0010 1001C．0011 0101D．0010 1100 3、为使与非门输出为1 则输入（ A ）。 A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可 4、函数F AC BC AB与其相等的表达式是（ B ）。 A．BC B．C+AB C．AC AB D．AB
5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。 A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=011 6、四变量的最小项ABCD 的逻辑相邻项是（ A ）。 A ．ABCD B ．ABCD C ．ABC D D ．ABCD 7、函数F ABC B .C (A D )BC 的对偶式是（ C ）。 A ． G (A B C )(B C )(AD B C ) B ．G A B C (B C )AD B C C ．G A B C (B C )(A D B C ) D ．G A B C (B C )A D B C 8、F A B C ADE BDE ABC 的最简式为（ A ）。 A ．1 B ．ABC DE C ．ABC D ．A+BDE+CDE 9、 函数F AC BC AB 的最简与非式为（ D ）。 10、 函数F A B C A .B .D AC ACD AB .D 的最简与或式为 （ D ）。 A ．F BC AD B ．F B C AD C ．F AB AC BD D ．F AB AC BD 11、 函数F (ABCD ) (0,1,3,4,5,7,12)，约束条件为BCD ABD 0 ，其 最简与或非式是（ C ）。 A ．F A .C AD BD B ．F CD AB AD A ． B ． C ． D ． B A B A C B C B B A . C A B A . . A B C A
《数字逻辑电路》试题及答案
、填空题( 1-5小题每空 1分， 6-10 小题每空 2分，共20分) 1.(16.25) 10 = ( _____________________ ) 2 = ( ) 8 = ( ) 16 2．三态门输出的三种状态分别为：、和。 3.基本 RS 触发器的约束条件是______________ 。 4.多谐振荡器是一种波形_______ 电路，它没有稳态，只有两个_______ 。 5.把 JK 触发器改成 T 触发器的方法是____________ 。 6.F(A,B,C,D) A (B C (D E) ) 的对偶式为________________________________ 7．十进制数( -12 )的补码形式为_____________________ 。 8.某信号采集系统要求一片 A/D 转换器集成芯片在 1S内对 16 个热电偶的输出电压分时进行 A/D 转换。已知热电偶输出电压范围为 0~0.025V(对应 0~450 o C温度范围)，需要分辨的温度为 0.1 o C，试问选用位的 A/D 转换器。 9.RAM 存储器地址线 4 条，数据线 8 条，其存储容量为_______ 。 10.写出下图有 ROM 构成的组合逻辑函数式 Y2= ____________________ 。 二、逻辑函数化简证明题(共 3题，共 20 分) 1.(6 分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB ) 2.(6 分)证明下面逻辑恒等式，方法不限。(A C )(B D)(B D ) AB BC 3．(8 分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。F(A,B,C,D) ABC ABD C D ABC ACD ACD
北邮微原软件实验报告
2013年微机原理软件实验报告 学院：信息与通信工程学院 班级：2011211104 姓名：
实验二分支,循环程序设计 一.实验目的: 1.开始独立进行汇编语言程序设计; 2.掌握基本分支,循环程序设计; 3.掌握最简单的DOS 功能调用 二.实验内容: 1.安排一个数据区,内存有若干个正数,负数和零.每类数的个数都不超过9. 2.编写一个程序统计数据区中正数,负数和零的个数. 3.将统计结果在屏幕上显示. 三.预习题 1.十进制数0 -- 9 所对应的ASCII 码是什么? 如何将十进制数0 -- 9 在屏幕上显示出来? 0-9的ACSII码为，30h,31h,32h,34h,35h,36h,37h,38h,39h, 将要显示的数加上30h,得到该数的ACSII码，再利用DOS功能调用显示单个字符 2.如何检验一个数为正,为负或为零? 你能举出多少种不同的方法? 利用cmp指令，利用TEST指令，将该数与0相与，将该数与0相减，观察标志位。
四．程序流程图
五.源程序 DATA SEGMENT ;数据段 NUM DB 1,2,-2,3,-3,5,2,4,-6,-11,100,0,0,34,-55,-33,0 ;待处理数据COUNT EQU $-NUM ;数据个数 MINUS DB 0 ;小于零的个数 ZERO DB 0 ;等于零的个数 PLUS DB 0 ;大于零的个数 RESULT DB 'NEGNUM=',?,0AH,0DH,'ZERONUM=',?,0AH,0DH,'POSNUM=',?,0AH,0DH,'$' ;结果显示字符串 DATA ENDS STACK SEGMENT STACK 'STACK' ;堆栈段 DW 50 DUP(?) STACK ENDS CODE SEGMENT ;代码段 ASSUME CS:CODE,DS:DATA,SS:STACK START: MOV AX,DATA MOV DS,AX MOV CX,COUNT MOV SI,OFFSET NUM AGAIN: MOV AL,[SI] ;循环比较 CMP AL,0 JGE NEXT1 INC MINUS JMP DONE NEXT1: JZ NEXT2 INC PLUS JMP DONE NEXT2: INC ZERO DONE: INC SI LOOP AGAIN ;返回结果 MOV DI,OFFSET RESULT MOV AL,MINUS ADD AL,30H MOV BYTE PTR[DI+7],AL MOV AL,ZERO ADD AL,30H MOV BYTE PTR[DI+18],AL MOV AL,PLUS ADD AL,30H MOV BYTE PTR[DI+28],AL
数字逻辑设计试题中文答案
2003数字逻辑考题 一填空题（每空1分，共15分） 1 [19]=[ 11010 ] （假设字长为5bit）Gray10 2 若X=+1010，则[X]=（00001010），[-X]=（11110110 ），（假设字长为8bit）补原 3 [26.125]=[ 1A.2 ]=[ 00100110.000100100101 ]8421BCD 10164 65进制的同步计数器至少有( 7)个计数输出端。 5 用移位寄存器产生11101000序列，至少需要( 3)个触发器。 Q*?Q'工作，则JK触发器的激励方程应写为(1,1 )；如果用6 要使JK触发器 按D触发器实'。Q )现这一转换关系，则D触发器的激励方程应写为( 。）在最简状态分配中，若状态数为n，则所需的最小状态变量数应为（[logn]7 2个变量相异或n的个数为奇数个，则这1.W，若这n个变量中含有n 个逻辑变量A，B，C…8 ）。1的结果应为（ ）输入的组合逻辑函数。8 4 ）个（9一个256x4bit的ROM 最多能实现（18）个。条地址输入线，其内部存储单元有（210一个EPROM 有18。）（正逻辑）（ A NAND B (AB)'，其实现的逻辑函数为11所 示CMOS电路如图F=Fig.1+E D TT （每问二判断题2分，共10分）43F 个。2n的扭环计数器所需的触发器为n）计数模为（T 1 A T）若逻辑方程AB=ACB=C成立。成立，则2 （ F 2）一个逻辑函数的全部最小项之积恒等于1。 3 （ F B T 1与非门的未用输入端应连在高电平上。T ）CMOS（ 4 ）Mealy型时序电路的输出只与当前的外部输入有关。（ 5 F Fig.1 三（16分）1化简下列函数（共3分）6分，每题?????15,11,13,7,8,910,,FA,BC,D?,m0,23,）1 ????????145313121086DCBFA,,,?m1,,,,,?d0,,,）2
数字逻辑电路 吉林大学考试题库答案
数字逻辑电路 一、单选题 1.一块数据选择器有三个地址输入端，则它的数据输入端应有（）C. 8 2. 已知，左式和右式的两个逻辑图分别是X和Y，产生竞争—冒险的是 A. X 3.同步计数器和异步计数器比较，同步计数器的显著优点是 A. 工作速度高 4. 下列说法正确的是（） C. （3）是下降沿触发的主从触发器 5.组合逻辑电路通常由___ 组合而成 A. 门电路 6.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）D. 翻转 7.十进制数25用8421BCD码表示为 B. 0010 0101 8.十进制数555的余3码为 C. 100010001000 9.五个D触发器构成环形计数器其计数长度为 A. 5 10.四位比较器（74LS85）的三个输出信号A〉B，A=B，A＜B中，只有一个是有效信号时，它呈现 B. 低电平 11.欲使D触发器按Qn + 1=Qn工作应使输入D= D. Q 12.和二进制码1100对应的格雷码是（）C. 1010 13.在下列逻辑电路中不是组合逻辑电路的有 D. 寄存器 14.欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是（）B.
6 15.十六路数据选择器的地址输入（选择控制）端有（）个 C. 4 16.全部的最小项之和恒为 B. 1 17.与CT4000系列相对应的国际通用标准型号为 B. CT74LS低功耗肖特基系列 18.一个触发器可记录一位二进制代码它有（）个稳态 C. 2 19.边沿式D触发器是一种（）稳态电路 C. 双 20.优先编码器的编码 B. 不是唯一的 1.下列说法正确的是（）C. 上述扩展需要一个二线－四线译码器 2.正逻辑是指 C. 高电平用“1”表示，低电平用“0”表示 3.下列说法不正确的是 A. 当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 4.设计一个6进制的同步计数器,需要（）个触发器 A. 3 6.下列说法不正确的是（） D. A/D转换除了存在选项B中的两种误差，就不存在其他误差了 8.相同为“0”不同为“1”它的逻辑关系是 C. 异或逻辑 9.四位DAC和八位DAC的输出最小电压一样大，那么他们的最大输出电压 B. 前者大于后者 10.下列逻辑电路中为时序逻辑电路的是 C. 数码寄存器 11.对于四变量逻辑函数，最小项有（）个 D. 16 12.下列关于555定时器说法正确的是（） B. 施密特触发器的回差电压?VT 与5号管脚有关