半导体外延工艺的良率提升

在半导体产业中，良率分析一直是个热门话题。投资方几十亿的资金投在晶圆制造的设备上，谁都希望能够快速收回投资成本。而对于技术部门来说，加速良率学习并提高良率是一项重要的工作。

如果要维持一定的竞争力，就至少要求不能增加浪费在寻找和改正制造问题的时间。谁能把良率提高10%，就可以替企业省下一年数亿的资金。由于半导体工艺的高度复杂性，往往需要依托统计分析技术，才能突破良率提升的瓶颈，这一点在很多国内外先进的高科技企业中已经达成了共识。

例如，某全球知名的半导体公司上海厂在外延沉积的工艺处理中，OOC Rate （失控率）极高，平均水平仅为30%左右，导致生产周期拖长，严重影响了该厂的生产能力，对月产3000片的要求造成极大威胁；而且增加了额外的生产成本，严重影响公司的既定利润目标的实现。因此，该厂领导下决心建立专案小组来解决多年来一直没有解决的顽症，改进这方面的工作。

图一外延的工艺流程图

晶圆制备中的外延基本工艺流程如图一所示，根据对OOC Rate 的初步分析发现，缺陷主要来源于RS （表面电阻阻值）、RS UNIF （表面电阻均匀性）、THK （厚度）和THK UNIF （厚度均匀性）四大类型。再深入研究下去，发现影响这四大缺陷类型的潜在原因有很多，诸如Big etch 、Wrong Wafer 、MFC usage 、Slit purge 等等，通过在工业界内常用的鱼骨形式得到如图二所示的定性分析结果。

图二Low OCC Rate的鱼骨图分析

虽然我们可以根据工程技术中的已有经验排除一些次要的原因，明确一些重要因子的设置。但是实在无法对H2 main（即Main Flow）、H2 split（即Slit Purge）和MDOP3（即Dope Gas Flow）这三个关键因子做出明确的设定。怎么办？还是得借助统计建模与预测来实现。

图三JMP刻画器的优化结果

由图三可知，无论这些工程数据是来源于Big Data（比如日积月累的历史生产记录），还是精心设计的DOE（实验设计）结果，只要它们具有有代表性，就不仅可以精确地量化这三个关键因子对RS、RS UNIF、THK和THK UNIF的影响程度，而且可以根据其内在的模型公式，确认当H2 main=22.84、H2 split=6.21、MDOP3=95.68时，总体不良率是最低的。

根据以上定性和定量的分析，工程师重新设置了工艺的区域范围，确定了Process Recipe，从最近两个月的实际运行结果来看，先前的量化分析结论完全正确，OOC Rate从30%以上显著下降到10%以下（如图四所示），达到了预期的设计目标。由此带来的可喜效果是平均每个工作日增加产能21.4片，节省5.6 test wafer/day。经财务部门审核确定，如果按去年的生产任务量计算，可节约成本高达美金1,625,824元！

图四OOC Rate的运行图

这种质量改进项目的成功实施，突破性地解决了制造部门多年来无法解决的迫切问题，开辟了一条分析与解决复杂问题的新道路。更重要的是，在当前国家高度重视半导体制造业的新形势下，这种精细化的思路与方法具有重大的指导意义。如何提高国内企业的核心竞争力？如何缩小与世界顶级企业的技术差距？答案可能会有很多，但基于强大而友好的统计分析方法论的高级良率提升方案肯定是其中不可或缺的内容之一。

《半导体物理学》期末考试试卷参考答案(A卷)-往届

赣南师范学院第1页共2页 2010–2011学年第一学期期末考试参考答案（A 卷）开课学院：物电学院课程名称：半导体物理学考试形式：闭卷，所需时间：120分钟注意事项：1、教师出题时请勿超出边界虚线； 2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。一、填空题（共30分，每空1分） 1、电子空穴电子 2、替位式间隙式 3、 01 ()1exp() F f E E E k T = -+ 在热平衡状态下，电子在允许的量子态上如何分布 0()F E E k T B f E e --= 前者受泡利不相容原理的限制 4、电子空穴 00n p 电子-空穴对 n p = 多数少数多数注入的非平衡多数载流子浓度比平衡时的多数载流子浓度小得多少数注入的非平衡少数载流子浓度比平衡时的少数载流子浓度大得多 5、电子在导带和价带之间的直接跃迁，引起电子和空穴的直接复合电子和空穴通过禁带的能级（复合中心）进行复合发射光子发射声子将能量给予其它载流子，增加它们的动能 6、半导体表面非平衡载流子浓度比内部高扩散扩散漂移漂移二、选择题（共10分，每题2分） 1、A 2、B 3、D 4、C 5、B 三、计算题（共60分）一、1、解：（1）因为n p nq pq σμμ=+，又2 i np n =，所以 22i n p i n nq q n n σμμ=+≥= 根据不等式的性质，当且仅当n nq μ＝2 i p n q n μ时，上式取等。解得：1/2 ( )p i n n n μμ=，即此时电导率σ最小。相应地，此时21/2 ()i n i p n p n n μ μ== （ 2）对本征Ge ： 13 19 2() 2.510 1.610 (19003800)2.2810(/) i i n p n q S cm σμμ--=+ =????+ =? 在最小电导率条件下： min 1319((2(2.510)(1.610)/n p i n q n q n S cm σμμ--2=+ =2 =???? =2.12?10() （3）当材料的电导率等于本征电导率时，有： 00()n p i n p n q p q n q μ μμμ+=+ 即：2 00 ()i n p i n p n n q q n q n μμμμ+=+ 整理得:2 2 00()0n i n p i p n n n n μμμμ-++= 解得:0n n = 带入数据得：00()2i i n n n n ==舍或

半导体工艺讲解

半导体工艺讲解(1)--掩模和光刻（上）概述光刻工艺是半导体制造中最为重要的工艺步骤之一。主要作用是将掩膜板上的图形复制到硅片上，为下一步进行刻蚀或者离子注入工序做好准备。光刻的成本约为整个硅片制造工艺的1/3，耗费时间约占整个硅片工艺的40～60%。光刻机是生产线上最贵的机台，5～15百万美元/台。主要是贵在成像系统（由15～20个直径为200～300mm的透镜组成）和定位系统（定位精度小于 10nm）。其折旧速度非常快，大约3～9万人民币/天，所以也称之为印钞机。光刻部分的主要机台包括两部分：轨道机（Tracker），用于涂胶显影；扫描曝光机（Scanning ) ?光刻工艺的要求：光刻工具具有高的分辨率；光刻胶具有高的光学敏感性；准确地对准；大尺寸硅片的制造；低的缺陷密度。 ? 光刻工艺过程一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。 ?1、硅片清洗烘干（Cleaning and Pre-Baking）方法：湿法清洗＋去离子水冲洗＋脱水烘焙（热板150～2500C,1～2分钟，氮气保护）目的：a、除去表面的污染物（颗粒、有机物、工艺残余、可动离子）；b、除去水蒸气，是基底表面由亲水性变为憎水性，增强表面的黏附性（对光刻胶或者是HMDS-〉六甲基二硅胺烷）。 2、涂底（Priming) 方法：a、气相成底膜的热板涂底。HMDS蒸气淀积，200～2500C,30秒钟；优点：涂底均匀、避免颗粒污染；? ?b、旋转涂底。缺点：颗粒污染、涂底不均匀、HMDS用量大。目的：使表面具有疏水性，增强基底表面与光刻胶的黏附性。 3、旋转涂胶（Spin-on PR Coating）方法：a、静态涂胶（Static）。硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂（原光刻胶的溶剂约占65～85%,旋涂后约占10～20%）；

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）

半导体工艺流程

1、清洗集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水；且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即采用无机酸将其氧化去除，最后用超纯水进行清洗，如图1 —6所示。图1—6硅片清洗工艺示意图工具的清洗基本米用硅片清洗同样的方法。 2、热氧化热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为：

Si + O2f SiO2 3、扩散扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常分为沉积源和驱赶两步，典型的化学反应为： 2PH3 f 2P + 3H2 4、离子注入离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上形成了沟槽。光刻胶基片------------ ?涂胶后基片 1 1 1 1 ~ 显影后基片V------------- 曝光后基片 6、湿法腐蚀和等离子刻蚀

半导体物理期末试卷(含部分答案

一、填空题 1．纯净半导体Si 中掺错误！未找到引用源。族元素的杂质，当杂质电离时释放电子。这种杂质称施主杂质；相应的半导体称 N 型半导体。 2．当半导体中载流子浓度的分布不均匀时，载流子将做扩散运动；在半导体存在外加电压情况下，载流子将做漂移运动。 3．n o p o =n i 2标志着半导体处于平衡状态，当半导体掺入的杂质含量改变时，乘积n o p o 改变否？不变；当温度变化时，n o p o 改变否？改变。 4．非平衡载流子通过复合作用而消失，非平衡载流子的平均生存时间叫做寿命τ，寿命τ与复合中心在禁带中的位置密切相关，对于强p 型和强n 型材料，小注入时寿命τn 为，寿命τp 为 . 5．迁移率是反映载流子在电场作用下运动难易程度的物理量，扩散系数是反映有浓度梯度时载 q n n 0=μ ，称为爱因斯坦关系式。 6．半导体中的载流子主要受到两种散射，它们分别是电离杂质散射和晶格振动散射。前者在电离施主或电离受主形成的库伦势场下起主要作用，后者在温度高下起主要作用。 7．半导体中浅能级杂质的主要作用是影响半导体中载流子浓度和导电类型；深能级杂质所起的主要作用对载流子进行复合作用。 8、有3个硅样品，其掺杂情况分别是：甲含铝1015cm -3 乙. 含硼和磷各1017 cm -3 丙含镓1017 cm -3 室温下，这些样品的电阻率由高到低的顺序是乙甲丙。样品的电子迁移率由高到低的顺序是甲丙乙。费米能级由高到低的顺序是乙> 甲> 丙。 9．对n 型半导体，如果以E F 和E C 的相对位置作为衡量简并化与非简并化的标准，那么 T k E E F C 02>- 为非简并条件； T k E E F C 020≤-< 为弱简并条件； 0≤-F C E E 为简并条件。 10．当P-N 结施加反向偏压增大到某一数值时，反向电流密度突然开始迅速增大的现象称为 PN 结击穿，其种类为：雪崩击穿、和齐纳击穿（或隧道击穿）。 11．指出下图各表示的是什么类型半导体？ 12. 以长声学波为主要散射机构时，电子迁移率μn 与温度的 -3/2 次方成正比 13 半导体中载流子的扩散系数决定于其中的载流子的浓度梯度。 14 电子在晶体中的共有化运动指的是电子不再完全局限在某一个原子上，而是可以从晶胞中某一点自由地运动到其他晶胞内的对应点，因而电子可以在整个晶体中运动。二、选择题 1根据费米分布函数，电子占据（E F +kT ）能级的几率 B 。 A ．等于空穴占据（E F +kT ）能级的几率 B ．等于空穴占据（E F －kT ）能级的几率 C ．大于电子占据E F 的几率 D ．大于空穴占据 E F 的几率 2有效陷阱中心的位置靠近 D 。 A. 导带底 B.禁带中线 C ．价带顶 D ．费米能级 3对于只含一种杂质的非简并n 型半导体，费米能级E f 随温度上升而 D 。 A. 单调上升 B. 单调下降 C ．经过一极小值趋近E i D ．经过一极大值趋近E i 7若某半导体导带中发现电子的几率为零，则该半导体必定＿D ＿。 A ．不含施主杂质 B ．不含受主杂质 C ．不含任何杂质 D ．处于绝对零度

芯片制造-半导体工艺教程

芯片制造-半导体工艺教程 Microchip Fabrication ----A Practical Guide to Semicondutor Processing 目录: 第一章:半导体工业[1][2][3] 第二章:半导体材料和工艺化学品[1][2][3][4][5]第三章:晶圆制备[1][2][3] 第四章:芯片制造概述[1][2][3] 第五章:污染控制[1][2][3][4][5][6] 第六章:工艺良品率[1][2] 第七章:氧化第八章:基本光刻工艺流程-从表面准备到曝光第九章:基本光刻工艺流程-从曝光到最终检验第十章:高级光刻工艺第十一章:掺杂第十二章:淀积第十三章:金属淀积第十四章:工艺和器件评估第十五章:晶圆加工中的商务因素第十六章:半导体器件和集成电路的形成第十七章:集成电路的类型第十八章:封装附录:术语表

#1 第一章半导体工业--1 芯片制造-半导体工艺教程点击查看章节目录 by r53858 概述本章通过历史简介，在世界经济中的重要性以及纵览重大技术的发展和其成为世界领导工业的发展趋势来介绍半导体工业。并将按照产品类型介绍主要生产阶段和解释晶体管结构与集成度水平。目的完成本章后您将能够： 1. 描述分立器件和集成电路的区别。 2. 说明术语“固态，” “平面工艺”，““N””型和“P”型半导体材料。 3. 列举出四个主要半导体工艺步骤。 4. 解释集成度和不同集成水平电路的工艺的含义。 5. 列举出半导体制造的主要工艺和器件发展趋势。一个工业的诞生电信号处理工业始于由Lee Deforest 在1906年发现的真空三极管。1真空三极管使得收音机, 电视和其它消费电子产品成为可能。它也是世界上第一台电子计算机的大脑，这台被称为电子数字集成器和计算器（ENIAC）的计算机于1947年在宾西法尼亚的摩尔工程学院进行首次演示。这台电子计算机和现代的计算机大相径庭。它占据约1500平方英尺，重30吨，工作时产生大量的热，并需要一个小型发电站来供电，花费了1940年时的400, 000美元。ENIAC的制造用了19000个真空管和数千个电阻及电容器。真空管有三个元件，由一个栅极和两个被其栅极分开的电极在玻璃密封的空间中构成(图1.2)。密封空间内部为真空，以防止元件烧毁并易于电子的====移动。真空管有两个重要的电子功能，开关和放大。开关是指电子器件可接通和切断电流；放大则较为复杂，它是指电子器件可把接收到的信号放大，并保持信号原有特征的功能。真空管有一系列的缺点。体积大，连接处易于变松导致真空泄漏、易碎、要求相对较多的电能来运行，并且元件老化很快。ENIAC 和其它基于真空管的计算机的主要缺点是由于真空管的烧毁而导致运行时间有限。这些问题成为许多实验室寻找真空管替代品的动力，这个努力在1947年12月23曰得以实现。贝尔实验室的三位科学家演示了由半导体材料锗制成的电子放大器。

半导体工艺复习题剖析

填空20’ 简答20’ 判断10’ 综合50’ 第一单元 1.一定温度，杂质在晶体中具有最大平衡浓度，这一平衡浓度就称为什么？固溶度 2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24）有坩埚：直拉法、磁控直拉法无坩埚：悬浮区熔法 3.外延工艺按方法可分为哪些？（P37）气相外延、液相外延、固相外延和分子束外延 4.Wafer的中文含义是什么？目前常用的材料有哪两种？晶圆；硅和锗 5.自掺杂效应与互扩散效应（P47-48）左图：自掺杂效应是指高温外延时，高掺杂衬底的杂质反扩散进入气相边界层，又从边界层扩散掺入外延层的现象。自掺杂效应是气相外延的本征效应，不可能完全避免。自掺杂效应的影响： ○1改变外延层和衬底杂质浓度及分布 ○2对p/n或n/p硅外延，改变pn结位置右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质互相扩散，引起

衬底与外延层界面附近的杂质浓度缓慢变化的现象。不是本征效应，是杂质的固相扩散带来（低温减小、消失） 6.什么是外延层？为什么在硅片上使用外延层？ 1)在某种情况下，需要硅片有非常纯的与衬底有相同晶体结构的硅表面，还要保持对杂质类型和浓度的控制，通过外延技术在硅表面沉积一个新的满足上述要求的晶体膜层，该膜层称为外延层。 2)在硅片上使用外延层的原因是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。外延在CMOS 集成电路中变得重要起来，因为随着器件尺寸不断缩小它将闩锁效应降到最低。外延层通常是没有玷污的。 7.常用的半导体材料为何选择硅？ 1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。 2）更高的熔化温度允许更宽的工艺容限。硅 1412℃>锗 937℃。 3）更宽的工作温度。用硅制造的半导体件可以用于比锗更宽的温度范围，增加了半导体的应用范围和可靠性。 4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲。 8.液相掺杂浓度计算（P29）第二单元 1.二氧化硅结构中的氧原子可分为哪几种？（P66）桥键氧原子和非桥键氧原子 2.SiO 2的掩蔽作用硅衬底上的SiO2作掩膜要求杂质在SiO2层中的扩散深度X j 小于SiO2本身的厚度X SiO2 2 2j SiO SiO j 'j Si x D x x x D >=2Si SiO D 1D ?>

半导体工艺讲解

半导体工艺讲解（1）--掩模和光刻（上）概述光刻工艺是半导体制造中最为重要的工艺步骤之一。主要作用是将掩膜板上的图形复制到硅片上，为下一步进行刻蚀或者离子注入工序做好准备。光刻的成本约为整个硅片制造工艺的1/3，耗费时间约占整个硅片工艺的40?60% 光刻机是生产线上最贵的机台，5?15百万美元/台。主要是贵在成像系统（由15?20个直径为200?300mm勺透镜组成）和定位系统（定位精度小于10nm。其折旧速度非常快，大约3?9万人民币/天，所以也称之为印钞机。光刻部分的主要机台包括两部分：轨道机（Tracker ），用于涂胶显影；扫描曝光机（Scanning ）光刻工艺的要求：光刻工具具有高的分辨率；光刻胶具有高的光学敏感性; 准确地对准；大尺寸硅片的制造；低的缺陷密度。光刻工艺过程一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。 1、硅片清洗烘干(Cleaning and Pre-Baking ) 方法：湿法清洗+去离子水冲洗+脱水烘焙（热板150?2500C,1?2分钟, 氮气保护）目的：a、除去表面的污染物（颗粒、有机物、工艺残余、可动离子）；除去水 b、蒸气，是基底表面由亲水性变为憎水性，增强表面的黏附性（对光刻胶或者是HMD?六甲基二硅胺烷）。 2、涂底（Priming）方法：a、气相成底膜的热板涂底。HMD蒸气淀积，200?2500C,30秒钟; 优点：涂底均匀、避免颗粒污染；b、旋转涂底。缺点：颗粒污染、涂底不均匀、HMD用量大。目的：使表面具有疏水性，增强基底表面与光刻胶的黏附性。 3、旋转涂胶(Spin-on PR Coati ng ) 方法：a、静态涂胶（Static ）。硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂（原光刻胶的溶剂约占65?85%旋涂后约占10?20% ; b、动态 (Dynamic)。低速旋转 (500rpm_rotation per minute )、滴胶、加速旋转(3000rpm)、甩胶、挥发溶剂。

良率提升改善实录(完结篇)

良率提升改善实录(完结篇) 2012.09.05 在所有的改善过程中或结束后，基本上都有检讨会或发表会，这个讨论或表演的舞台也是最精彩的一段，他可以激发出新的创意、他可以表现出所有成员的努力成果、他可以展示大家的绩效、他可以做为后继者的标干、他也可以让老板多拿出一些钞票来发发滴….. 因此，为了我们的检讨、表演或表达能够有超水平的演出，就准备上必须做到: 1.将每项工作的一开始，就订下最后要表演报告的形式、内容、成绩定义及衡量方法。 2.一定要将整个工作周期至少再分为四至五个段落来定期检视进度的机制(如顾问一个月来一次，那我们至少每周要检讨一次)，虽然每天都看着每天的问题，但仍须以原设定的目标项目及目标标准定期检视状况。 3.而检讨的表达就须用已订下的表达形式、内容及应有的成绩进度做跟进。 4.分段成绩的时间表设定，一定要设定在顾问来的一周以前完成，否则，会达不成的机会太大。 5.这个检讨，最上层主管及在线主管一定要到场一起面对进度及成绩，也一起面对方法及原则的选定，也一起面对表达的手法或手段。 6.这检讨会，翻译人员一定要参加，如此在真正的发表会上，翻译才比较能掌握发言的背景及前题，而且这定期进度的检视结果一定要给顾问，才会给整个团队压力。 7.在顾问来之前的三天，一定要做一次全面的全场完整预演，看还有什么须要准备或修正，若有的话，通宵也要弄出来。 8.所有现象，原因，结构说明都须有明确清楚的相片或示意图表达，要给看不懂的人看懂，不是给看的懂的人看的。 9.在报告时一定要先明确说明经营上的意义，和发誓的目标有什么相关。 10.在报告时一定要明确表达规格及和规格的差异(或目标和目标的差异)要用图示。 11.在报告时一定要先说明原来的成绩位置、现在的成绩位置和目标的差异。 12.接着才可说我们分析了什么，做了什么改善，一定要用图示现象、原因、解法，也一定要说明接下来进一步还要做什么。 13.在问题分析及对策说明时，一定要用基础物理，算数及逻辑做全面性的基础推理

半导体制造工艺流程

半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结：半导体元件制造过程可分为前段（FrontEnd）制程晶圆处理制程（WaferFabrication；简称WaferFab）、晶圆针测制程（WaferProbe）；後段（BackEnd）构装（Packaging）、测试制程（InitialTestandFinalTest）一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。二、晶圆针测制程经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半导体制造工艺分类半导体制造工艺分类一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型）半导体制造工艺分类二MOSIC的基本制造工艺：根据栅工艺分类 A铝栅工艺 B硅栅工艺

宽禁带半导体材料和工艺设计

宽禁带半导体材料与工艺 1.1 宽禁带半导体的概念和发展宽禁带半导体（WBS）是自第一代元素半导体材料（Si）和第二代化合物半导体材料（GaAs、GaP、InP等）之后发展起来的第三代半导体材料。这类材料主要包括SiC（碳化硅）、C-BN（立方氮化硼）、GaN（氮化镓、）AlN（氮化铝）、ZnSe（硒化锌）以及金刚石等。第二代半导体GaAs与Si相比除了禁带宽度增大外，其电子迁移率与电子饱和速度分别是Si的6倍和2倍，因此其器件更适合高频工作。GaAs场效应管器件还具有噪声低、效率高和线性度好的特点但相比第三代半导体GaN和SiC，它的热导率和击穿电场都不高，因此它的功率特性方面的表现不足。为了满足无线通信、雷达等应用对高频率、宽禁带、高效率、大功率器件的需要从二十世纪九十年代初开始，化合物半导体电子器件的研究重心开始转向宽禁带半导体。我们一般把禁带宽度大于2eV的半导体称为宽禁带半导体。宽禁带半导体材料具有宽带隙、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点，在高温、高频、大功率、光电子及抗辐射等方面具有巨大的应用潜力。 1.2 主要的宽禁带半导体材料近年来，发展较好的宽禁带半导体材料主要是SiC和GaN，其中SiC的发展更早一些，碳化硅、氮化镓、硅以及砷化镓的一些参数如下图所示：

图1-1 半导体材料的重要参数如上图所示，SiC和GaN的禁带宽度远大于Si和GaAs，相应的本征载流子浓度小于硅和砷化镓，宽禁带半导体的最高工作温度要高于第一、第二代半导体材料。击穿场强和饱和热导率也远大于硅和砷化镓。 2.1 SiC材料纯碳化硅是无色透明的晶体。工业碳化硅因所含杂质的种类和含量不同，而呈浅黄、绿、蓝乃至黑色，透明度随其纯度不同而异。碳化硅晶体结构分为六方或菱面体的α-SiC和立方体的β-SiC（称立方碳化硅)。α-SiC由于其晶体结构中碳和硅原子的堆垛序列不同而构成许多不同变体，已发现70余种。β-SiC于2100℃以上时转变为α-SiC。 SiC是IV-IV族二元化合物半导体，也是周期表IV族元素中唯一的一种固态化合物。构成元素是Si和C，每种原子被四个异种原子所包围,形成四面体单元(图25a)。原子间通过定向的强四面体SP3键(图25b)结合在一起，并有一定程度的极化。SiC具有很强的离子共价键，离子性对键合的贡献约占12%,决定了

半导体工艺半导体制造工艺试题库1 答案

一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有吸附法和精馏法。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有湿法腐蚀和干法腐蚀。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括下种、缩颈、放肩、等径生长和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有化学抛光、机械抛光和化学机械抛光。 4、掺杂技术包括有热扩散、离子注入、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以间隙式（空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为快扩散（快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合高斯分布函数；而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合余误差分布函数。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有电子束退火、离子束退火、激光退火。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在尾部（头部或尾部）；若K 0＜1，则杂质分凝后集中在头部（同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为掺氯氧化。 11、在二氧化硅的热氧化方法中，氧化速度最快的是干氧氧化方法。 12、氢氧合成氧化设备中，两个重要的保险装置是氢气流量保险装置和温度保险装置。 13、工艺中常用的测量二氧化硅厚度的方法有比色法和椭圆偏振光法。 14、固态源硼扩散中常用的硼源是氮化硼，常用的液态磷源是三氯氧磷。 15、箱法扩散在工艺中重要用来进行TTL 电路隐埋层的锑扩散。二、选择题（每题2分，单项多项均有，计12分） 1、在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ）（A ）疏松（B ）紧密（C ）视磷元素剂量而言 2、在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ）（A ）进入洁净区要先穿戴好专用净化工作服、鞋、帽。（B ）进入洁净区前先在风淋室风淋30秒，然后才能进入。（C ）每周洗工作服，洗澡、理发、剪指甲，不用化妆品。（D ）与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ）（A ）离子源（B ）质量分析器（C ）扫描器（D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ）（A ）淀积温度比较低（B ）吸附不会影响淀积速度（C ）淀积材料可以直接淀积在单晶基片上（D ）样品本身不参与化学反应 5、工艺中消除沟道效应的措施有（A 、B 、C 、D ）（A ）增大注入剂量（B ）增大注入速度（C ）增加靶温（D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ）（A ）硼酸三甲脂（B ）硼酸三丙脂（C ）三溴化硼（D ）三氯氧磷三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。（ R ） 2、筛选器是用来去除杂质离子的设备。（ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。（ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。（ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。（ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。（ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。（ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。（ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。（ R ） 10、用四探针法可以测试扩散后的结深。（ R ）四、名词解释（每题5分，计20分） 1、杂质分凝答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的装订班级姓名学号成绩－学年第学期半导第学期半导体制造工艺半导体制造工艺

半导体工艺整理资料

第一章微电子工艺引论 1．硅片、芯片的概念硅片：制造电子器件的基本半导体材料硅的圆形单晶薄片芯片：由硅片生产的半导体产品 2．* 什么是微电子工业技术？微电子工业技术主要包括哪些技术？微电子工艺技术：在半导体材料芯片上采用微米级加工工艺制造微小型化电子元器件和微型化电路技术。包括超精细加工技术、薄膜生长和控制技术、高密度组装技术、过程检测和过程控制技术等 3．集成电路制造涉及的5 个大的制造阶段的内容集成电路制造阶段：硅片制备、芯片制造、芯片测试/ 拣选、装配与封装、终测 4. IC工艺前工序，IC工艺后工序，以及IC工艺辅助工序 IC工艺前工序：薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积（如溅射、蒸发）等掺杂技术：主要包括扩散和离子注入等技术图形转换技术：主要包括光刻、刻蚀等技术 IC工艺后工序：划片、封装、测试、老化、筛选 IC工艺辅助工序：超净厂房技术；超纯水、高纯气体制备技术；光刻掩膜版制备技术；材料准备技术 5．微芯片技术发展的主要趋势提高芯片性能（速度、功耗）提高芯片可靠性（低失效）降低芯片成本（减小特征尺寸，增加硅片面积，制造规模） 6．什么是关键尺寸（CD）？芯片上的物理尺寸特征称为特征尺寸特别是硅片上的最小特征尺寸，也称为关键尺寸或CD 第二章半导体材料 1 ．本征半导体和非本征半导体的区别是什么？本征半导体：不含任何杂质的纯净半导体，其纯度在99.999999%（8~10个9） 2 ．为何硅被选为最主要的半导体材料？硅材料：硅的丰裕度——制造成本低熔点高（1412 0C）――更宽的工艺限度和工作温度范围 SiO2的天然生成 3. GaAs相对硅的优点和缺点各是什么？优点： a）比硅更高的电子迁移率，高频微波信号响应好一一无线和高速数字通信 b）抗辐射能力强――军事和空间应用 c）电阻率大――器件隔离容易实现 d）发光二极管和激光器主要缺点 a）没有稳定的起钝化保护作用的自然氧化层 b）晶体缺陷比硅高几个数量级 c）成本高第三章圆片的制备 1．两种基本的单晶硅生产方法直拉法(CZ法)、区熔法 2．晶体缺陷根据维数可分为哪四种？ a) 点缺陷—空位、自填隙等 b) 线缺陷—位错 c) 面缺陷—层错

《半导体器件物理》试卷(一)答案[1](可编辑修改word版)

《半导体器件物理》试卷（一）标准答案及评分细则一、填空（共32 分，每空 2 分） 1、PN 结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩散电容产生于过渡区外的一个扩散长度范围内，其机理为少子的充放电，而过渡区电容产生于空间电荷区，其机理为多子的注入和耗尽。 2、当MOSFET 器件尺寸缩小时会对其阈值电压V T产生影响，具体地，对于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。 3、在NPN 型BJT 中其集电极电流I C受V BE电压控制，其基极电流I B受V BE 电压控制。 4、硅-绝缘体SOI 器件可用标准的MOS 工艺制备，该类器件显著的优点是寄生参数小，响应速度快等。 5、PN 结击穿的机制主要有雪崩击穿、齐纳击穿、热击穿等等几种，其中发生雪崩击穿的条件为V B>6E g/q。 6、当MOSFET 进入饱和区之后，漏电流发生不饱和现象，其中主要的原因有沟道长度调制效应，漏沟静电反馈效应和空间电荷限制效应。二、简述（共18 分，每小题6 分） 1、Early 电压V A；答案： 2、截止频率f T；答案：截止频率即电流增益下降到 1 时所对应的频率值。

3、耗尽层宽度W。答案：P 型材料和N 型材料接触后形成PN 结，由于存在浓度差，就会产生空间电荷区，而空间电荷区的宽度就称为耗尽层宽度W。三、分析（共20 分，每小题10 分） 1、对于PNP 型BJT 工作在正向有源区时载流子的输运情况；答案：对于PNP 型晶体管,其发射区多数载流子空穴向集电区扩散,形成电流 I EP，其中一部分空穴与基区的电子复合，形成基极电流的I B的主要部分，集电极接收大部分空穴形成电流I CP，它是I C的主要部分。 2、热平衡时突变PN 结的能带图、电场分布，以及反向偏置后的能带图和相应的I-V 特性曲线。（每个图2 分）答案：热平衡时突变PN 结的能带图、电场分布如下所示，反向偏置后的能带图和相应的I-V 特性曲线如下所示。

(完整版)半导体工艺试卷及答案

杭州电子科技大学研究生考试卷（B卷）

1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分）答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分）答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内（2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。（3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分）答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。（2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶

改善Fab良率的最佳方案

改善F a b良率的最佳方案作者：BruceWhitefield,ManuRehani和NathanStrader,LSILogicCorp2005-12-28点击:1302 很久以来，定期检测每个工艺步骤增加的缺陷来验收用于生产的设备，已经成为半导体业的惯例。对设备的缺陷状况做出的判断，对于器件的有非常重要的影响。不论这种检测的频率和影响如何，就采用的方法而言，是相对粗糙的，而且这种数据支持系统主要是针对工程缺陷分析和传统的（）技术而设计的。本文介绍LSILogic采用最佳的设备控制方法，采用新的数据系统来改进其晶圆厂的设备颗粒。这种方法调研了设备缺陷验收的整个企业过程，建立了一个新的数据系统构造来支持所有人在这方面的努力。这种新的数据系统叫作YieldDRIVER，它意味着通过设备的明显改进而实现缺陷的降低。良率和 IC制造工厂利润率中最高的两个杠杆因素是芯片的良率和设备的生产率。对以上两者都非常关键的是如图1所示的简单的设备颗粒验收检测。检测颗粒是为了保证产品在交付之前工艺设备不会产生降低良率的缺陷检测当步工艺前后点检片上颗粒的数量，来计算增加的缺陷数量。像半导体制造中的许多其他动向一样，器件几何尺寸和运转晶圆厂费用的无情压缩，都在推动设备颗粒特性的改善和更紧的控制。结果之一便是如何进行缺陷检测的确切细节已经变得非常关键，同时这个过程还要足够简单，使操作人员能够每天来进行。 2002年，在LSI的Gresham晶圆厂里，出于新技术导入和良率经济效益的考量，要求设备的颗粒水平降低50%。并且这种改善要在现有设备的基础上实现，要避免基建投资，改善总体的设备利用率而不增加成本。更换旧的工艺设备、购买更先进的颗粒检测设备不作为选项。授权一个工厂范围内的缺陷控制职能交叉小组来完成这个任务。降低缺陷的途径

半导体工艺(精)

半导体的生产工艺流程 -------------------------------------------------------------------------------- 一、洁净室一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(air shower) 的程序，将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS) 晶体管结构之带电载子信道(carrier channel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity) 来定义好坏，一般要求至17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作硅晶圆(silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采「柴可拉斯基」(Czycrasky) 拉晶法(CZ 法)。拉晶时，将特定晶向(orientation) 的晶种(seed)，浸入过饱和的纯硅熔汤(Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒(ingot)。晶棒的阻值如果太低，代表其中导电杂质(impurity dopant) 太多，还需经过FZ悬浮区熔法法(floating-zone) 的再结晶(re-crystallization)，将杂质逐出，提高纯度与阻值。