差分信号传输技术(EIV)

Data Transmission
Communications Interface Division
1
11-1

Differential Signaling What and WHY?
2
下面这一节将解释什么是差分信号传输技术，为何应用差分信号，以及它的一些好处。
11-2

What is Differential Signaling?
D
A’ B’
R
C
Differential Equation: C = A’ – B’
3
差分信号利用两根导线来传输数据。在这次讲座中，我们将主要讨论低压差分信号（LVDS）技术，以后还 将更为详细的讨论它。我们还将讨论已得到应用的其他几种差分技术。LVDS 驱动器一般为电流驱动器， 在接收一侧则一般是简单的 100 欧姆无源端接器。在正引线上，电流正向流动，负引线构成电流的返回 通路。接收器仅仅给出 A 和 B 线上的信号差。A 和 B 线共有的噪声或者信号将被抑制掉。
11-3

Why Differential Signaling?
5V 4V 3V 2V Single-ended Differential
5V
3V
1.1V
0.3V
1V 0V
CMOS
TTL LVCMOS
BTL
GTL+
LVDS
4
高速传输已经是一个实际的需求，这一需求每年以惊人的速度增长。随着处理器变得越来越快，总线速度 必须相应提升以满足其要求。随着速度的增加，时间裕度相应减少 — 于是出现了对高性能接口装置的 需求。还记得只能看到文字信息的年代吗？今天你可以在每封 email 中看到图标、图像以及大把大把的各种 附件 — 于是，台式机通过数据网和电信网的连接，推动了对带宽的需求的增长。 这张幻灯片示出了信号摆幅变小以及向差分信号转移的趋势。一般，当信号摆幅减小时，噪声裕度也相应 降低。然而，LVDS 就不是这种情况，即使它的信号摆幅小于 BTL 或者 GTL 。它可以实现更大的信号裕度。 这就是差分信号所带来的好处。 TTL/CMOS 逻辑或者摆幅更小的技术（BTL 和 GTL）在底板中的使用，是当前设计工程师们一个共同的选择， 但是它们提供的对噪声的抗扰性都达不到 LVDS 信号所具备的水平，消耗的功率过大，端接复杂，而且不易 升级。
11-4

High Speed Operation
Small Swing fast dv/dt HIGH Speed !
3V Swing
data
data
>7X
300mV Swing
data
data
LVDS
5
速度——信号的转换时间就是你能达到的速度的极限。更高的信号摆幅将需要花更长的时间才能完成转换。 一个提高速度的办法就是缩短转换时间，但由于噪声、串扰和功率方面的原因，那是不现实的。 为了提高速度，LVDS 通过降低信号摆幅来加快转换过程。更短的转换时间，并不会增加串扰、EMI 和功耗， 因为信号摆幅大大减小了。一般来说，这减小了噪声裕度，但 LVDS 可以利用其差分传输方式来解决这个 问题，在该方案中，信－噪比得以大大提高。 上图通过一个只有大信号 1/10 的小信号进行了说明，在相同的 dv/dt 条件下，速度可以提高 7x 以上。 但这还不是全部，由于信号小，可以通过提高 dv/dt，达到更高的速度。 由于信号摆幅小，LVDS 可以获得速度上的优势……而这有助于获得其他方面的好处，如功耗和噪声等。
11-5

What Is LVDS?
High Speed — megabits/second (Mbps) through gigabits/second (Gbps) Low Power — x3.5mA current loop/output Low Noise — low demands on power/ground — radiated electric fields tend to cancel Low Cost — pure CMOS implementations
? Low Voltage Differential Signaling (LVDS) ? ANSI/TIA/EIA-644-A-2001 Standard – Only electrical levels specified – Medium independent – Other standards reference LVDS ? Also standardized by IEEE for use in SCI – IEEE 1596.3 (1995) (similar, not identical) ? Gigabits/second (Gbps) at milliwatts over backplanes or up to 10-15m cable
6
低压差分信令技术在标准 ANSI/TIA/EIA-644-A-2001（这是过去的 ANSI/TIA/EIA-644 的一个修订本） 中 得到了详细的说明和规定。该标准只规定了 LVDS 信号电平 — 传输介质和应用都由用户来决定，这一点 使得 LVDS 在种类繁多的各种应用中大有用武之地。事实上，许多系统标准都以 LVDS 作为收发信号格式。 TIA 版本是一种一般性的标准，仅规定了驱动器的输出端和接收器输入端的特性。它的目的是为其他的标准 所引用，而由这些标准来定义整个接口，包括协议、连接器和媒质，如 SPWG（Standard Panels Working Group）组织制定的针对笔记本电脑的 Camera Link 标准或者 FPD 接口标准。LVDS 在很多特定应用中 使用。 IEEE 标准则定义了针对 SCI（Scaleable Coherent Interface）应用的 LVDS，在测试、条件和限制方面实 现了多样化。这更倾向于具体的垂直应用，但从概念上来说，它们是相同的。 LVDS 是一种电流环路信令技术，其电流流动的方向（顺时针或者逆时针）决定了逻辑电平（高或低）。线对 中一根线上的电流为 3.5 mA ，从另一根线上返回。端接电阻两端将产生电压（约为 +/-3.5 mA x 100? = +/-350 mV ）。 接收机是差分比较器，对该电压的极性进行测量，正电压对应于逻辑高而负电压对应于逻辑低。 LVDS 的小摆幅和差分的本质使得它成为一种高速、低噪声和低功耗的技术。恒定而小的输出电流降低了电源 /地线噪声，由于信号线对中的电流与电流环路是紧密耦合在一起的，发射的电磁场实现相互抵消，从而减少 EMI。
11-6

LVDS Circuit Basics
? Point-to-point, high-speed copper interconnect ? 100 Ohm differential impedance matched transmission line (cable or PCB trace) ? 3.5 mA current loop
Supports ±1 VCOMMON-MODE
Current returns within the pair (small loop area for lowest EMI)
Single resistor termination
? ?
Ultra-low power consumption, almost flat versus frequency Low signal noise and EMI, and high immunity to external noise
7
这幅简化的图片说明了低压、差分信号技术是如何工作的。电流流过端接电阻，接收装置对电阻两端的电压 进行解读。接收机将根据电阻两端的电压发出满幅的 CMOS/TTL 1 或 0 电平。 连接线应该被视为传输线——距离越增加，对其应愈加关注。由于 LVDS 在本质上属于低电压信，而且有 潜在的 EMI 问题，因此，该技术主要适用于几米之内的短距传输。 不过由于这种传输方式是差分的，在采用共模抑制技术后，其信号能耐受大量干扰的影响。另一个主要的 优点，则来自于其低功耗。由于其电流小，工作时所消耗的功率也小。 大多数国半的 LVDS 器件支持任何一个处于器件 VDD 和 GND 电源连接之内的共模输入电压。与每个部分 有关的具体信息，可参见各自的数据表。
11-7

LVDS Common-mode Range
2.375V 2.2V 2.025V 1.375V 1.2V 1.025V
L V D S O P E R A T I N G R E G I O N
2.4V 2.2V
Single-ended
+1 V
Most noise is coupled & rejected as common-mode!
VCM Range
-1V
0.375V 0.2V 0.025V
0.2V
Driver Differential Output Voltage Driver Offset Voltage Receiver Thresholds Receiver Input Voltage Range Common-Mode Range Differential Noise Margin Data Rate Range Cable Length Range
VOD VOS VTH VIN VCM DNM f L
GND 250 - 450 |mV| +1.25 V ± 100 mV GND to +2.4 V ± 1V around 1.25 V 150 mV DC to ~2Gbps 0 to ~15+ meters
See ANSI/TIA/EIA-644-A-2001 for complete specifications.
8
对于 LVDS 而言，共模电压（Vcm）应该与单端噪声裕度（对于 BTL 来说是 400 mV）进行比较。如果在互联 上使用了紧密耦合的差分线对，噪声拾取后以共模形式存在。 ±1V 的共模电压范围使 LVDS 和 Bus LVDS 的噪声裕度是低摆幅的 BTL 或者 GTL 器件的噪声裕度的两倍 以上。 ±1V 的 Vcm 还提供了热/运行中插入的能力。 LVDS是抗扰性很好的信号—— 信号 = ±400 mV, 噪声 = ±1000 mV, N/S = 2.5 对于CMOS，我们有—— 信号 = 3000 mV, 噪声 = 400 mV, N/S = 0.133
LVDS 的信噪比比 CMOS 高出 18 倍！
11-8

What Is Bus LVDS/Why Do We Need It?
? Bus LVDS is LVDS with increased output current to drive double-terminated buses ? Bus LVDS simplifies transmission line termination over other bus technologies – NO active devices, only 2 resistors (RT) – NO secondary power supply (VT)
R T = 54
?
D
10 mA
RT
2
270 mV
Termination Load Power = (IOD x VOD) = (10 mA x 270 mV) = 2.7 mW
? Bus LVDS products have fault tolerance: – High impedance on power down – Hot insertion capability – Bus contention tolerance ? Bus LVDS features – Light bus loading (< 5 pF) – Balanced output impedance (Do/Do+) ? Ruggedness – > 2000V ESD to HBM – > +/- 300 mA latch up
R
R
R
R
R
RT
RT
R
R
D
R
R
RT = 54 Ohms
9
就给总体的系统功耗带来的优势而言，没有哪种总线驱动技术堪与 Bus LVDS 相比的。Bus LVDS 的片上功耗 最低，因为恒定的总线驱动电流为 4 到 10 mA 。它可以仅用 10 mA 就驱动重负载的总线，因为它还可以最 大限度减小来自于其他与总线相连的收发机对总线的加载效应。在系统总体性能方面带来的另一个巨大的好处 是端接的低成本和端接器的低功率耗散。 总线 LVDS 在终端端接方面并不需要任何有源器件。与 GTL、SSTL 或者 TTL 不同的是，采用多分支构形的 Bus LVDS 只需采用两个无源的终端电阻。所有其他的总线驱动技术需要经过严格调节的终端电压，如 GTL＋ 需要 1.5V。这样精密的调节使得底板设计的成本大为上升，因为它需要用到各种电压控制芯片，以及分布在 芯片周围的各种无源元件。话又说回来，既然 Bus LVDS 只需要两个电阻，干嘛添加什么稳压措施呢？ 总线的设计者将通过对总线加载后的阻抗（ZL）的计算来确定 Bus LVDS 终端电阻（RT）的量值。复杂的各组 变量决定了 ZL 的量值。其影响因素是负载 — 或者说插入板卡 — 间的间距以及底板互联线的特性阻抗 Z0。另外，插入板卡上短线加载、连接器和收发机的加载效应等也会影响 ZL 。 举例来说，设计者通过对各个变量的分析来决定底板的RT值。关于如何做到这一点的完整的阐述，可以 在 https://www.360docs.net/doc/322744703.html,/lvds 的网页上找到。 如果仅仅是出于了解的目的 — 而不是去计算实际情况的话，下面不妨假设底板的特性阻抗为 100 欧姆，总 共有 20 个插槽，其间距为 30 mm，连接器为 2 mm 的，而所有板卡上均采用国半的 DS92LV010 总线 LVDS 收发机。在这种情况下，ZL 约为 54 欧姆，其两端端接处的量值为该值的一半。上面的幻灯片已经示出了这 个例子。 环路电流乘以 RT 两端的压降就是端接器上消耗的功率。10 mA 的输出电流流经过 RT 除以 2 后的等效阻抗 （即 27 欧姆） ，就可以得出每条差分总线上的总功耗为 2.7 mW 。这一量值比任何一种其他的总线技术的 端接功耗要小一个数量级。
11-9

Differential Signaling and LVDS Advantages
High Speed
? ? ?
>400 Mbps single channel 6.38Gbps throughput chipsets Over PCB or cable (up to 15m)
Icc (mA)
Low Power
QUAD DRIVER Comparison (No Load)
DS90C031 vs. PECL 41L 50 mA Iccq max. 3 mA
Icc vs freq. TTL/CMOS
LVDS
10 100 MHz
LVDS TYP Load PWR 3.3 mA (330 mV) = 1.089 mW!
Low Cost
? ? ? ?
Economical CMOS implementations Serializers reduce cable/connector size by up to 80%, lowering costs by up to 50% ANSI/TIA/EIA-644 open standard Integration roadmap
Low EMI/High CMR
Differential Coupled Fields Reduce Fringing Fields Which Cause EMI
EMI Tolerance, Common Mode Noise Rejection
A?& B
+ -
R
R OUT
10
差分信号，或者更具体来说是 LVDS，具有许多超过标准的单端信号传输技术的优势，包括更高的速度、更小 的功耗、更低的系统成本和更小的 EMI 。
11-10

Ultra Low Power Dissipation
? STATIC: CMOS design of the driver & receiver cell (0.8 & 0.35 technologies), provides a low ICC current ? DYNAMIC: Current-mode driver minimizes switching spikes and provides a flat “ICC vs. Frequency” curve ? LOAD: Small load current, 3.3 mA! (330 mV/100?) => Low load power: ~1.1 mW! Icc vs freq. DS90C031 vs. PECL 41L RS-422
QUAD DRIVER Comparison (No Load)
Icc (mA)
50 mA Icc max. 3 mA
10
100
MHz
TYP Load PWR 3.3 mA (330 mV) = LVDS 1.089 mW!
11
LVDS 的一个重要目标是实现低功耗。这是通过 CMOS 工艺的采用来实现的，该工艺的静态电流消耗极小。 驱动器设计采用电流模式，因此开关的尖峰大为降低。这可以降低 EMI，简化电源分配和退耦方面的要求。 另外，工作电流－工作频率曲线也非常平坦。 另一方面，对于电压模式驱动器而言，电源电流 Icc 随着频率增加会急剧增大。采用差分的数据传输 方案后，负载电压得以下降，而同时提供 ± 1V 的噪声抑制能力（共模情况）。这样，Vod（对于 422 标准 来说是 2V min，对于 PECL 来说的 800 mV）可以降低到 330 mV（LVDS）。即使转换时间为 300 ps， 转换速率也维持在约 1 V/ns 的水平上。100 欧姆负载两端的 330 mV 对应的负载电流仅为 3.3 mA，而 422 的负载电流大于 20 mA。LVDS 解决了静态和动态电流问题，实现了功耗最低的接口，由于无需在封装中内藏 散热条集成度可以大为提高。 要记住的 3 个词是： 静态 动态 负载 而 LVDS 最大限度的减小了所有这些指标。
11-11

EMI & Differential Traces
Fringing Fields Fringing Fields Fringing Fields
Coupled Fields Direction of Current Into Page Out of Page
Coupled Fields
Greater Fringe Fields Due To Unequal Current
Fringing Fields
Fringing Fields
Fringing Fields
More EMI
Less EMI
More EMI
12
这张幻灯片示出了基本的 EMI 场分布。空间中的单条线产生电磁场。在真正的数据传输中需要用到两根线。 电流向相反方向流动，而其电场相互关联并局限在一定空间内，相互抵消。这张幻灯片以图的形式说明了 线对间距离的重要性。当线上出现共模噪声时，线对中流过的电流将不相等，可以发现辐射发射有增强的 趋势。为了最大限度减小噪声，传输应该是纯差分模式的，而且各线应该相互接近。这有助于确保所拾取的 噪声以共模形式耦合而被接收机抑制掉。正如我们将在下一张幻灯片上看到的那样，通过让各线紧靠在一起 走线，电磁场分布将进一步收缩，而辐射会更小。
11-12

Common-Mode Noise Single-Ended Signals
Receiver Input Receiver Output
Receiver Input Distorted Receiver Output
13
单端信令中的共模噪声在接收机处可能产生脉冲宽度失真，这会减小时间裕度。
11-13

Common-Mode Noise Differential Signals
Receiver Input Receiver Output
Receiver Input Receiver Output
14
差分信号上的共模噪声为接收机所抑制，其对性能的影响极小。
11-14

Common-Mode Rejection
A’ B’
C
? VCM Noise ? >±1V ? Amp. & Freq. of noise source did not impact data ? Shielded cable reduces noise pick up
D
NOISE
A’ B’
R
C
15
共模噪声已经被耦合、叠加到 LVDS 信号上（上面的波形：A’ & B’ 都画到一起）。底部的波形是接收机 的输出信号（C）。接收机将共模噪声抑制掉，只对承载了数字信息的差分信号作出响应。LVDS 能提供最低 为 ±1V （GND 到 ＋2.4V）的共模抑制能力。大多数的接收机可以提供的抑制能力，一般能达到 -0.5V 到 ( Vcc + 0.5V)， 再 高 则 会 出 现 内 部 ESD 结 构 造 成 的 箝 位 。 在 上 面 的 图 中 ， 所 施 加 的 共 模 噪 声 大 于 ±1.5V。
11-15

Noise/Glitch Rejection
SINGLE ENDED DIFFERENTIAL A-B
A B
Oscilloscope shot from 20-slot backplane
? Rejects glitch resulting from backplane card insertion
>100 mV glitch on signal A
No glitch on Differential Signal
Backplane probed with single-ended and differential probes
16
当 Bus LVDS 接收机或者其他装置插到底板上时，它所增加的电容会带来共模的毛刺。不过，由于国半的 Bus LVDS 接收机可以抑制共模噪声，数据将不受影响。
11-16

LVDS versus CML
? LVDS is TIA/EIA-644-A Standard ? No Standard for Current Mode Logic (CML) ? LVDS operates in multiple configurations up to approximately 1 Gbps ? CML operates up to 10 Gbps but limited to point-to-point applications
17
要在整个应用中不经升级即实现带宽的增加，实在是一个挑战。LVDS 信令格式将无法支持约 1.5 Gbps 以上 的带宽要求。 对于真正的高速数据率而言，CML 是一个选择。
11-17

Differential I/O Comparisons
4V 3V 2V 1V 0V -1V -2V
PECL CML 3.3 LVPECL LVDS Bus LVDS CML 1.2 RS-422
D
ECL
VOD VB
VA
Gnd
18
这张幻灯片示出了常用的差分传输技术典型的电平。LVDS 的摆幅最小，而且偏置很低，它与当今日益流行的 低压电源的兼容性更好。为了让 CML 保证在各种电源电压间的互操作性，必须采用 AC 耦合。
11-18

Basic Bus Configurations
19
下面这一节将讨论最常用的、基本的总线构形。
11-19

Bus Configurations Trade-Offs
20
LVDS 的主要应用目标是在专用的高速点到点链路。不过，它还能用于其他的构形中（例如多分支架构），如 果互联支持所要求的信号品质的话（电缆中间的节点或者抽头没有反射，只有一个终端点）。 电流模驱动器需要终端器，终端器应该与电缆的特性阻抗（差分）相匹配。这将提供最佳的信号品质，而且 降低反射和辐射发射。互联的介质是系统的重要组成部分，应该能实现足够的平衡性，以维持信号品质（即 双绞线）。 最简单的形式是单向的点到点总线。这是标准的 LVDS 器件的主要构形。注意：在电缆的远端只需一个端接 电阻，而驱动器则始终位于相对的另一端。如果采用这种构形而且需要进行双向通信，则需要单独实现一条 路径（2 对）。以连线的加倍为代价，可以实现同时传输以及共享总线的吞吐量的倍增。 另一种流行的构形是经典的分布系统或者多分支的总线。这里的通信同样也是单向的，端接器只存在于一 端，驱动器则在另一端。对于高速总线而言，完成多个接收机的连接时必须非常小心，要保证线上的信号品 质。 最灵活的构形是多点或者共享总线构形。终端端接发生在互联的两端，而驱动器可以位于总线上的任何一部 分。一次只有一个驱动器激活（通常模式），因此传输是双向半双工式的。节点到总线的连接极为关键，需 要格外小心。 对于双端端接的应用而言，由于输出驱动电流增大，故必须采用中间带有驱动的多分支或者多点、BLVDS 或 者多点驱动器。它们是为了提供类似于 LVDS 的电压摆幅、驱动 30 到 50 欧姆的负载而设计的。
11-20