DSP考试题全解(精)

DSP考试题全解(精)
DSP考试题全解(精)

第一章

4、F2812和F2810的区别

F2812有外部存储器接口TMS320F2810没有;TMS320F2812有128K的Flash TMS320F2810仅64K;F2812具有外部扩展接口XINTF,高达1MW的寻址空间,支持可编程的等待状态和读写选通时序,提供三个独立的片选信号,而F2810没有。

5、TMS320F281x系列DSP芯片有哪些外部接口?

串行通信外设:一个高速同步串行外设接口(SPI),两个UART接口模块(SCI),增强的CAN2.0B接口模块,多通道缓冲串口(McBSP);其它外设:锁相环(PLL)控制的时钟倍频系数,看门狗定时模块,三个外部中断,3个32位CPU定时器,128位保护密码,高达56个通用I/O引脚。

思考题:

1、TMS320F281x系列中的F2810、F2811、 F2812间有何区别?

TMS320F2812有外部存储器接口,而TMS320F2811和TMS320F2810没有。

TMS320F2812和TMS320F2811有128K的Flash,而TMS320F2810仅64K。

2、与单片机相比,DSP有何特点?

DSP器件具有较高的集成度。DSP具有更快的CPU,更大容量的存储器,内置有波特率发生器和FIFO 缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路,可提供PWM输出。DSP器件采用改进的哈佛结构,具有独立的程序和数据空间,允许同时存取程序和数据。内置高速的硬件乘法器,增强的多级流水线,使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行时间快8~10倍完成一次乘加运算快16~30倍。DSP器件还提供了高度专业化的指令集,提高了FFT快速傅里叶变换和滤波器的运算速度。此外,DSP器件提供JTAG接口,具有更先进的开发手段,批量生产测试更方便,开发工具可实现全空间透明仿真,不占用用户任何资源。软件配有汇编/链接C编译器、C源码调试器。

第二章

5、假设CPU的时钟频率为150MHz,试根据周期寄存器或定时器接口芯片(如8254)进行比较,简述CPU定时器可实现的定时周期最大值。

CPU定时器只有一种计数模式:CPU将周期寄存器PRDH:PRD中设定的定时时间常数装入32位的计数寄存器TIMH:TIM中,然后计数寄存器根据CPU的时钟SYSCLKOUT递减计数。T=1/f

7、F281x芯片的很多引脚是复用的,结合芯片封装尺寸、引脚利用效率、功能配置等方面,讨论这些复用引脚有哪些优缺点。

可以通过方向寄存器(GPxDIR)控制引脚为输入或输出;通过量化寄存器(GPxQUAL)设定量化采样周期(QUAL PRD),消除输入信号中的毛刺干扰。

思考题:

1、定时器0(INT1.7)中断与定时器1中断(INT13)、定时器2中断(INT14)相比有何不同?

CPU优先级上:INT1.7为5,INT13为17,INT14为18,依次降低;PIE组内优先级:INT1.7为7 因此定时器0(INT1.7)中断是既涉及CPU中断也涉及PIE中断向量,而定时器1中断(INT13)、定时器2中断(INT14)只涉及CPU级中断。

2、假定SYSCLKOUT=150MHz,试分析看门狗定时器的定时周期值范围?

最低:除64;最高:除1

3、假定SYSCLKOUT=150MHz,试分析CPU定时器的定时周期值范围?

最低:除4(75MHz);最高:除2(37.5MHz)

第三章

3 、F2812提供了3个供外设使用的片选信号,如果扩展的外设芯片超过3个,如何产生这些外设芯片的片选信号?

采用非复用的扩展总线。F2812的XINTF映射到5个独立的存储空间。当访问相应的存储空间时,就会产生一个片选信号。

4、对于例3.2,分析空间2的一个读周期包含的XTIMCLK时钟周期数;如果CPU时钟频率为150MHz,则完成一个完整的读周期需要多长时间?

(1+3+7+3+1)*(1/f)

思考题:

1、如何通过软件判断内部RAM单元或外部RAM芯片是否工作正常?对于FLASH或EPROM等程序存储器芯片如果诊断?

最简单的办法,对同一个地址写入0~0xFF,然后读出数据,看两者是否相同,再从地址0开始写入有规律的数据,如全0或全1,还有0与1间隔如0x55,0xaa,,然后读出看与原数据是否相同 比较常见的故障 地址线粘连,数据线粘连,虚焊,存储单元损坏等都可以检测出

2、外部扩展接口(XINTF)适于扩展那些外设芯片?

XINTF扩展分5个存储器映射区

扩展外部并口FLASH 扩展周期CY7C1041CV33(256K×16位静态RAM,最大读写时间为8ns

3:F2812提供了3个供外设使用的片选信号,如果扩展的外设芯片超过三个,如何分配这些外设的地址?

每个空间都可以独立地设置访问建立、有效和跟踪时间,同时还可以通过XREADY信号来与外设的访问速度和时序匹配。

4针对CY7C1021V33与DSP接口的时序分析结果,考虑硬件电路实现时还受那些因素影响?

磁路饱和天气湿度

第四章

3 、串行通信接口(如RS-232)与并行接口(如XINTF)相比,各有何特点?

并行通行包括8条数据线,几条控制线和状态线。特点是传输速度快,但通信距离短、传输线多。例如XINTF 串行通信:通信线上既传输数据信息,也传输联络信息,因此收发双方就必须要有通信协议。特点是串行传输成本低,适用于远距离通信,但传输速度低。

5、设低速外设时钟LSPCLK的频率为37.5MHz,试根据波特率选择寄存器的取值计算SCI 的波特率设置范围。

当LSPCLK=37.5MHz时,SCI的实际波特率范围是2400—312500,对应的波特率选择寄存器的值BSR 为1952—14。由SCI模块的波特率计算公式:

波特率= LSPCLK/[(BSR+1)*8]

思考题:

1与RS232串行通信相比,采用RS485/422串行接口有何优点?

(1)接口的信号电平值较高能实现多点通讯双向通信能力

(2)RS-485接口是采用平衡驱动器和差分接收器的组合,抗噪声干扰性好。RS-485的数据最高传输速率为10Mbps

2、如果DSP与PC机侧设定的异步通信波特率误差较大,是否还能够保证数据的可靠通信?根据异步串行通信的特点,讨论为什么异步串行通信模式不宜选取很高的波特率?

在通信系统设计时,同一串行网络上的多台设备之间需要设定为相同的波特率,以实现可靠的数据传输。因此,在选取波特率时要设法使一条串行通信网络上挂接的各个设备具有尽可能一致的波特率,以保证数

据传输的正确性和可靠性。

实验表明选择的波特率越高,实际的波特率与用户设定的标称值之间的误差随之增大。通信设备之间的波特率偏差引起数据传输错误,影响系统通信的可靠性。

3、串行通信接口(如RS232)与并行接口(实验系统扩展的片外SRAM)相比,各有何特点?

串行通信接口(如RS232):接口的信号电平值较高,易损坏接口电路的芯片,(2)传输速率较低,(3)抗噪声干扰性弱。(4)传输距离有限

并行接口(实验系统扩展的片外SRAM):传输速度快,但通信距离短、传输线多

第五章

1、假定DSP的低速外设时钟频率为37.5MHz,试从传输距离、通信速率、应用场合等方面讨论sci接口与spi接口各有什么特点

串行外设接口(SPI)是一种同步串行输入/输出接口,传输速率较高(LSPCLK/4),适于板级通信串行通信接口(SCI)是一种异步串行接口,通常需经过收发器进行电平转换,通信速率较低,适于长距离通信

2、与外部接口(xintf)相比采用spi接口扩展外设有何特点

传输速率最高可达37.5Mbps,信号线少(2-4条),适于板级扩展的外设输入/输出接口,适于板级微处理器间通信。

7 、试着根据max5253芯片的时序要求,分析与spi接口是应如何配置spiclk的时钟模式SPICTL中的TALK位控制/SPISTE引脚电平;若TALK=1,使能发送,且移位过程/SPISTE保持低电平。每个数据位在SCLK的上升沿采样并送入DAC的移位寄存器;数据在/CS的上升沿被锁存到MAX5253的输入或DAC寄存器/CS保持高电平的脉冲宽度必须大于100ns,即两次发送的时间间隔要大于100ns;

思考题:

1与SCI接口相比,SPI接口有何特点?

spi是同步,spi分主从机,通信速率上spi高于sci

2 与外部扩展接口(XINF)相比,SPI接口有何特点?

串行外设接口(SPI)是一种同步串行输入/输出接口,传输速率最高可达37.5Mbps,信号线少(2-4条),适于板级扩展的外设输入/输出接口,适于板级微处理器间通信

3采用DAC芯片和微处理器产生周期信号波形的方法也称作直接数字合成(DDS),与采用振荡器产生的波形(如文氏电桥正弦波振荡器)相比,DDS方法有何优缺点?

优点:频率分辨率高,输出频点多,可达2的n次方个频点(N为相位累加器位数);频率切换速度快,可达us量级;频率切换时相位连续;可以输出宽带正交信号;输出相位噪声低,对参考频率源的相位噪声有改善作用;可以产生任意波形;全数字化实现,便于集成,体积小,重量轻。

缺点:振荡不稳定,波形不良好,而且振荡频率在较宽的范围内能不方便地连续调节。

第七章:

3.设置pwm输出引脚的为有效和低频时,对占空比有什么区别?

在一个技术周期开始时,如果比较值为0,则在整个计数周期内输出为高电平且保持不变,即PMW的占空比为100%;如果下一个计数周期的比较值仍为0,则输出不会被复位为低电平,这样允许产生的占空比从0%~100%变化的无毛刺PMW脉冲。而如果设定的比较值大于周期寄存器中的周期值,则整个定时周期内输出为低电平,即PMW的占空比为0%;如果比较值等于周期寄存器的值,则在一个定标后的时钟周期后,输出保持为高电平。

4.与线性功率放大器相比,pwm功率放大器有何优点?适用于哪些场合?

优点:功率损耗比较低;②放大器的输出是一串宽度可调的矩形脉冲,除包含有用的控制;

应用:数字音频 各种LED 模块 直流伺服系统 扬声器;

第九章

3、一个dsp 最小系统的硬件通常包括哪些部分?

电源、复位电路、时钟电路、外部存储器总线接口电路、仿真器接口电路等部分,缺一不可。作为控制系统的最小板,需在其外围接入扩展板,以使系统能够实现相应功能,为此,最小板设计扩展板接口,实现DSP 与扩展板及其他芯片通信的目的

8 设计一个基于TMS320F2812的dsp 应用系统,系统包括64kw 的扩展sram ,一路rs-232通信接口,4路12位D/A 转换器. SCIB

XINF

思考题:

1、简述数码管动态显示的原理,并与静态显示方法进行比较。

动态驱动是将所有数码管的8个显示笔划"a,b,c,d,e,f,g,dp"的同名端连在一起,另外为每个数码管的公共极COM 增加位选通控制电路,位选通由各自独立的I/O 线控制,当单片机输出字形码时,所有数码管都接收到相同的字形码,但究竟是那个数码管会显示出字形,取决于单片机对位选通COM 端电路的控制,所以我们只要将需要显示的数码管的选通控制打开,该位就显示出字形,没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的COM 端,就使各个数码管轮流受控显示,这就是动态驱动。在轮流显示过程中,每位数码管的点亮时间为1~2ms ,由于人的视觉暂留现象及发光二极管的余辉效应,尽管实际上各位数码管并非同时点亮,但只要扫描的速度足够快,给人的印象就是一组稳定的显示数据,不会有闪烁感,动态显示的效果和静态显示是一样的,能够节省大量的I/O 端口,而且功耗更低。

数码管由7个发光二极管组成,行成一个日字形,它门可以共阴极,也可以共阳极.通过解码电路得到的数码接通相应的发光二极而形成相应的字,这就是它的工作原理.

其实动态的就是一个扫描问题,静态不是扫描,是加一个恒定的高电平亮,低电平灭

TMS320F2812

电源3.3v/1.8v 复位电路 时钟电路 SRAM (64KW ) RS-232 D/A 转换 D/A 转换 D/A 转换

D/A 转换

2、简述DSP最小系统的组成?最小系统是否具有工程应用价值?

1)DSP芯片;2)时钟电路;3)电源与复位电路;4)JTAG仿真接口。

具有。DSP最小系统只提供了DSP芯片工作所必需的外围设备电路和仿真解耦。用户在进行DSP应用系统设计时,可以根据具体的设计要求,在DSP最小系统的基础上扩展所需的外设和接口。

3、试结合自己选定的DSP系统设计,进行总体方案设计。

根据需求写出任务说明书

根据任务书确定技术指标

DSP芯片及外围芯片

总体设计确定软硬件分工

软件设计说明书硬件设计说明

软件编程与调试硬件设计(.sch/ .pcb )

系统集成硬件调试系统测试、样机完成、中试、产品测试与生产

DSP测试题及标准答案

DSP测试题及答案

————————————————————————————————作者:————————————————————————————————日期:

1、什么是哈佛结构和冯·诺伊曼(Von Neuman)结构?它们有什么区别? 答:(1) 冯·诺伊曼(V on Neuman)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行。 (2)哈佛(Harvard)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行。当进行高速运算时,不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 两者区别: 哈佛(Harvard)结构:该结构采用双存储空间,程序存储器和数据存储器分开,有各自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输,使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的执行速度,非常适合于实时的数字信号处理。 冯·诺伊曼(V on Neuman)结构:当进行高速运算时,不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒?它的运算速度是多少MIPS? 答:TMS320VC5416-160的指令周期16ns,它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段?每个阶段执行什么任务?完成 一条指令都需要哪些操作周期? 答:(1)六个操作阶段。 (2)各个阶段执行的任务: ①预取指P:将PC中的内容加载到PAB ②取指F:将读取到的指令字加载到PB ③译码D:将PB的内容加载IR,对IR的内容译码 ④寻址A:CPU将数据1或数据2的读地址或同时将两个读地址分别加 载到数据地址总线DAB和CAB中,并对辅助寄存器或堆栈指针进行 修正。 ⑤读数R:将读出的数据1和数据2分别加载到数据总线DB和CB中。 若是并行操作指令,可同时将数据3的写地址加载到数据地址总线 EAB中。 ⑥执行X:执行指令,写数据加载EB。 (3)完成一条指令需要的周期: 需要:预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402 共有多少可屏蔽中断?它们分别是什么?NMI和RS属于哪一类中断 源? 答:(1)TMS320VC5402 有13 个可屏蔽中断。 (2)TMS320VC5402 有的13 个可屏蔽中断分别是:(课本56页最下面)

武汉大学DSP试卷及答案

DSP试卷1 一.填空题(本题总分12分,每空1分) 1.TMS320VC5402型DSP的内部采用条位的多总线结构。2.TMS329VC5402型DSP有个辅助工作寄存器。 3.在链接器命令文件中,PAGE 1通常指________存储空间。 4.TI公司DSP处理器的软件开发环境是__________________。 5.直接寻址中从页指针的位置可以偏移寻址个单元。 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。7.MS320C54X DSP主机接口HPI是________位并行口。 型DSP处理器的内核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚;;来决定的。 二.判断题(本题总分10分,每小题1分,正确打“√”,错误打“×”) 1.DSP 处理器TMS320VC5402的供电电压为5V。()2.TMS320VC5402型DSP内部有8K字的ROM,用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。()3.MEMORY伪指令用来指定链接器将输入段组合成输出段方式,以及输出段在存储器中的位置。() 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。()5.DSP和MCU属于软件可编程微处理器,用软件实现数据处理;而不带CPU软核的FPGA 属于硬件可编程器件,用硬件实现数据处理。() 6. C54x系列DSP的CPU寄存器及片内外设寄存器映射在数据存储空间的0000h-0080h中。 ()7. TMS320C54X 系列DSP可以通过设置OVLY位实现数据存储空间和程序存储空间共享片内ROM。() 8. TMS320VC5402型DSP汇编指令READA的寻址范围为64K字。() 9. 在TMS320VC5402型DSP所有中断向量中,只有硬件复位向量不能被重定位,即硬件复位向量总是指向程序空间的0FF80H位置。() 10. C54x系列DSP只有两个通用的I/O引脚。()三.程序阅读题(本题总分30分,每小题10分) 1. 阅读下面的程序,回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题:(1)寄存器“BRC”的功能是什么? (2)汇编语句“ADD *AR4,16,B,A”执行了多少次? (3)执行语句“LD #0001H,16,B”后,累加器B的内容是多少?

DSP测试题及答案

1、什么是哈佛结构和冯·诺伊曼(V on Neuman)结构?它们有什么区别? 答:(1)冯·诺伊曼(V on Neuman)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数 据总线,取指令和取操作数都是通过一条总线分时进行。 (2)哈佛(Harvard)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数 据总线,取指令和取操作数都是通过一条总线分时进行。当进行高速运算时,不但不能同 时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 两者区别: 哈佛(Harvard)结构:该结构采用双存储空间,程序存储器和数据存储器分开,有各 自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输, 使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的 执行速度,非常适合于实时的数字信号处理。 冯·诺伊曼(V on Neuman)结构:当进行高速运算时,不但不能同时进行取指令和取 操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒?它的运算速度是多少MIPS? 答:TMS320VC5416-160的指令周期16ns,它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段?每个阶段执行什么任务?完成一条指令都需要哪些操作周期? 答:(1)六个操作阶段。 (2)各个阶段执行的任务: ①预取指P:将PC中的内容加载到PAB ②取指F:将读取到的指令字加载到PB ③译码D:将PB的内容加载IR,对IR的内容译码 ④寻址A:CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数 据地址总线DAB和CAB中,并对辅助寄存器或堆栈指针进行修正。 ⑤读数R:将读出的数据1和数据2分别加载到数据总线DB和CB中。若是并 行操作指令,可同时将数据3的写地址加载到数据地址总线EAB中。 ⑥执行X:执行指令,写数据加载EB。 (3)完成一条指令需要的周期: 需要:预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402共有多少可屏蔽中断?它们分别是什么?NMI和RS属于哪一类中断源? 答:(1)TMS320VC5402有13个可屏蔽中断。 (2)TMS320VC5402有的13个可屏蔽中断分别是:(课本56页最下面) 属于外部硬件中断。NMI和RS)3(.

DSP习题答案要点

一.填空题(本题总分12分,每空1分) 1.累加器A分为三个部分,分别为;;。 1.AG,AH,AL 2.TMS320VC5402型DSP的内部采用条位的多总线结构。 2.8,16 3.TMS320VC5402型DSP采用总线结构对程序存储器和数据存储器进行控制。3.哈佛 4.TMS329VC5402型DSP有个辅助工作寄存器。 4.8个 5.DSP处理器TMS320VC5402中DARAM的容量是字。 5.16K字 6.TI公司的DSP处理器TMS320VC5402PGE100有___________个定时器。 6.2 7.在链接器命令文件中,PAGE 1通常指________存储空间。 7.数据 8.C54x的中断系统的中断源分为____ ___中断和____ ____中断。 8.硬件、软件 1.TI公司DSP处理器的软件开发环境是__________________。 1.答:CCS(Code Composer Studio) 2.DSP处理器TMS320VC5402外部有___________根地址线。 2.答:20根 3.直接寻址中从页指针的位置可以偏移寻址个单元。 3.答:128 4.在链接器命令文件中,PAGE 0通常指________存储空间。 4.答:程序 5.C54x系列DSP处理器中,实现时钟频率倍频或分频的部件是_____________。 5.答:锁相环PLL 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。6.答:FF80h 7.TMS320C54x系列DSP处理器有_____个通用I/O引脚,分别是_________。 7.答:2个,BIO和XF 8.DSP处理器按数据格式分为两类,分别是_______ __;_____ ___。 8.答:定点DSP和浮点DSP 9.TMS329VC5402型DSP的ST1寄存器中,INTM位的功能是。 9.答:开放/关闭所有可屏蔽中断 10.MS320C54X DSP主机接口HPI是________位并行口。 10.答:8 1.在C54X系列中,按流水线工作方式,分支转移指令的分为哪两种类型:_______;_______。 1.答:无延迟分支转移,延迟分支转移 3.C54x的程序中,“.bss”段主要用于_______________。 3.答:为变量保留存储空间 4.从数据总线的宽度来说,TMS320VC5402PGE100是_______位的DSP处理器。 4.答:16位 7.TMS320VC5402型DSP处理器的内核供电电压________伏。 7.答:1.8v

《DSP原理及应用》试卷习题答案.doc

通信系《 DSP 原理及应用》期末考试题(答案) 姓名:学号:班级:分数: 考试时间: 15:40~ 17:30考试方式:开卷;注意:所有答案必须写在答题纸上,试卷上的答案无效! 一、填空题(每空 2 分,共 20 分) 1、在 C 语言和 C55x 汇编语言的混合程序设计中, C 函数的参数和返回值传递到 C55x的寄存器中。在函数“ long func(int *p1, int i2, int i3, int i4) 中, *p1 传递到AR0寄存器,i2传递到T0寄存器,i4 到AR1寄存器,返回值由AC0寄存器传递。传递 ” 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式,“mov#0x3, DPH”使用的寻址方式是直接寻址模式,“ mov*(#0x011234) ,T2”使用 的寻址方式是绝对寻址模式。 3、指令执行前 AC0的值是 0012345678,那么汇编语句“ AND #0x7f , AC0”, 执行之后,AC0的值是0000000078。 4、C55x 的链接器命令文件中, SECTIONS命令的主要作用是告诉链接器如何将输 入段组合成输出段,以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图,包括对存储器各部分的命名,以及规定它们的起始地址和长 度。 二、简述题(共40 分) 1、根据你的理解,试列举DSP 芯片的特点?( 5 分) 答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的 指令;快速的指令周期;丰富的外设 DSP 2、TMS320C55x芯片的总线结构有何特点,主要包括哪些总线?它们的功能是 什么?( 6 分)

DSP原理期末试卷和答案

一、单项选择题:(每小题2分,共30分) 1、下面对一些常用的伪指令说法正确的是:( D ) A、.def所定义的符号,是在当前模块中使用,在别的模块中定义的符号; B、.ref 所定义的符号,是当前模块中定义,并可在别的模块中使用的符号; C、.sect命令定义的段是未初始化的段; D、.usect命令定义的段是未初始化的段。 2、要使DSP能够响应某个可屏蔽中断,下面的说法正确的是( B) A、需要把状态寄存器ST1的INTM位置1,且中断屏蔽寄存器IMR相应位置0 B、需要把状态寄存器ST1的INTM位置1,且中断屏蔽寄存器IMR相应位置1 C、需要把状态寄存器ST1的INTM位置0,且中断屏蔽寄存器IMR相应位置0 D、需要把状态寄存器ST1的INTM位置0,且中断屏蔽寄存器IMR相应位置1 3、对于TMS320C54x系列DSP芯片,下列说法正确的是………… ( C ) A、 8位DSP B、32位DSP C、定点型DSP D、浮点型DSP 4、若链接器命令文件的MEMORY部分如下所示: MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是() A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、在串行口工作于移位寄存器方式时,其接收由()来启动。 A、REN B、RI C、REN和RI D、TR 6、执行指令PSHM AR5之前SP=03FEH,则指令执行后SP=( A ) A、03FDH B、03FFH C、03FCH D、0400H 7、TMS320C54X DSP采用改进的哈佛结构,围绕____A__组_______位总线建立。 A、 8,16 B、16,8 C、 8,8 D、16,16 8、 TMS320C54X DSP汇编指令的操作数域中, A 前缀表示的操作数为间接寻址的地址。 A、* B、# C、@ D、& 9、TMS320C54X DSP中有_____B___个辅助寄存器。 A、4 B、8 C、16 D、32 10、TMS320C54X DSP的中断标志寄存器是___ A _____。 A、IFR B、TCR C、PRD D、TIM 11、以下控制位中哪 A 位用来决定数据存储空间是否使用内部ROM。 A、MP/MC B、 OVLY C、 DROM D、SXM 12、下列说法中错误的是( C )。 A、每个DARAM块在单周期内能被访问2次。 B、每个SARAM块在单周期内只能被访问1次。 C、片内ROM主要存放固化程序和系数表,只能作为程序存储空间。 D、DARAM和SARAM既可以被映射到数据存储空间用来存储数据,也可以映射到程序 空间用来存储程序代码。 13、若程序中对堆栈设置如下,则下列说法错误的是( C )。 size .set 120 stack .usect “STACK”,size STM # stack + size,SP A、此堆栈段的段名为STACK B、此堆栈段共120个单元 C、此堆栈段第一个变量的名称为size D、堆栈设置好后,堆栈指针SP指向栈底 14、TMS320C54x中累加器A分为三个部分,低位字,高位字和保护位,其中A的高位字 是指(C ) A、AL B、AG C、AH D、AM 15、TMS320C54X DSP软硬件复位时,中断向量为________。( C ) A、0000H B、0080H C、FF80H D、FF00H 二、判断题(每小题1分,共10分) 1.TMS320C54X DSP缓冲串行接口是在同步串口基础上,增加了一个自动缓冲单元,主要提供灵活的数据串长度,并降低服务中断开销。(对)2.循环缓冲区是一个滑动窗,包含最近的数据,若有新的数据到来,它将覆盖旧的数据。(对) 3.浮点DSP与定点DSP相比,价格便宜、功耗较小、运算精度稍低。(错)4.TMS320C55X DSP的40位ALU和累加器,仅支持16位算术运算。( 错)

DSP原理与应用_考试复习题 答案

5.CMD文件的有两大功能,一是通过MEMORY伪指令来指示存储空间,二是????????通过S E C T I O N S伪指令来指明存储空间位置????。????????。填空: 1.TI公司的定点DSP 产品主要有TMS320C2000系列、TMS320C5000系列和 TMS320C6000系列。 2.TMS320X2812主频高达150mhz,采用哈佛总线结构模式。 3.TMS320X2812芯片的封装方式有?176?引脚的PGF低剖面四芯线扁平LQFP封装和179针的GHH球形网络阵列?BGA封装??。 4.TMS320X2812的事件管理器模块包括 2个通用定时器、 3个比较单元、 3个捕获单元、以及 1个正交编码电路。 5.CMD文件的有两大功能,一是通过MEMORY伪指令来指示存储空间,二是通过sections伪指令来分配到存储空间。 6.“# pragma DATA_SECTION”命令用来定义数据段,“# pragma DATA_SECTION”命令用来定义。 7.TMS320X2812三级中断分别是CPU级、 PIE中断和外设级。 8.F2812存储器被划分成程序空间和数据空间、保留区和 CPU中断向量。 9.SCI模块的信号有外部信号、控制信号和中断信号。 10.F2812 DSP中传送执行指令所需的地址需要用到PAB 、DRAB和EAB 这3条地址总线。 11.C语言程序经过编译后会生成两大类的段:?代码段???和??数据段??。 简答: 1.DSP芯片有哪些主要特点? DSP的主要特点有: 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强。 2.简述典型DSP应用系统的构成。 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。 输入信号首先进行带限滤波和抽样,然后进行数模变换将信号变换成数字比特流,根据奈奎斯特抽样定理,对低通模拟信号,为保持信号的不丢失,抽样频率至少必须是输入带限信号最高频率的2倍。

DSP试题及答案1

DSP技术期末考试试题 __________班姓名___________ 学号_______________ (请考生注意:本试卷共 5 页,8道大题) TMS320C54X系列,所有答案均以54系列为主,特此声明) 一、单项选择题:(每小题2分,总计20分) 1、以下各项哪项不属于DSP芯片的主要特点答:(B ) (A)哈佛结构(B)事务型处理器(C)指令系统的流水线操作(D)多总线结构2、哈佛结构与冯.诺依曼结构的区别在于答:(A ) (A)不止一条数据总线(B)多个存储器 (C)允许流水线操作(D)专用的硬件乘法器 3、TMS320C54x的中央处理器由以下哪项组成答:(A )(A)运算部件和控制部件(B)算术逻辑单元和累加器 (C)累加器和乘法器(D)ST1和STO 4、以下各项哪项不属于选择DSP 芯片时考虑的因素答:(D ) (A)运算速度(B)精度和动态范围(C)价格(D)外观 5、C54x通过3个状态位,可以很方便地“使能”和“禁止”片内存储器在程序和数据空间中的映射。如果使片内ROM可以映射到数据空间,则应选择以下哪个作为设定 答:(D )(A)MP/MC=1 (B) OVLY=1 (C) DROM=0 (D) DROM=1 6、若使CPL=1,DP=1,SP=0100H,执行直接寻址语句:ADD 30H,A 后,则得到16位的数据存储器实际地址为:答:( B )(A)00B0H(B)0130H(C)0031H(D)0030H 7、双数据存储器操作数间接寻址所用辅助寄存器只能是以下哪项答:(C )(A)AR0 AR1 AR2 AR3 (B)AR1 AR2 AR3 AR4 (C)AR2 AR3 AR4 AR5 (D)AR0 AR1 AR6 AR7

DSP原理及应用课后习题答案

简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间,增强处理器的处理能力。取址,译码,取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构,并比较不同? 冯诺依曼结构--数据和程序共用总线和存储空间,在某一时刻,只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址,依靠指令计数器提供的地址来区分是指令‘数据还是地址,取指令和取操作数都访问同一存储器,数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标;进行算法优化与模拟;选择DSP芯片和外围芯片;进行硬件电路的设计;进行软件设计;进行软硬件综合调试。 请描述TMS320C54x的总线结构? C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和D B总线传送从数据存储器读出的操作数,EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EA B传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类?如何配置片内存储器? C54X片内存储器一般包括两种类型:ROM(只读存储器),RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器:用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B:两者共同完成算术运算和逻辑运算。 桶形移位寄存器:使处理器能完成数字定标,位提取,对累加器进行归一化处理等操作。 乘法器/加法器单元:在单周期内完成一次乘法累加运算。 比较选择和存储单元:是专门为V iterbi算法设计的加法,比较,选择操作的硬件单元。 指数编码器:用于支持单周期指令EXP的专用硬件。 TMS320C54x存储器包括哪几个空间? 64k程序存储空间:程序指令和程序中所需的常数表格 64k数据存储空间:存储需要程序处理的数据或程序处理后的结果 64kI/O存储空间:存储与外部存储器映像的外设接口 TMS320C54x有几种状态和控制寄存器?它们的功能? 状态寄存器ST0 和状态寄存器ST1:0和1包括了各种工作条件和工作方式的状态 处理器方式状态寄存器PMST:包括了存储器配置状态和控制信息 TMS320C54x的片内外设有哪些?以及它们的功能? 通用I/O引脚:扩展外部存储器; 定时器:用于周期性的产生中断和周期输出; 时钟发生器:为C54X提供时钟信号; 主机接口:外部主机或主处理器可以通过HPI接口读写C54X的片内RAM,从而大大提高数据交换能力; 串行口:这些串口可提供全双工,双向的通信功能,可与编解码器,串行AD转换器和其他串行器件通信,也可以用于微

dsp复习题及答案(精)

一、TI公司DSP分类及代表产品简介 TI的DSP经过完善的测试出厂时,都是以TMS320为前缀。在众多款型DSP中,TI把市场销量好和前景看好的DSP 归为三大系列而大力推广,TI也称之为三个平台。 TMS320C6000平台,包含定点C62x和C64x以及浮点C67x。其追求的是至高性能,最近新推出的芯片速度高达1GHZ,适合宽带网络、图像、影像、雷达等处理应用。 TMS320C5000 平台,包含代码兼容的定点C54x和C55x。其提供性能、外围设备、小型封装和电源效率的优化组合,适合便携式上网、语音处理及对功耗有严格要求的地方。DSP的传统设计往往是采取主从式结构:在一块电路板上,DSP做从机,负责数字信号处理运算;外加一块嵌入式微处理器做主机,来完成输入、控制、显示等其他功能。为此,TI专门推出了一款双核处理器OMAP,包含有一个ARM和一个C5000系列DSP,OMAP处理器把主从式设计在芯片级上合二为一,一个典型的应用实例为诺基亚手机。 TMS320C2000 平台,包含16位C24xx和32位C28xx的定点DSP。C24xx系列市场销量很好,而对C28xx系列,TI认为很有市场潜力而大力推广。C2000针对控制领域做了优化配置,集成了了众多的外设,适合逆变器、马达、机器人、数控机床、电力等应用领域。 另外,OMAP 系列:OMAP 处理器集成ARM 的命令及控制功能,另外还提供DSP 的低功耗,实时信号处理能力,最适合移动上网设备和多媒体家电。 其他系列的DSP 曾经有过风光,但现在都非TI 主推产品了,除了C3X 系列外,其他基本处于淘汰阶段,如:C3X 的浮点系列:C30,C31,C32 C2X 和C5X 系列:C20,C25,C50, 每个系列的DSP 都有其主要应用领域。 二、简述实时信号处理的含义。 要求在限定的时间内将采集的数据在现场处理完成并得到一定的结果,即信号处理的时间要小于或者等于下一批数据输入时间,有时甚至要求在特定的时间、地点来完成信号处理。 三、数字信号处理中最典型的运算有哪些? 离散傅里叶变换(DFT)和卷积是信号处理中两个最基本也是最常用的运算。 核心算法是构成多数数字信号处理系统的基本模块, 包括:FFT,向量加,向量点积,滤波器,控制(转移、压栈、出栈、位操作) 四、C6000系列DSP为什么适合与数字信号处理的需要?从DSP的cpu结构、总线结构、存储器结构、专用功能单元、指令系统等方面阐述。 TMS320C6000产品是美国TI公司于1997年推出的dsp芯片,该DSP芯片定点、浮点兼容,其中,定点系列是TMS320C62xx系列,浮点系列是TMS320C67xx系列。 CPU结构:1.定点/浮点系列兼容DSP 2.具有VelociTITM先进VLIW结构内核3.具有类似RISC的指令集4.片内集成大容量SRAM,最大可达8bit 6.内置高效率协处理器7.片内提供多重集成外设(不同芯片的资源不同)等多种功能结构,满足数字信号处理的精度及效率需要,另外其CPU用了哈佛结构,程序总线和数据总线分开,取指令与执行指令可并行,时效性提高。 总线:cpu内部程序总线和数据总线分开,取指令与执行指令可并行。但偏外的存储器和总线都不分开。C6000系列DSP才用了新的VILW结构,片内提供8个独立的运算单元,256位的程序总线,2套32位的数据总线和1套32位的DMA专用总线。灵活的总线结构大大缓解了数据瓶颈对系统性能的限制。 存储区:C6000系统dsp内部集成有1-8bit的程序RAM和数据RAM,对于有些片种,这些存储器还可以配置为程序Cache或者数据Cache来使用。 专用功能单元:C6000片内有8个并行的处理单元,分为相同的两组,包括2个乘法器和6个ALU。这8个功能单元最多可以在1个周期内同时执行8条32位指令,芯片最高时钟频率为300MHz(67xx系列),且内部8个处理单元并行运行时,其最大处理能力可达到1600MIPS。郭功能单元的并且操作使得DSO在相同时间内能够完成更多的操作,提高了程序的执行速度。

DSP期末复习题及答案复习过程

一、填空题(每空2分,共20分) 1、在C语言和C55x汇编语言的混合程序设计中,C函数的参数和返回值传递到 C55x的寄存器中。在函数“long func(int *p1, int i2, int i3, int i4)” 中,*p1传递到AR0寄存器,i2传递到T0寄存器,i4传递到AR1寄存器,返回值由AC0寄存器传递。 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式,“mov #0x3, DPH”使用的寻址方式是直接寻址模式,“mov *(#0x011234),T2”使用的寻址方式是绝对寻址模式。 3、指令执行前AC0的值是0012345678,那么汇编语句“AND #0x7f, AC0”, 执行之后,AC0的值是0000000078。 4、C55x 的链接器命令文件中,SECTIONS命令的主要作用是告诉链接器如何将输 入段组合成输出段,以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图,包括对存储器各部分的命名,以及规定它们的起始地址和长度。 二、简述题(共40分) 1、根据你的理解,试列举 DSP 芯片的特点?(5分) 答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的DSP 指令;快速的指令周期;丰富的外设 2、TMS320C55x 芯片的总线结构有何特点,主要包括哪些总线?它们的功 能是什么?(6分) 答:TMS320C55x DSP采用先进的哈佛结构并具有十二组总线,其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据,允许CPU在同一个机器周期内 进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问 程序指令和数据。 包括12条总线,分别是:PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 3、DSP 为了降低功耗采取了哪些措施?(6分) 答:双电压供电;多种工作模式 4、TMS320C55x 的总存储空间为多少?可分为哪 3 类,它们的大小是多 少?存储器空间的各自作用是什么?(6分) 答:程序空间16M Byte;I/O空间64K Words;数据空间8M Words 5、TMS320C55x有哪些寻址方式,它们是如何寻址的?试为每种寻址方式列 举一条指令(6分) 答:直接寻址模式,mov #K16,DP; 间接寻址模式,mov *AR0,AC0; 绝对寻址模式,mov *(#0x011234),T2; MMR寻址模式,mov *abs16(#AR2), T2; 寄存器位寻址模式,btstp @30, AC1; 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤?(6分) 答:创建C源文件;创建工程文件;创建连接器命令文件;编译整个工程文件;链接; 生成可执行文件

DSP习题答案

习题答案 第1章 1.简述典型实时数字信号处理系统组成部分。 答:包括:抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC(Analog-to-Digital Converter)、数字信号处理、数模转换器DAC(Digital-to-Analog Converter)和抗镜像滤波器(Anti-image filter)。 2.简述X86处理器完成实时数字信号处理的优缺点。 答:利用X86处理器完成实时数字信号处理。特点是处理器选择范围宽,主板及外设资源丰富,有多种操作系统可供选择,开发、调试较为方便;缺点是数字信号处理能力不强,硬件组成较为复杂,系统体积、重量较大,功耗较高,抗环境影响能力较弱。 3.简述数字信号处理器的主要特点。 答:(1)存储器采用哈佛或者改进的哈佛结构;(2)内部采用了多级流水;(3)具有硬件乘法累加单元;(4)可以实现零开销循环;(5)采用了特殊的寻址方式;(6)高效的特殊指令;(7)具有丰富的片内外设。 4.给出存储器的两种主要结构,并分析其区别。 答:存储器结构分为两大类:冯·诺依曼结构和哈佛结构。冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线;指令、数据都存放在这个存储器空间中,统一分配地址,所以处理器必须分时访问程序和数据空间。哈佛结构程序存储器空间和数据存储器空间分开,具有多套地址、数据总线,哈佛结构是并行体系结构,程序和数据存于不同的存储器空间,每个存储器空间独立编址、独立访问。 5.简述选择数字信号处理器所需要考虑的因素。 答:应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。 6.给出数字信号处理器的运算速度指标,并给出其具体含义。 答:常见的运算速度指标有如下几种: (1)指令周期:执行一条指令所需的最短时间,数值等于主频的倒数;指令周期通常以ns(纳秒)为单位。例如,运行在200MHz的TMS320VC5510的指令周期为5ns。 (2)MIPS:每秒百万条指令数。 (3)MOPS:每秒百万次操作数。 (4)MFLOPS:每秒百万次浮点操作数。 (5)BOPS:每秒十亿次操作数。 (6)MAC时间:一次乘法累加操作花费的时间。大部分DSP芯片可在一个指令周期内完成MAC操作; (7)FFT执行时间:完成N点FFT所需的时间。FFT运算是数字信号处理中的典型算法而且应用很广,因此该指标常用于衡量DSP芯片的运算能力。 第2章 1.TMS320C55x DSP 有哪些特征和优点? ·336·

dsp复习题及答案

读书破万卷下笔如有神 一、TI公司DSP分类及代表产品简介 TI的DSP经过完善的测试出厂时,都是以TMS320为前缀。在众多款型DSP中,TI把市场销量好和前景看好的DSP归为三大系列而大力推广,TI也称之为三个平台。 TMS320C6000平台,包含定点C62x和C64x以及浮点C67x。其追求的是至高性能,最近新推出的芯片速度高达1GHZ,适合宽带网络、图像、影像、雷达等处理应用。 TMS320C5000 平台,包含代码兼容的定点C54x和C55x。其提供性能、外围设备、小型封装和电源效率的优化组合,适合便携式上网、语音处理及对功耗有严格要求的地方。DSP的传统设计往往是采取主从式结构:在一块电路板上,DSP做从机,负责数字信号处理运算;外加一块嵌入式微处理器做主机,来完成输入、控制、显示等其他功能。为此,TI专门推出了一款双核处理器OMAP,包含有一个ARM和一个C5000系列DSP,OMAP处理器把主从式设计在芯片级上合二为一,一个典型的应用实例为诺基亚手机。 TMS320C2000 平台,包含16位C24xx和32位C28xx的定点DSP。C24xx系列市场销量很好,而对C28xx系列, TI认为很有市场潜力而大力推广。C2000针对控制领域做了优化配置,集成了了众多的外设,适合逆变器、马达、机器人、数控机床、电力等应用领域。 另外,OMAP 系列:OMAP 处理器集成ARM 的命令及控制功能,另外还提供DSP 的低功耗,实时信号处理能力,最适合移动上网设备和多媒体家电。 其他系列的DSP 曾经有过风光,但现在都非TI 主推产品了,除了C3X 系列外,其他基本处于淘汰阶段,如:C3X 的浮点系列:C30,C31,C32 C2X 和C5X 系列:C20,C25,C50, 每个系列的DSP 都有其主要应用领域。 二、简述实时信号处理的含义。 要求在限定的时间内将采集的数据在现场处理完成并得到一定的结果,即信号处理的时间要小于或者等于下一批数据输入时间,有时甚至要求在特定的时间、地点来完成信号处理。 三、数字信号处理中最典型的运算有哪些? 离散傅里叶变换(DFT)和卷积是信号处理中两个最基本也是最常用的运算。 核心算法是构成多数数字信号处理系统的基本模块, 包括:FFT,向量加,向量点积,滤波器,控制(转移、压栈、出栈、位操作) 四、C6000系列DSP为什么适合与数字信号处理的需要?从DSP的cpu结构、总线结构、存储器结构、专用功能单元、指令系统等方面阐述。 TMS320C6000产品是美国TI公司于1997年推出的dsp芯片,该DSP芯片定点、浮点兼容,其中,定点系列是TMS320C62xx系列,浮点系列是TMS320C67xx系列。 CPU结构:1.定点/浮点系列兼容DSP 2.具有VelociTITM先进VLIW结构内核3.具有类似RISC 的指令集 4.片内集成大容量SRAM,最大可达8bit 6.内置高效率协处理器7.片内提供多重集成外设(不同芯片的资源不同)等多种功能结构,满足数字信号处理的精度及效率需要,另外其CPU用了哈佛结构,程序总线和数据总线分开,取指令与执行指令可并行,时效性提高。 总线:cpu内部程序总线和数据总线分开,取指令与执行指令可并行。但偏外的存储器和总线都不分开。C6000系列DSP才用了新的VILW结构,片内提供8个独立的运算单元,256位的程序总线,2套32位的数据总线和1套32位的DMA专用总线。灵活的总线结构大大缓解了数据瓶颈对系统性能的限制。

DSP技术及应用试卷及复习资料

DSP技术及应用试卷及答案(一) 时间:120分钟总分100分。 一、填空 1. TI公司的定点DSP产品主要有TMS320C2000 系列、TMS320C5000 系列和TMS320C6000 系列。 2. ’C54x DSP中传送执行指令所需的地址需要用到PAB、CAB、 DAB和EAB4条地址总线。 3. DSP的内部存储器类型可分为随机存取存储器(RAM)和只读存储器 (ROM)。其中RAM又可以分为两种类型:单寻址RAM(SARAM)和双寻址RAM(DARAM)。 4. ’C54x DSP的内部总存储空间为192K字,分成3个可选择的存储空间: 64K字的程序存储空间、64K字的数据存储空间和64K字的I/O空间。 5. 从功能结构上,’C54X DSP的CPU可以划分成运算部件和控制部 件两大部分。 6. ’C54x DSP的寻址方式有七种,分别为立即寻址、绝对寻址、累加器寻址、 直接寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。 7. 在’C54x DSP寻址和指令系统中,Xmem和Ymem表示16位双寻址操 作数,Dmad为16位立即数,表示数据存储器地址,Pmad为16位立即数,表示程序存储器地址。 8. 程序计数器的值可以通过复位操作、顺序执行指 令、分支转移,累加器转移,块重复,子程序调用,从累加器调用子程序,中断等操作改变。 9. ’C54x DSP芯片采用了6级流水线的工作方式,即一条指令分为预 取指、取指、译码、寻址、读数和执行6个阶段。 10. 解决MMR写操作的流水线冲突时,一般可用采用重新安排指令和插 入空操作指令的方法。 11. ’C54x DSP定时器由3个16位存储器映射寄存器组成:定时器寄存器 (TIM)、定时器周期寄存器(PRD)和定时器控制寄存器(TCR)。 12. 主机接口(HPI,Host Port Interface)是TMS320C54x 系列 定点芯片内部具有的一种接口部件,主要用于DSP与其他总线或CPU进行通信。 13. ’C54x DSP的指令系统有助记符指令和代数指令两种 形式。 14. COFF目标文件中.text段通常包含可执行代码,.data段通常包 含己初始化的数据,.bss段中通常为未初始化的数据保留空间。 15. DSP芯片的开发工具可以分为代码生成工具和代码调试工 具两类。

DSP课后习题集答案解析

第一章 1.简述典型实时数字信号处理系统组成部分。 答:包括:抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC(Analog-to-Digital Converter)、数字信号处理、数模转换器DAC(Digital-to-Analog Converter)和抗镜像滤波器(Anti-image filter) 。 2.简述X86处理器完成实时数字信号处理的优缺点。 答:利用X86处理器完成实时数字信号处理。特点是处理器选择范围宽,主板及外设资源丰富,有多种操作系统可供选择,开发、调试较为方便;缺点是数字信号处理能力不强,硬件组成较为复杂,系统体积、重量较大,功耗较高,抗环境影响能力较弱。 3.简述数字信号处理器的主要特点。 答:(1)存储器采用哈佛或者改进的哈佛结构;(2)内部采用了多级流水;(3)具有硬件乘法累加单元;(4)可以实现零开销循环;(5)采用了特殊的寻址方式;(6)高效的特殊指令;(7)具有丰富的片内外设。 4.给出存储器的两种主要结构,并分析其区别。 答:存储器结构分为两大类:冯·诺依曼结构和哈佛结构。冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线;指令、数据都存放在这个存储器空间中,统一分配地址,所以处理器必须分时访问程序和数据空间。哈佛结构程序存储器空间和数据存储器空间分开,具有多套地址、数据总线,哈佛结构是并行体系结构,程序和数据存于不同的存储器空间,每个存储器空间独立编址、独立访问。 5.简述选择数字信号处理器所需要考虑的因素。 答:应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。 6.给出数字信号处理器的运算速度指标,并给出其具体含义。 答:常见的运算速度指标有如下几种: (1)指令周期:执行一条指令所需的最短时间,数值等于主频的倒数;指令周期通常以ns(纳秒)为单位。例如,运行在200MHz的TMS320VC5510的指令周期为 5ns。 (2)MIPS:每秒百万条指令数。 (3)MOPS:每秒百万次操作数。 (4)MFLOPS:每秒百万次浮点操作数。 (5)BOPS:每秒十亿次操作数。 (6)MAC时间:一次乘法累加操作花费的时间。大部分DSP芯片可在一个指令周期内完成MAC操作; (7)FFT执行时间:完成N点FFT所需的时间。FFT运算是数字信号处理中的典型算法而且应用很广,因此该指标常用于衡量DSP芯片的运算能力。

dsp指令试题和答案

1.MACR *AR3-, *AR4-, A, B (1)R[A+(AR1)*(AR2)] → B R[1000H+0345H*0400H]=R[1000H+D,1400H]=R[D,2400H]=D,0000H → B (2)(AR1)=0345H → T (3)AR1-1 → AR1=00FFH, AR2-1 → AR2=01FFH 2.MAS *AR1+, *AR2+, A, B (1){A-[(AR1)×(AR2)]<<1}→ B (AR1)×(AR2)=0345H×0400H=D,1400H D1400H<<1=1A,2800H 2F,2850H-1A,2800H=15,0050H→B (2)(AR1) → T=0345H (3)AR1+1→AR1=0101H,AR2+1 →AR2=0201H 3.DADD *AR1-, A, B A 8006 2090H + (AR1) 3555 1333H = B55 B 33C3H → B

(练习).LDM *AR1, A DST B, *AR2+ BIT *AR1, 12 (1)LDM的真实寻址是:(0002H),所以(0002H)=0999H → A=00 0000 0999H, 0002H → AR1=0002H (2) BH=6500H → (1882H) BL=F009H → (1883H) AR2+2 → AR2=1884H (3) (AR1)(15 - 12)=(0002H)(3)=0999H(3) = 1001B(3) = 1 → TC 4.LDM *AR1, A BIT *AR1, 7 MIN B STH A, 2 (1)MMR间接寻址: AR1 = 10E2H = 0001,0000,1110,0010B →0000,0000,0|110,0010B = 0062H →AR1 (AR1) = ( 0062H ) = 2700H → A (2)(AR1)(15-7) = (2700H)(8) = (0010,0111,0000,0000B) (8) = 1 → TC (3)A[2700H] < B[50,F900H] A[2700H] → B

相关文档
最新文档