基于FPGA的DDS设计与实现

摘要：本文在理论上对直接数字频率合成（directdigitalsynthesizer）的原理及其输出信号的性能进行了分析，用台湾友晶公司的de2开发板设计完成了dds产生正弦波的软硬件调试。正弦波输出为23.84hz至1562500hz，精度为23.84hz，相位0至360度，精度小于0.1度。

关键词：相位累加器；相位调制器；dds；fpga

中图分类号：tn741 文献标识码：a 文章编号：1674-7712 （2013）04-0093-01

频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成（dds）等。其中dds是一种新的频率合成方法，是频率合成的一次革命。

一、dds的组成及其原理

dds是一种全数字的频率合成方法，其基本结构主要由相位累加器、相位调制器、波形存储rom、d/a转换器组成，如图1所示。相位累加器由一个n位的加法器和一个n位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端而实现累加功能。k为频率控制字，p为相位控制字。设fc为参考时钟频率，n为相位累加器的字长。正弦波在相位上的精度定为n位，于是频率分辨率为1/2n。可以得到dds方程为，其中f0是输出频率。当k=1时，输出最低频率。而dds理论上的最大输出频率由奈奎斯特采样