c8051f020端口配置说明书

C8051F的每个I/O口引脚都可以被配置为推挽或漏极开路输出。同时引入了数字交叉开关，允许将部数字系统资源映射到P0、P1、P2和P3 的端口引脚。通过设置交叉开关寄存器可将片的计数器/定时器、串行总线、硬件中断、ADC转换启动输入、比较器输出以及微控制器部的其他数字信号配置为出现在端口I/O引脚。必须在访问这些外设的I/O之前配置和允许交叉开关。

注意的问题：

1.低端口既能按位寻址，也可以按字节寻址；高端口只能按字节寻址。

2.没有被分配到的引脚作为一般的数字通用I/O口。

3.P1口还可以用作ADC1的模拟输入。

4.P0MDOUT~P3MDOUT用于控制I/O端口每一位的输出状态。

5.EMIF（外部存储器接口）是用于CPU与片外XRAM之间的数据传输通道，通过寄存器EMI0CF 和EMI0CN选择和管理端口实现数据的传输。

6.为了能访问片外存储器空间，必须设置EMI0CN寄存器的容为片外存储器的空间页地址。

7.如果把外部存储器接口（EMIF）设置在高端口则首先要把EMI0CF的PRTSEL位设置为1，选择高端口，同时选择地址的复用或非复用方式，在把XBR的外部寄存器的EMIFLE位设置为0。

8.复用方式配置：在复用方式下，数据总线和地址总线的第8位共用相同的引脚（AD0~AD7）。在该方式下，要用一个外部锁存器（如74HC373或相同功能的锁存器）保持RAM地址的低8位。外部锁存器由ALE(地址锁存使能)信号控制，ALE信号由外部存储器接口逻辑驱动。

9.在总线复用时，需要把地址数据复用端口配置为漏极开路。

10.ALE高/低脉宽占1个SYSCLK周期，地址建立/保持时间占0个SYSCLK周期，/WR和/RD占12个SYSCLK周期，EMIF工作在地址/数据复用方式，即：EMI0CF |= 0x2c;EMI0TC |= 0x2c;配置EMIF的步骤是：先将EMIF选到低端口或高端口；然后选择复用方式或非复用方式；再选择存储器的模式（只用片存储器、不带块选择的分片方式、带块选择的分片方式或只用片外存储器）；然后设置EMI0TC；最后通过寄存器PnMDOUT和P74OUT选择所期望的相关端口的输出方式。如：

void PORT_Init (void)

{

XBR2 = 0x40; /*使能交叉开关和弱上拉*/

P74OUT |= 0xff; /*使能P4~P7推挽输出*/

EMI0CF |= 0x2c; /*EMIF工作在地址/数据复用方式，只用外部存储器，ALE高/低脉宽占1个SYSCLK周期*/

EMI0TC |= 0x6c; /*地址建立/保持时间占0个SYSCLK周期，/WR和/RD占12个SYSCLK周

期*/

P3MDOUT |= 0xdf; /*使能P3.5推挽输出*/

}

11.避免高端口处于“浮空”状态，以避免因输入浮空为无效逻辑电平而导致不必要的功率消耗，为此应采取如下措施的任何一种：a.将XBR2.7位设置为逻辑0选择弱上拉状态

R/W R/W R/W R/W R/W R/W R/W R/W 复位值WEAKPUD XBARE - T4EXE T4E UART1E EMIFLE CNVSTE 00000000

位7 位6 位5 位4 位3 位2 位1 位0 SFR地址

位7 WEAKPUD 弱上拉禁止位

0 弱上拉全局允许

1 弱上拉全局禁止

位6 XBARE 交叉开关允许位

0 交叉开关禁止端口0 1 2 和3 的所有引脚被强制为输入方式

1 交叉开关允许

位5 未用读0 写=忽略

位4 T4EXE T4EX 输入允许位

0 T4EX 不连到端口引脚

1 T4EX 连到端口引脚

位3 T4E T4 输入允许位

0 T4 不连到端口引脚

1 T4 连到端口引脚

位2 UART1E UART1 I/O 允许位

0 UART1 I/O 不连到端口引脚

1 UART1 TX 和RX 连到两个端口引脚

位1 EMIFLE 外部存储器接口低端口允许位

0 P0.7 P0.6 和P0.5 的功能由交叉开关或端口锁存器决定

1 如果EMI0CF.4 = 0 外部存储器接口为复用方式

则P0.7 (/WR) P0.6 (/RD)和P0.5 (/ALE)被交叉开关跳过它们的输出

状态由端口锁存器和外部存储器接口决定

1 如果EMI0CF.4 = 1 外部存储器接口为非复用方式

则P0.7 (/WR)和P0.6 (/RD)被交叉开关跳过它们的输出状态由端口锁

存器和外部存储器接口决定

位0 CNVSTE 外部转换启动输入允许位

0 CNVSTR 不连到端口引脚

1 CNVSTR 连到端口引脚；

b.令P74OUT=0xFF，将高端口输出方式配置为推拉方式(P74OUT为高端口输出方式寄存器)；

c.向高端口数据寄存器P4、P5、P6和P7写0。

12.配置端口引脚的输出方式

每个端口引脚的输出方式都可被配置为漏极开路或推挽方式。在推挽方式下向端口数据

寄存器中的相应位写逻辑0 将使端口引脚被驱动到GND 写逻辑1 将使端口引脚被驱动到VDD ，在漏极开路方式下向端口数据寄存器中的相应位写逻辑0 将使端口引脚被驱动

到GND 写逻辑1 将使端口引脚处于高阻状态，当系统中不同器件的端口引脚有共享连接

即多个输出连接到同一个物理线时（例如SMBus 连接中的SDA 信号），使用漏极开路方式可

以防止不同器件之间的冲突。（推挽方式在有些书中称为推拉方式）

关于开漏、推挽方式，漏级开路即高阻状态，适用于输入/输出，其可独立输入/输出低电平和高阻状态，若需要产生高电平，则需使用外部上拉电阻或使用如LCX245等电平转换芯片。有些朋友，尤其是未学过此方面知识的朋友，在实际工作中将I/O口设置为漏开，并想输出高电平，但向口线上写1后对方并未认出高电平，但用万用表测量引脚确有电压，这种认为是不对的，对于高阻状态来说，测量电压是无意义的，正确的方法应是外加上拉电阻，上拉电阻的阻值=上拉电压/芯片引脚最大灌（拉）电流。

推挽方式可完全独立产生高低电平，推挽方式为低阻，这样，才能保证口线上不分走电压或分走极小的电压（可忽略），保证输出与电源相同的高电平，推挽适用于输出而不适用于输入，因为若对推挽（低阻）加高电平后，I=U/R，I会很大，将造成口的烧毁。

对与C8051F的很多型号片子，将I/O口设置为推挽方式的做法为：PnMDOUT=0xff，Pn=0x00，这样设置I/O口为推挽，并输出低电平（可降低功耗）将I/O口设置为漏开方式的做法为：PnMDOUT=0x00，Pn=0x11，这样设置I/O口为漏开。

如果学过三极管放大电路一定知道，前置单管放大器和功放末级放大电路的区别。单片机部的逻辑经过部的逻辑运算后需要输出到外面，外面的器件可能需要较大的电流才能推动，因此在单片机的输出端口必须有一个驱动电路。

这种驱动电路有两种形式:

其中的一种是采用一只N型三极管（npn或n沟道），以npn三极管为例，就是e接地，b接部的逻辑运算，c引出，b受部驱动可以控制三极管是否导通但如果三极管的c极一直悬空，尽管b极上发生高低变化，c极上也不会有高低变化，因此在这种条件下必须在外部提供一个电阻，电阻的一端接c(引出脚）另一端接电源，这样当三极管的b有高电压是三极管导通，c电压为低，当b为低电压时三极管不通，c极在电阻的拉动下为高电压，这种驱动电路有个特点：低电压是三极管驱动的，高电压是电阻驱动的（上下不对称），三极管导通时的ec阻很小，因此可以提供很大的电流，可以直接驱动led甚至继电器，但电阻的驱动是有限的，最大高电平输出电流=(vcc-Vh)/r；

另一种是互补推挽输出，采用2只晶体管，一只在上一只在下，上面的一只是n型，下面为p型（以三极管为例），两只管子的连接为：npn（上）的c连vcc，pnp（下）的c接地，两只管子的ee,bb相连，其中ee作为输出（引出脚），bb接部逻辑，这个电路通常用于功率放大点路的末级（音响），当bb接高电压时npn管导通输出高电压，由于三极管的ec电阻很小，因此输出的高电压有很强的驱动能力，当bb接低电压时npn截至，pnp导通，由于三极管的ec电阻很小因此输出的低电压有很强的驱动能力，简单的例子，9013导通时ec电阻不到10欧，以Vh=2.5v，vcc=5v计算，高电平输出电流最大=250MA，短路电流500ma，这个计算同时告诉我们采用推挽输出时一定要小心千万不要出现外部电路短路的可能，否则肯定烧毁芯片，特别是外部驱动三极管时别忘了在三极管的基极加限流电阻。推挽输出电路的形式很多，有些单片机上下都采用n型管，但部逻辑提供互补输出，以上的说明仅仅为了说明推挽的原理，为了更深的理解可以参考功率放大电路。

振荡器

问：部时钟振荡器是否稳定？是否可以用于产生波特率的时基？

答：不同器件的部时钟振荡器的精度是不同的(±20%)。随电源电压变化，它也将发生变化（6.5%/V）。但基本不随温度变化（<1%温度变化围-40℃~+85℃）。由于不同器件部振荡器的离散性较大，所以不能用于产生波特率，应该外接标准晶体。而有些器件，如C8051F3xx/f12x/f04x/f06x部振荡器精度为±2%，可用于产生波特率。

问：片/外振荡器如何配置？

答：正确步骤：

1、允许外部振荡器；

2、等待1ms；

3、查询XTLVLD '0'->'1'

4、切换到外部振荡器。

注意：振荡器频率的选择，即OSCXCN寄存器的配置（外部振荡器频率控制位的设置）。关于更多的信息以及源代码可以参看应用笔记AN002《配置部和外部振荡器》。应用笔记可以从我公司下载：.xhl..

问：C8051F MCU的指令执行速度为多少？

答：C8051F MCU的CIP-51核采用流水线结构，与标准的8051结构相比，指令执行速度有很大的提高。标准的8051单片机执行一个单周期指令需要12个系统时钟周期，而C8051F MCU执行一个单周期指令只需要一个系统时钟周期。如果系统时钟频率为25MHz，执行一个单周期指令所需时间为40ns。

问：切换外部晶振时应注意哪些问题？

答：首先要允许外部振荡器，但此时的系统时钟源仍应是部时钟，直到外部振荡器稳定后，才可将系统时钟源切换到外部振荡器上，否则会出现切换不过去，系统死机的情况。

问：使用外部晶振应注意哪些问题？

答：1、所有的模拟和数字电源引脚都应接电源（2.7~3.6V）；

2、C8051F3xx系列器件的晶振引脚间应跨接一个10M电阻（在新华龙的“主页”—“原理图/PCB库”中有C8051F系列单片机的典型接线图）；

3、晶振、电容等相关器件尽量靠近单片机的晶振引脚。

问：系统时钟切换到外部时钟后，部的时钟是否应关闭？

答：可以选择关闭或不关闭，但是从降低功耗的角度来说，应该关闭。

问：系统时钟可不可以在程序中随时切换？

答：可以，但是由部再一次切换到外部时应按照技术问答2所介绍的步骤进行切换。

问：使用外部晶振时如何配置芯片的引脚？

答答：对于芯片上有固定晶振引脚的设备(例如C8051F02X)；相应时钟输入引脚按选择的晶振模式自动分配引脚；

对于晶振引脚与GPIO共用的芯片(例如C8051F30X)；晶振引脚要按下述方式进行设置：

(1).外接晶体体时；XTAL1与XTAL2都要配置为模拟输入

(2).外接振荡电路为“RC”或“C”方式时，XTAL2引脚要配置为模拟输入

(3).外接CMOS时钟电路时，XTAL2引脚要配置为数字输入

(4).以上几种方式在引脚的配置中都要使用跳过功能将此引脚跳过

问：外接晶振的最高频率是多少？

答：外接晶振的最高频率是30MHz；

模数转换

问：从上电（或退出掉电模式）到ADC稳定开始转换需要多长时间？

答：模拟建立时间也就是等待参考电平稳定的时间。它取决于接在VREF引脚的电容容量。此电容越大VREF的噪音就越小，ADC转换结果的噪音也就越小。如果用4.7μF电容，则稳定时间大约为2ms，如果无旁路电容（不推荐），稳定时间大约为10μS。

注意：在开始转化之前，需要一个1.5μS的跟踪时间，这也就决定了ADC多路转换开关（MUX）的切换速度。

问：ADC的最大输入电压及输入阻抗？

答：ADC的最大输入电压为VREF，它的输入电压围是0V-AV+/VDD。

输入电容为10pF；输入阻抗等价于一个5kΩ电阻和一个10pF电容的串联。

请参考应用笔记AN019“计算开关电容ADC的建立时间”。

问：ADC可编程窗口检测器有什么用途？

答：ADC可编程窗口检测器在很多应用中非常有用。它不停地将ADC输出与用户编程的限制量进行比较，并在检查到越限条件时通知系统控制器，这在中断驱动的系统中尤其有效，既可以节省代码空间和CPU带宽又能提供快速响应的时间。

问：为了使ADC或DAC具有更好的性能，是否应在VREF 引脚接电容？

答：推荐在VREF引脚接一个0.1μF的陶瓷电容器与一个大的电容（典型为4.7μF钽电容）。在VREF 引脚加电容是为了降低VREF的噪声。因为VREF的噪声越小，ADC或DAC转换结果的噪声也就越小。且这两个电容在PCB板上应尽可能离VREF引脚近。

问：部参考电平是否可以用于外部电路的参考？

答：可以，你可以用VREF信号作为输出驱动其它电路（像放大器的偏置电压等）。注意，VREF 引脚只能提供源电流，也就是说，要有负载接地使电流流出C8051器件。例如，如果你将VREF连到OP运放的(+)节点，你要加一个下拉电阻对地(24K左右)将电流限制在100μA。

问：如果测试的模拟输入电压围是0-5V怎么办？

答：因为模拟输入（AINx）引脚不能承受5V电压，任何引脚在任何情况下(不管ADC或PGA的设置如何)必须使其输入电压保持在AGND和AV＋之间，这是为了避免沉（或源）电流通过ESD保护装置。为了测试0-5V围的信号，必须使信号衰减（衰减到AV＋以下）才能进入到ADC输入。当使用外部VREF时，要求VREF的最大值比AV+小300mV。

问：F02x器件部有PGA（可编程增益放大器）可以对输入模拟信号进行放大。其中的一个放大倍数为0.5 倍。是否意味着我可以外接+6V的模拟输入电压，经过0.5倍的放大变成3V输入到AINx呢？答：请注意：任何模拟引脚（数据IO口和VDD引脚除外）的最大输入电压为-0.3V到VDD+0.3V。如果超出此围可能造成器件永久损坏。

在单端输入方式，有两个限制因素如下：

1、AIN输入电压必须在AGND和AV+之间以避免吸/源电流流过ESD保护器件。

2、AIN电压必须在AGND和(VREF / GAIN) 之间。假设一个12位的ADC，AINx 引脚的输入电压小于AGND，结果将是0x000；如果输入电压大于(VREF / GAIN) ，结果将是0xFFF。

例如，使用外部1.25V参考，PGA增益为0.5，允许的电压输入围是0V到(1.25V / 0.5 = 2.5V)。

问：如何提高系统的ADC的性能？

答：第一、将模拟电源和数字电源分开，可以使用比较简单的方法，如在模拟电源和数字电源之间加简单的滤波。

第二、将模拟地和数字地分开，并在电源附近通过磁珠连接。

第三、制板时，大面积覆铜。

第四、未使用到的模拟引脚要接地。

第五、为了确保参考电压的稳定，参考电压引脚一定要接去耦电容。

第六、模拟信号的输入电压围是0-VDD，如果模拟输入的外围有可能侵入高电压（超过芯片的极限