数字电子技术基础试题.docx

一、填空题：（每空 3 分，共 15 分）

1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。2．将 2004 个“ 1”异或起来得到的结果是（0）。

3．由 555 定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。4．TTL 器件输入脚悬空相当于输入（高）电平。

5．基本逻辑运算有 : （与）、（或）和（非）运算。

6．采用四位比较器对两个四位数比较时，先比较（最高）位。

7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；

8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器

9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（CMOS）电路。

10．施密特触发器有（两个）个稳定状态 . ，多谐振荡器有（0 ）个稳定状态。

11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；

12．两二进制数相加时，不考虑低位的进位信号是（半）加器。

13．不仅考虑两个 _本位 ___相加，而且还考虑来自__低位进位 __相加的运算电路，称为全加器。14．时序逻辑电路的输出不仅和__该时刻输入变量的取值_有关，而且还与 __该时刻电路所处的状

态___有关。

15．计数器按CP脉冲的输入方式可分为_同步计数器 ___和 _异步计数器 __。

16．触发器根据逻辑功能的不同，可分为 __RS触发器 ___ 、__T 触发器 ___ 、_JK 触发器 __、_T’触

发器 _、_D 触发器 _等。

17．根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零 _、 __预置数法 __、_进位输出置最小数法 _等方法可以实现任意进制的技术器。

18．4. 一个 JK 触发器有 2 个稳态，它可存储1位二进制数。

19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。

20．把 JK 触发器改成 T 触发器的方法是 J=K=T。

21．N 个触发器组成的计数器最多可以组成 2 的 n 次方进制的计数器。

22．基本 RS 触发器的约束条件是RS=0。

J K ，则可完23．对于 JK 触发器，若J K ，则可完成T触发器的逻辑功能；若

成D触发器的逻辑功能。

四．画图题：（5 分） 1．试画出下列触发器的输出波形(设触发器的初态为 0)。(12 分) 1.

2.

3.

2．已知输入信号 X ，Y，Z 的波形如图3所示，试画出 F XYZ X YZ XYZ XY Z

的波形。

图3 波形图

五．分析题（ 30 分） 1、分析如图所示组合逻辑电路的功能。

2．试分析如图 3 所示的组合逻辑电路。(15 分)

1）. 写出输出逻辑表达式；2） . 化为最简与或式；

3). 列出真值表； 4). 说明逻辑功能。

3.七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的

状态转换图。（２０）

图 4 4．74161组成的电路如题37图所示，分析电路，并回答以下问题

（ 1）画出电路的状态转换图（Q3 Q2Q1Q0）；

（2）说出电路的功能。（74161的功能见表）

六．设计题：（ 30分） 1．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或 3票同意，表决就通过（要求有真值表等）。?

2. 试用 JK 触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14 分)

七．（ 10 分）试说明如图 5 所示的用 555定时器构成的电路功能，求出UT+ 、UT-和U T ，并画出其输出波形。（10 分）

图 5

三．化简题：1、利用摩根定律证明公式

反演律（摩根定律）：

ABAB

ABAB

2、画出卡诺图

：

化得 Y AC AD 四．画：2

五．分析 20 分）

1．1、写出表达式Y

1AB Y2 BC Y3CA YABBCCA

2、画出真表

3、当入 A、B、 C 中有 2 个或 3 个 1 ，出 Y 1，否出 Y 0。所以个路上

是一种 3 人表决用的合路：只要有 2 票或 3 票同意，表决就通。

2．（ 1）表达式

（2）最与或式：

（3）真表

A B C Y 1Y 2

0 0 000

0 0 110

0 1 010

0 1 101

1 0 010

1 0 101

1 1 001

1 1 111

（4）功能：全加器。

3. １）据写出路的方程：T0 1T1 Q0T2 Q0 Q1 T3 Q0 Q1 Q2

２）求出状方程：

３）写出出方程：C＝ Q

0Q1Q2 Q3

４）列出状表或状或序：

5)从以上看出，每16 个信号以后路的状循化一次；同，每16 个脉冲作用后出端 C 出一个脉冲，所以，是一个十六制数器， C 端的出就是位。

CP Q3Q2Q1Q0等效十制数C

0000000

1000110

2001020

??

151111150

16000000解：（ 1）状表：

Q n3Q n2Q n1Q n0Q n+1 3Q n+1 2Q n+1 1Q n+1 0

00000001

00010010

00100011

00110100

01000101

01010110

01100111

01111000

10001001

10011010

10101011

10110000

状：

QQQQ3210

00000001001000110100 1011

101010011000011101100101

A&

（2）功能： 11 制数器。从0000 开始数，当 Q3 Q2 Q1 Q0

B&

Y 1011，

&通与非异步清零，完成一个数周期。

六．：C&

1、画出真表

2 写出表达式3画出

2.解：根据意，得状如下：

所以：

能自启动。因为：

七．,,，波形如图

所示

复习题填空题

4．已知 Intel2114是1K* 4位的 RAM集成电路芯片，它有地址线条，数据线条。

5．逻辑函数Y AB C 的两种标准形式分别为、。

6．由 555 定时器构成的三种电路中，和是脉冲的整形电路。

7. RAM 的扩展可分为、扩展两种；

9.有一数码 10010011，作为自然二进制数时，它相当于十进制数，作为 8421BCD码时，它相

当于十进制数。

，该函数的反函数 F =

10.已知某函数F B A C D AB CD

11.一个 10 位地址码、 8 位输出的 ROM，其存储容量为。

12 . 能够实现“线与”的TTL 门电路叫，能够实现“线与”的CMOS门电路

叫。

14、半导体存储器的结构主要包含三个部分，分别

是、、。

15、组合逻辑电路产生竞争冒险的内因是逻辑器件的传输延时。

16、n 个变量的逻辑函数其全体最小项的个数为。最小项的性质有三条，其中任意

两个最小项之积为，全体最小项之和。

17．维持阻塞 D 触发器在CP 脉冲的输入有效；同步RS 触发器在CP 脉冲的输入有效；主从JK 触发器如果在CP 为高电平期间J、 K 不变，那么这种触发器在CP 脉冲的输入有效；主从JK 触发器如果在CP 为高电平期间J、 K 变化，这种触发器存在问题。

18．计数器按电路中各触发器翻转的次序分为和计数器；按计数过程中计数器数字的增减分为和计数器。

20、三位二进制减法计数器的初始状态为101，四个 CP脉冲后它的状态为

二、选择题 1．电路如图所示，其中 74LS161 为异步清零同步预置四位二进制加法计数器，则电路实现的是：（）

(1)十一进制加法计数器。

(2)十进制加法计数器。

(3)十六进制加法计数器。

(4)十二进制加法计数器。

2、逻辑函数为Y(A,B,C) = AB ＋A C。使 Y 为 1 的变量取值组合ABC 为（）

(1)ABC =111 ， ABC =100 ，ABC =110 ，ABC =011

(2)ABC =111 ， ABC =110 ， ABC =001 ， ABC =101

(3)ABC =000 ， ABC =010 ，ABC =100 ， ABC =101

(4)ABC =111 ， ABC =110 ， ABC =011 ， ABC =001

3．2—4 译码器电路如下图，则输出表达式为：()

（1）Y

3= B A，Y2=B A，Y1=B A，Y0=BA

（2）Y

3=BA ，Y 2= B A， Y1=B A

，Y

0= B A

（3）Y

3=BA ，Y 2=B A

，Y

1= B A， Y0= B A

（4）Y

3=B A

，Y

2= B A ，Y1= B A

，Y

0=BA

4．数据选择器的逻辑电路如图，在选通端S为高电平的情况下，当选择A1A0=10时，输出端Z 为：()

（ 1） Z=D0 ，（ 2） Z=D1（3）Z=D2，（4）Z=D3

5．施密特触发器的符号如下图（a）所示，它的电压传输特性为：（）

6．已知 TTL 与非门的参数如下：

V cc5V ,V T 1.4V ,V IL max0.3V , V IH min 2.0V , V OL max0.4V ,

V OH min 2.4V ,求其高电平噪声容限（）

（A ）0.5V ,（B）0.4V,（C）1.2V ,（D）2.0V

三、按要求做题

2、试画出图 3 在 CP 脉冲作用下Q1,Q2,Y 对应的电压波形。

(设触发器的初态为0,画 6 个完整的 CP 脉冲的波形 )

3、图 1、2 中电路由TTL 门电路构成，图 3 由 CMOS门电路构成，试分别写出F1、F2、 F3

的表达式。

5、分析所示电路，写出Z1、 Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。

7、指出图中各TTL 门电路的输出是什么状态（高电平、低电平、高阻）

9、用公式法将下列函数化为最简与或表达式。①Y=AC+ABC+ACD+CD⑵ Y=A(C⊕

D)+BCD+ACD+ABCD

10、用卡诺图化简法将函数化为最简与或表达式。（1）Y=BC D+AB+AC D+ABC

（ 2）Y （ A ， B，C， D） =∑ (m3,m5,m6,m7 ,m10)给定约束条件为m0+m 1+m2+m4+m 8=0

11、分析所示组合逻辑电路的功能（表达式、真值表及功能说明）

13 由同步十进制加法计数器74LS160 构成一数字系统如图所示，假设计数器的初态为0,测得组合

逻辑电路的真值表如下所示：

1）．画出 74LS160 的状态转换图；2）．画出整个数字系统的时序图；

3）．如果用同步四位二进制加法计数器74LS161 代替74LS160, 试画出其电路图（要求采用置数

法）；

4）．试用一片译码器74LS138 辅助与非门实现该组合逻辑电路功能。

14、电路如图所示，其中RA=RB=10k Ω ,C=0.1 μf ，试问：

1）．在 Uk 为高电平期间，由555 定时器构成的是什么电路，其输出U0 的频率 f0=?

2）．分析由 JK 触发器 FF1、FF2、 FF3 构成的计数器电路，要求：写出驱动方程和状态方程，画

出完整的状态转换图；

3）． ? 设 Q3、 Q2、 Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0 ，脉冲过后Q3、Q2、Q1将保持在哪个状态

15、集成 4 位二进制加法计数器74161 的连接图如图所示，LD 是预置控制端；D0、 D1、 D2、 D3

是预置数据输入端；Q3 、Q2、Q1、Q0 是触发器的输出端，Q0 是最低位， Q3 是最高位； LD 为低

电平时电路开始置数，LD 为高电平时电路计数。试分析电路的功能。要求：

（ 1）列出状态转换表；（2）检验自启动能力；（3）说明计数模值。

16、画出用两片同步十进制计数器74LS160 接成 59 进制计数器的接线图，可以附加必要的门电路。

74LS160 的功能表如图所示。