第4章 集触发器学习指导

第4章 集触发器学习指导
第4章 集触发器学习指导

第四章 集成触发器

一、内容提要

能够存储一位二值信息的基本单元称为双稳态触发器,简称触发器。触发器是组成时序逻辑电路的基本单元。它的显著特点是具有记忆功能,一个触发器能记住1位二值信号(0或1),n 个触发器组合在一起就能记忆n 位二值信号。

(一)、触发器的特点

l 、它有两个能自行保持的稳定状态

触发器有两个输出端,分别记作Q 、Q ,其状态是互补的:

Q =1,Q =0是一个稳定状态,称为1态;Q =0,Q =1是另一个稳定状态,称为

0态;

其他情况如Q =Q =0或Q =Q =1,不满足互补的条件,称之为不定状态,它既不能算作0态,也不能算作1态。

2、在适当的输入信号作用下,触发器能从原来所处的一个稳态翻转成另一个稳态。

3、在输入信号取消后,能够将得到的新状态保存下来,即记忆住这一状态。

(二)、触发器的类型

1、按触发方式分,有电平触发方式、主从触发方式和边沿触发方式。

2、按逻辑功能分,有RS 触发器、JK 触发器、D 触发器和T 触发器。 (三)、各类触发器的状态方程

1、RS 触发器:?????=+=+约束条件)

(01SR Q R S Q n n

2、n n n Q K Q J Q JK +=+1触发器:

3、D Q D n =+1触发器:

4、n n Q T Q T ⊕=+1触发器:

5、n n Q Q T =+1'触发器:

由于目前实际生产的集成时钟触发器只有D 型和JK 型两种,如果需要使用其它逻辑功

能的触发器,可以利用转换逻辑功能的方法,将D 或JK 触发器转换成所需功能的触发器发器。 二、重点难点

本章主要内容包括:

(1)基本触发器的电路组成和工作原理。 (2)RS 触发器、JK 触发器、D 触发器、T 和T ’触发器的逻辑功能以及触发器的描述方法:逻辑功能表、特性方程、驱动(激励)表、状态转移图(表)和时序(波形)图。

重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法;各种触发方式的特点、脉冲工作特性。

本章的难点主要集中在各触发器的内部结构和工作原理。 三、习题精解

知识点:基本RS 触发器工作状态判断。

例4.1 电路如图4.1所示。已知A 、B 波形,判断Q 的波形应为(A) 、(B)、(C)、(D)中的哪一

种。假定触发器的初始状态为0。

图4.1

解:电路是一个由“或非”门构成的基本RS 触发器,当AB 都为“1”时,0==Q Q ,

而当A =0,B =1时,则0=Q ,而1=Q ,所以应该是(B)波形正确。

知识点:电平触发的D 触发器工作特点。

例4.2 图4.2所示为电平触发D 触发器的CP 信号和D 输入信号,设初始状态为0,确定输出端Q 的波形。

图4.2

解:在CP=1时,无论D 为高电平还是低电平,Q 端输出信号总是和D 输入信号相同;在CP=0期间,Q 端的输出信号将保持不变。综上,Q 端的输出波形如图A4.2所示。

图A4.2

知识点:边沿D 触发器的工作特点。

例4.3图4.3所示为上升沿触发D 触发器的输入信号和时钟脉冲波形,设触发器的初始状态为0,画出输出信号Q 的波形。

图4.3

解:根据边沿D 触发器的功能特点可知,每个时钟脉冲CP 上升沿到来之后的输出状态等于该上升沿前一瞬间D 信号的状态,直到下一个时钟脉冲CP 上升沿到来。由此可画出输出Q 端的波形如图A4.3所示。

图A4.3

例4.4 图4.4为边沿D 触发器构成的电路,设触发器的初始状态1000Q Q ,确定0Q 及1Q 在时钟脉冲作用下的波形。

图4.4

解:由于两个D 触发器的输入信号分别为另一个D 触发器的输出,因此在确定它们的输出端波形时,应分段交替画出0Q 及1Q 的波形。

图A4.4

知识点:主从JK 触发器工作特点。

例4.5 已知主从JK 触发器J 、K 的波形如图所示,画出输出Q 的波形(设初始状态为0)。

图4.5

解:根据主从触发器的状态转换真值表可知,在第1个CP 高电平期间,J=1,K=0,1

n Q +为

1;在第2个CP 高电平期间,J=1,K=1,1

n Q +翻转为0;在第3个CP 高电平期间,J=0,

K=0,1

n Q

+保持不变,仍为0;在第4个CP 高电平期间,J=1,K=0,1

n Q

+为1;在第5个

CP 高电平期间,J=0,K=1,1

n Q +为0;在第6个CP 高电平期间,J=0,K=0,1

n Q

+保持不

变,仍为0。最后得到输出波形如图A4.5所示。

图A4.5

知识点:主从JK 触发器的一次变化问题。

例4.6 设主从JK 触发器的初态为1,试画出它的波形。

图4.6

解:根据主从JK触发器一次变化现象的描述,了解到只有在下面两种情况下会发生一次变化现象:一是触发器状态为0时,J信号的变化;二是触发器状态为1时,K信号的变化。

若在CP=1期间,J、K信号发生了变化,可按照以下方法来处理:

①若原态Q=0,则由J信号决定其次态,而与K无关。此时只要CP=1期间出现过

J=1,则CP下降沿时Q为1。否则Q仍为0。

②若原态强,则由K信号决定其次态,而与J无关。此时只要CP=1期间出现过

K=1,则CP下降沿时Q为0。否则Q仍为1。

在图4.6中,第5、6个CP脉冲的高电平期间,J、K信号发生了变化,其它CP脉冲的高电平期间,J、K信号没发生变化。针对这两种不同情况分别采用前面介绍的方法画出它的输出波形,如图A4.6所示。

图A4.6

知识点:边沿JK触发器工作特点.

例4.7设边沿JK触发器的初态为0,输入信号波形如图4.7所示,试画出它的输出波形。

图4.7

解(1)以时钟下降沿为基准,划分时间间隔,CP下降沿到来前为现态,下降沿到来后为次态。

(2)每个时钟下降沿到来后,根据触发器的特性方程或状态转换真值表确定其次态。

输出波形如图A4.7所示。

图A4.7

知识点:边沿JK 触发器级联。

例4.8 边沿JK 触发器FF0和FF1的连接如图4.8所示,设两个触发器的初始状态都是0状态,试确定输出端1Q 、0Q 的波形,并写出这些波形所表示的二进制序列。

图4.8

解:根据边沿JK 触发器的特点,可得到1Q 、0Q 的波形如图A4.8所示。若将1Q 、0Q 的时序进行排列,即为00,01,10,11,分别对应于0,1,2,3。可见,这个二进制序列每4个时钟脉冲重复一次,然后返回0重新开始此序列,此序列相当于对时钟脉冲进行了计数。

图A4.8

知识点:各类触发器工作状态判断。

例4.9 电路如图4.9所示。能实现 n n Q Q =+1

的电路是哪一种电路。

图4.9

解: 对(a)电路,只有当A=1时才是计数型触发器;而(b)电路是T 触发器,只有当T=1时,

才是计数触发器;(c)可以实现计数即n n Q Q =+1,(d)电路也不可能是计数式触发器。所以

实现n

n Q Q =+1功能的电路是(c)。9

例4.10 电路如图4.10所示,A Q Q n n +=+1的电路是哪 一些电路。

图4.10

解:对(a)电路,因为是D 触发器,所以有n n Q A D Q ?==+1

对(b)电路,因为是RS 触发器

,所以有n n n n n Q A Q A Q Q R S Q +=+?=+=+1 对(c)电路,因为是T 触发器, n n n n n n n n Q A Q Q A Q Q A Q T Q T Q ?=??+??=+=+1 对(d)电路,因为是JK 触发器, n n n n n n n Q A Q A Q Q Q K Q J Q +=?+=?+?=+1 因此,能实现A Q Q n n +=+1的电路是(b )和(d )两个电路。 知识点:复位端的作用。

例4.11 由下降沿JK 触发器组成的电路及其CP 、J 端输入波形如图4.11 所示,试画出Q 端的波形(设初态为0)。

图4.11

解:该题的复位端由CP 和Q 的与非实现,所以应该十分注意复位端的作用。波形图为:

四、自我测试题(共100分)

(一)不定项选择题。(本大题共10题,每题1分,共10分) 1.N 个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N

2.一个触发器可记录一位二进制代码,它有 个稳态。 A.0 B.1 C.2 D.3

3.对于T 触发器,若原态Qn=0,欲使新态Qn+1=1,应使输入T= 。 A.0 B.1 C.Q D.Q

CP

A

Q

4.对于D 触发器,欲使Qn+1=Qn ,应使输入D= 。 A.0 B.1 C.Q D.Q

5.对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。 A.RS B.D C.T D.T ˊ

6.欲使JK 触发器按Qn+1=Qn 工作,可使JK 触发器的输入端 。 A.J=K=0 B.J=Q,K=Q C.J=Q ,K=Q D.J=Q,K=0 7.欲使D 触发器按Qn+1=Q n 工作,应使输入D= 。 A.0 B.1 C.Q D.Q

8.描述触发器的逻辑功能的方法有 。

A.状态转换真值表

B.特性方程

C.状态转换图

D.状态转换卡诺图 9.为实现将JK 触发器转换为D 触发器,应使 。 A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D 10.下列触发器中,没有约束条件的是 。

A.基本RS 触发器

B.主从RS 触发器

C.同步RS 触发器

D.边沿D 触发器

(二) 、判断题(正确打√,错误的打×。本大题共6题,每题1分,共6分) 1. D 触发器的特性方程为1

n Q

D +=,与n Q 无关,所以它没有记忆功能。( )

2. RS 触发器的约束条件RS=0表示不允许出现R=S=1的输入。( )

3. 同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。( ) 4. 主从JK 触发器、边沿JK 触发器和同步JK 触发器的逻辑功能完全相同。( ) 5. 由两个TTL 或非门构成的基本RS 触发器,当R=S=0时,触发器的状态为不定。 6. 对边沿JK 触发器,在CP 为高电平期间,当J=K=1时,状态会翻转一次。( )

(三)、填空题。(本大题共12 空,每空2分,共24 分)

1.触发器有 2 个稳态,存储8位二进制信息要 8 个触发器。 2.一个基本RS 触发器在正常工作时,它的约束条件是R +S =1,则它不允许输入

S = 0 且R = 0 的信号。

3.触发器有两个互补的输出端Q 、Q ,定义触发器的1状态为 ,0状态

为 ,可见触发器的状态指的是 端的状态。 4.一个基本RS 触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是 。

5.在一个CP 脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的 ,触发方式为主从 式或 边沿 式的触发器不会出现这种现象。

6.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接 电平。

(四)、分析题。(本大题共6题,每题10分)

1. 画出图P4.1所示由与非门组成的基本RS 触发器输出端Q 、Q 的电压波形,输入端S 、R 的电压波形如图中所示。

图P4.1

2.试分析图P4.2所示电路的逻辑功能,列出真值表写出逻辑函数式。

图P4.2

3.若主从结构JK 触发器CP 、D R 、D S 、J 、K 端的电压波形如图P4.3所示,试画出Q 、

Q 端对应的电压波形。

图P4.3

4.设图P4.4中各触发器的初始状态皆为Q =0,试画出在CP 信号连续作用下各触发器输出端的电压波形。

图P4.4

5.试写出图P4.5(a )中各电路的次态函数(即11+n Q 、12+n Q 、13+n Q 、14

+n Q )与现态和输入变量之间的函数式,并画出在图P4.14(b )给定信号的作用下Q 1、Q 2、、、Q 3、

、Q 4的电压波形。假定各触发器的初始状态均为Q =0。

图P4.5

6.试画出图P4.6电路在图中所示CP 、D R 信号作用下Q 1、Q 2、Q 3的输出电压波形,并说明Q 1、Q 2、Q 3输出信号的频率与CP 信号频率之间的关系。

图P4.6

五、自我测试题答案 (一)、选择题

1. B 2. C 3. BD 4. C 5. C

6. ABD 7. D 8. ABCD 9. A 10. D (二)、判断题

1.×

2.√

3.√

4.√

5.×

6.×

(三)、填空题 1.2 8 2.0 0 3.Q =1、

Q =0 Q =0、Q =1 Q

4.R S =0

5.空翻 主从式 边沿式 (四)、分析题

1.[解] 见图A4.1

图A4.1

S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 1

1

0*

由真值表得逻辑函数式

1=+=+SR Q R S Q n

n 3.[解] 见图A4.3

图A4.3

4.[解] 见图A4.4

图A4.4

5.

[解] 电路驱动方程为:

A Q A AQ J n

n =+=11

,B Q B BQ K n

n =+=11

AB S =,B A R +=;B A T ⊕=;B A D ⊕=

代入特性方程,得状态方程:

n n n n n BQ Q A Q K Q J Q 111111 +=+=+

n n n Q B A AB Q R S Q 2

212)(++=+=+

n n n Q B A Q T Q 3313⊕⊕=⊕=+ B A D Q n ⊕==+14

根据状态方程画波形,见图A4.5。

图A4.5

6.[解]

)(CP CP Q Q n n ==+1111

)(12212 Q CP Q Q n n ==+

)(23313 Q CP Q Q n n ==+

波形见图A4.6。

图A4.6

若CP 的频率为0f ,则Q 1、Q 2、Q 3的频率分别为021f 、041f 、08

1f 。

六、课后习题答案

[题4-1]解:已知或非门构成的RS 触发器的特征方程如下:

??

?=+=+0

1RS Q R S Q n

n 根据输入端S 、R 的波形图,得出输出端Q 、Q 的电压波形见图A4.1。

[题4-2]解:见图

A4.2

图A4.2

[题4-3]解:

1)

① CP=0时,SS=1,RR=1,期间n n Q Q =+1,状态保持。

② CP=1时,?????+=?=?==R

S R S RR S SS R

RR

即在CP=1的情况下:若R=0,S=0。则RR=1,SS=1,有n n Q Q =+1,状态保持。 若R=0,S=1。则RR=1,SS=0,有11=+n Q 。 若R=1,S=0。则RR=0,SS=1,有01=+n Q 。 若R=1,S=1。则RR=0,SS=1,有01=+n Q 。

电路的状态转换真值表如下表所示:

2) 求次态方程:由上述状态转换真值表,不难得出次态方程:

)(1S Q R CP Q CP Q n n n +??+?=+

3)R 与S 无需约束条件。 [题4-4]解:见图A4.4

图A4.4

[题4-5]解:见图A4.5

图A4.5

[题4-6]解:根据图示可知该触发器的1=J ,n Q K =。由时钟下降沿触发。

因此111≡+=?+?=+=+n n n n n n n n Q Q Q Q Q Q K Q J Q 在CP 作用下的Q 端波形图如图A4.6所示:

图A4.6

[题4-7]解:该触发器在CP 下降沿处触发,因而状态的改变都对应着CP 下降沿处。另外,

如果CP=1期间J 、K 有变化,应注意一次变化问题。

D R ,D S 为异步复位、置位端,不受CP 的限制。当D R =0时,1,0==Q Q ;D S =0时,

0,1==Q Q 。

根据所给的CP 、J 、K 和D R ,D S 的波形,所画Q 端波形如图A4.7所示。

图A4.7

[题4-8]解:

(a)为时钟下降沿触发的D 触发器,11==+n n D Q (b)为时钟上升沿触发的D 触发器,n n n Q D Q ==+1 (c) 为时钟下降沿触发的D 触发器,n n n Q D Q ==+1

(d) 为时钟上升沿触发的JK 触发器,n n n n n n n n Q Q Q Q Q Q K Q J Q =+=+=+1 (e) 为时钟上升沿触发的JK 触发器,n n n n n n n n Q Q Q Q Q Q K Q J Q =+=+=+1 (f) 为时钟下降沿触发的JK 触发器,n n n n n n n Q Q Q Q Q K Q J Q =?+=+=+11

各TTL 触发器Q 端的输出波形图如图A4.8所示。

图A4.8

[题4-9]解:见图

A4.9

图 A4.9

[题4-10]解:已知时钟RS 触发器的特征方程为:???=+=+0

1SR Q R S Q n

n

1) 时钟RS 触发器转换成D 触发器:已知D 触发器的特征方程为D Q n =+1,变换该表达

式,使之与时钟RS 触发器的特征方程式相同,即)(1n n n Q Q D Q +=+。把n Q 、n Q 视为变量,余下部分视为系数,根据变量相同、系数相等,则方程一定相等的原则,得到:

????

?==D

R Q D S n

,画电路图如图A4.10(a )所示。 2) 时钟RS 触发器转换成T 触发器: 已知T 触发器的特征方程为n n Q T Q ⊕=+1,变换该

表达式,使之与时钟RS 触发器的特征方程式相同,即n n n Q T Q T Q +=+1。把n Q 、n Q 视为变量,余下部分视为系数,根据变量相同、系数相等,则方程一定相等的原则,得

到:???==T

R Q T S n

,画电路图如图A4.10(b )所示。

3) 时钟RS 触发器转换成'T 触发器:已知'T 触发器的特征方程为n n Q Q =+1,变换该表达

式,使之与时钟RS 触发器的特征方程式相同,即n n n n Q Q Q Q ?+?==+011。把n Q 、

n Q 视为变量,余下部分视为系数,根据变量相同、系数相等,则方程一定相等的原则,

得到:???==1

R Q S n

,画电路图如图A4.10(c )所示。

4) 时钟RS 触发器转换成JK 触发器:已知JK 触发器的特征方程为n n n Q K Q J Q +=+1,

把n Q 、n Q 视为变量,余下部分视为系数,根据变量相同、系数相等,则方程一定相等

的原则,得到:???==K

R Q J S n

,画电路图如图A4.10(d )所示。

[题4-11]解:

1)对于FF1,由图可知,B A D ⊕=,因此该触发器的次态输出函数表达式为:

B A D Q n ⊕==+11 (CP 上升沿时有效)

对于FF2,由图可知,1K , 22=+=

n

n

Q B AQ J ,因此该触发器的次态输出函数表达式

为:n

n n n n n n n Q B Q Q Q B AQ

Q K Q J Q 2

2222221

2

1)(=++=+=+ (CP 下降沿时有效) 2)根据所给的CP 及A 、B 波形图,可以画出各电路Q 端的波形图如图A4.11所示。

图A4.11

[题4-12]解:

T 触发器的特征方程为:n n Q T Q ⊕=+1 (CP 下降沿有效)

Q 端的输出波形如图A4.12所示。

图A4.12

[题4-13]解:

根据电路图可知??????=?=n

n

Q CP B Q CP A ,而该电路中的触发器是CP 上升沿触发的D 触发器,其新

态方程为:n n n Q D Q ==+1。据已知的CP 信号波形,可以画出A 、B 端的输出波形如图A4.13所示。

第4章 触发器(总复习)

【总复习卷】 第4章集成触发器 触发器是数字电路中的一个基本逻辑单元,它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。 【知识结构图】 【本章重点】 1. 触发器的基本性质。 2. RS触发器、JK触发器、D型触发器的逻辑功能,各类触发器逻辑符号。 3. 集成触发器外特性及其应用。 【本章难点】 1. 各类触发器逻辑功能分析。 2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。 【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。

综合训练(第4章) 一、填空题 1.触发器具有________种稳定状态。在输入信号消失后,能保持输出状态不变,也就是说它具有________功能。在适当触发信号作用下,从一个稳态变为另一个稳态,,因此 触发器可作为_______进制信息存贮单元。 2. 边沿型触发器可以避免现象的产生。 3. 通常规定触发器______端的状态作为触发器的状态。 4. 触发器按照逻辑功能分为:、、、等。 5. 主从触发器在时钟高电平时主触发器接收信,而__ __触发器状态不变。在时钟 脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。 6. 与非门构成的基本RS触发器的约束条件是R+S不能为。 7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或, 而不受的同步控制。 8. 在时钟脉冲控制下,JK触发器J端和K端输入不同组合的信号时,能够具 有、、、的功能。 二、判断题(对的打”√”,错的打”Х”) 1. 触发器属于组合逻辑电路系列,即没有记忆功能。( ) 2. 同步RS触发器连成计数电路时,会产生空翻现象。 ( ) 3. 主从RS触发器会出现状态不定的现象。 ( ) 4. 主从型触发器接成计数电路时,不会产生空翻现象。( ) 5. 当JK触发器的,它就转化为T触发器。( ) 6. JK触发器的特性方程是。( ) 7. 当J=K=0时,JK触发器就具有计数的功能。( ) 8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( ) 9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( ) 10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( ) 11. 与非门构成的基本RS触发器,当S=1,R=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。( )

最新数字电子技术基础电子教案——第4章触发器.docx

第 4 章触发器 在数字系统中,除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和 保存这些数字二进制数码信息,这就要用到另一个数字逻辑部件:触发器。数字电路中,将能够存储一位二进制信息的逻辑电路称为触发器(flip flop )。它是构成时序逻辑电路的基本单元。 4.1触发器的电路结构及工作原理 4.1.1基本RS触发器 基本 RS触发器是构成各种功能触发器的最基本的单元,故称基本触发器。 1.电路结构和工作原理 ( 1)电路结构 基本 RS 触发器是由两个与非门 G1、G2交叉耦合构成的。其逻辑图和逻辑 符号如图 4.1 所示。它与组合电路的根本区别在于,电路中有反馈线。 ( 2)工作原理 基本 RS触发器特点如下。 ① 触发器的次态不仅与输入信号状态有关,而且与触发器的现态有关。 ② 电路具有两个稳定状态,在无外来触发信号作用时,电路将保持原状态 不变。 ③在外加触发信号有效时,电路可以触发翻转,实现置0 或置 1。 ④在稳定状态下两个输出端的状态必须是互补关系,即有约束条件。 还可以用或非门的输入、输出端交叉耦合连接构成置0、置 1 触发器。其逻辑图和逻辑符号如图 4.2 所示。

综上所述,基本RS触发器具有复位( Q=0)、置位( Q=1)、保持原状态 3 种功能, R 为复位输入端, S 为置位输入端,可以是低电平有效,也可以是高电平 有效,取决于触发器的结构。 4.1.2同步RS触发器 在实际应用中,常需要用一个像时钟一样准确的控制信号来控制同一电路中 各个触发器的翻转时刻,这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号,简称为时钟信号,用CP(Clock Pulse )表示。 1.同步 RS触发器的电路结构和工作原 理( 1)电路结构 ( 2)逻辑功能分析 同步 RS触发器的状态转换分别由R、S 和 CP控制,其中, R、S 控制状态转换的方向,即转换为何种次态;CP控制状态转换的时刻,即何时发生转换。 2.触发器逻辑功能描述方法

第4章习题答案

思考题: 题4.1.1 按触发方式触发器可分为、和三类。 答:电平触发、主从触发、边沿触发。 题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。 答:0 题4.1.3 触发器有个稳定状态,它可记录位二进制码,存储8位二进制信息需要个触发器。 答:2、1、8。 题4.1.4 如果由或非门构成的RS锁存器输入信号同时为1,此时输出的原端Q和非端Q 为。然后改变两输入信号为0,输出原端Q和非端Q为。 答:0、不定(0,1或1,0) 题4.2.1 在图(b)中将C1改为C2,当C2有效时,1S、1R和C2 。 答:无关。 题4.2.2 同步RS触发器和RS锁存器主要区别是。 答:触发信号。 题4.2.3 保证同步D触发器的输出稳定,要求输入有效信号的高电平至少需要。 答: 4t pd。 题4.2.4 同步触发器的缺点是。 (A)抗干扰能力差(B)空翻现象(C)多次翻转(D)约束条件答:A、B、C、D。 题4.2.5 同步D触发器和同步RS触发器相同之处是,不同之处是。 (A)空翻现象,约束条件(B)同步信号,空翻现象 (C)约束条件,空翻现象(D)时钟,同步信号 答: A 题4.3.1 具有约束条件的触发器有。 (A)主从RS触发器(B)由主从RS触发器组成D触发器 (C)主从JK触发器(D)由主从JK触发器组成D触发器 答:A 题4.3.2 具有一次翻转特性的触发器有。 (A)主从RS触发器(B)由主从RS触发器组成D触发器 (C)主从JK触发器(D)由主从JK触发器组成D触发器 答:C、D 题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。 (A)主从RS触发器的主触发器工作原理和同步RS触发器相同 (B)主从RS触发器的从触发器工作原理和同步RS触发器相同 (C)输入信号R不稳定

相关主题
相关文档
最新文档