彩灯控制器的设计

课程设计说明书

课程名称：_______电子技术基础_________ 题目：彩灯控制器的设计

学生姓名：____________________

专业：_______________________

班级：_______________________

学号：_______________________

指导教师：____________________

日期：__________ 年—月日

课程设计任务书

设计题目

彩灯控制器的设计

二、主要内容及要求

（1）以半导体数码管作为控制器的显示器，它能自动地依次显示出数字0、

1、2、3、4、5、6、7、8、9 （自然数列），1、3、5、7、9 （奇数列），0、2、4、

& 8 （偶数列）和0、1、2、3、4、5、6、7、0、1 （音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列……如此周而复始，不断循环。

（2）打开电源时，控制器可自动清零，从接通电源时刻起，数码管最先显示出

自然数列的0,再显示出1,然后按上述规律变化。

三、进度安排

1. ，老师给出选题内容，课程设计的相关要求，指导时间及任务完成期限。

2?去图书馆和网上查找相关资料，并且构思整个设计思路。

3, 选择适当的芯片组合电路，设计各个部分的电路图，并仿真，改善电路图。

4. 根据电路的原理写出设计方案。

5?设计方案的检查，修正，改进，按要求打印方案。

四、总评成绩

指导教师 _____________

学生签名 _____________

题目彩灯控制器的设计

一、设计任务与要求

（1）以半导体数码管作为控制器的显示器，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列……如此周而复始，不断循环。

（2）打开电源时，控制器可自动清零，从接通电源时刻起，数码管最先显示出自然数列的0，再显示出1，然后按上述规律变化。

二、方案设计与论证

彩灯是一束束用导线连接起来的并联灯泡，当接通电源后，彩灯就会工作，但里面可能是由编程或非编程的电路控制灯泡的运作的，譬如实现音乐彩灯、闪烁、循环、时控等功能。

数列的产生可以通过计数器和逻辑门实现，而循环则需要用到时序电路控制，如触发器等，而最后可以用逻辑门把几个输出接到同一个数码管。

方案一、

1. 选择用JK 触发器构成两位二进制计数器控制四种循环，可以用到7476（集成JK 触发器）。

2. 用十进制计数器产生序列，采用具有异步清零和异步置数功能的74192（双时钟十进制同步可逆计数器）来实现包括0-9 的自然数列、1-9 的奇数数列、0-8 的偶数数列和音乐数列的二进制。

3. 再通过逻辑门电路将序列输出。包括7432（集成二输入或门），与门、或门、非门、与非门、或非门、异或门。

方案二、

1. 异步二一五一十进制加法计数器的74LS90和74LS153来实现包括0-9的自然数列、1-9 的奇数数列、0-8 的偶数数列和音乐数列的二进制。

2. 采用555定时器构成的多谐振荡器、74LS48七段数码管各一个，2K电阻两个，0.01uF、100uF电容各一个，线若干来控制四种循环。

3. 该设计的关键是对产生十进制的 74LS90的QA QD 强制置数的处理，设计要 求产生奇

数，实际上就是

QA 强制置1;要求产生偶数，实际上就是把QA 强制置

0;要求产生0-7的音乐符号，实际就是把 QD 强制置0。

方案论证：

方案一用到的材料比较简单，在课本和实验中学到过。比方案二思路简单易 明，用到电容和555定时器来构成，容易造成错误。所以选择第一种方法。以下 讲述设计的过程与思考。

三、单元电路设计与参数计算 1、彩灯控制器的构成

设计的总电路由循环控制电路、序列控制电路、输出电路三部分组成，其中 序列控制电路又包括自然序列、奇偶序列和音乐序列控制电路。其工作流程是通 过循环电路控制序列电路中序列的循环，再由输出电路输出序列。

其工作框图如图1所示。

1.循环控制电路

循环控制电路由芯片7476构成，芯片内含两个JK 触发器。用两个JK 触发器连

接成同步两位二进制加法计数器， 其输出有00、01、10、11四个状态。 输出状态由驱动信号和时钟CP 控制。计数器的驱动信号为

J 。 K 。 1, J 1 K 1 Q (n ,JK 触发器的时钟CP 为下降沿触发，由于下面电路的 需要，所以在脉冲输入到JK 触发器的时钟之前接了一个非门，使该芯片变为上

循环控制电路

自然序列 奇数序列

音乐序列叭——?偶数序列

2.彩灯控制器的工作原理

图1电路工作总框 图

升沿触发。所以，每当一个脉冲由0跳变到1时，由JK触发器组成的两位二进

制加法计数器就由一个状态转换到另一个状态，如初始状态为

J o K o 1，Qo 1Q0，每当计数脉冲CP由0变到1,输出都实现翻转功能,

即Q01由状态0翻转到状态1,又因为这时J1 K1 Q0n0，则由JK触发器的

功能知道输出会保持在0状态，只有当J1 K1 Q； 1时高位才发生翻转，其中

每个状态停留的时间可以由脉冲频率控制。这里采用同步计数是因为同步比异步的工作速度要快。还有JK触发器连接成的同步两位二进制加法计数器的初始状态为00,并不像别的计数器要先清零。

同步两位二进制加法计数器的电路图如图2所示。

图2同步两位二进制加法计数器的电路图

00，因为

>1CLK

^

1K

1PR巳1Q

心LR'lQ f

1」GND

VCC

WCLJC

汝

2CLR f2J

7476

J K触发器HC76的逻辑功能表

循环控制电路的四个状态分别控制循环，即状态oo控制输出自然数列，状态01控制奇数序列，状态10控制偶数序列，状态11控制音乐序列。要使当一个序列工作完之后输出另外一个序列则需要控制序列控制电路中的时钟脉冲的输入，例如当正在输出自然数列，则控制输出自然数列的芯片有脉冲到来，而其他序列控制芯片则得不到时钟脉冲，因此，序列才能一个一个地输出。

2. 序列控制电路

（1）自然序列

芯片74192为双时钟十进制同步可逆计数器，可以产生0到9的自然序列。74192具有异步清零和异步置数功能，当清零端为高电平时，不管时钟脉冲如何，计数器的输出被强制置零，当清零端为低电平，置数端为低电平时，不管时钟脉冲如何，将立即把预置数据输入端A、B C、D的状态置入计数器的Q A、Q B、

Q D端，当清零端为低电平，置数端为高电平，减法的时钟接高电平，加法端的时钟接脉冲时，每当脉冲由0上升到1，芯片就会完成一个计数。

双时钟十进制同步可逆计数器的电路图如图3所示，

图3双时钟十进制同步可逆计数器的电路图

(2)奇偶序列

奇数列和偶数列电路都由同一块74192芯片和一些逻辑门构成。因为奇数的几何表达式为2n 1，而偶数的则为2n，根据设计的要求，其n值只能取0、1、

2、3、4,其实就是一个五进制的计数器，将它的输出连成2n 1和2n就构成了

奇数跟偶数序列。因为置清端是高电平有效，即当输入逻辑1时输出端全为零，所以，将芯片74192双时钟十进制同步可逆计数器连接成五进制的计数器只需在它的输出端Q A跟Q C端接一个与门，与门输出端接到清零端。因为当输出

Q D Q C Q B Q A为0101时立刻清零，电路变为0到4计数功能。要实现奇数列可以在其输出端使各输出端相加再加上0001或者将逻辑1与Q A端相加，而偶数直接各输出端相加再加上0000或者将逻辑0与Q A端相加就行了。而2n可以用半加器来实现，异或门则就是半加器。在Q A端引出另外一条线跟原来的Q A一起接到异或门的两个输入端，输出则接到一个数码管的低位，而该低位的进位用与门将两个Q A接起来，而高一位的输出端Q B则用两个异或门将两个Q B和低一位的进位端即Q A的进位端连起来，输出到一个数码管的Q B端，而Q B的进位端则由

低一位的进位端即Q A的进位端与上Q B，输出端再引出一端与原来的输出接或

门，或门的输出与Q B在接或门，这个就是Q B的进位端，接着同理连接Q c和Q D 若要输出奇数可以在输出低位处将Y A异或一个逻辑电平1再输出到数码管,

偶数则异或一个逻辑电平0就行了

其电路图如图4所示

图4奇偶序列的电路图

（3）音乐序列

输出音乐序列还是用一块74192芯片构成十进制加法计数器来实现。因为十进制加法计数器输出的状态有0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，对应的数字为0、1、2、3、4、5、6、7、8、9,而音乐序

列的值为0、1、2、3、4、5、6、7、0、1,通过对比较可以看到在0到9的状态1000、1001中，当去掉高位的逻辑1，则可以得到音乐序列。所以，在十进制加法计数器的输出中悬空了最高位Q D端则可以由自然序列转变为音乐序列。

音乐序列的电路图如图5所示,

wCL

玉

C

OA

图5音乐序列的电路图

3. 输出电路

输出电路是由两片7432的芯片构成，其中一片芯片里面有4个或门。设计的电路中把每个序列的对应输出端用芯片连接起来，当一个序列输出时其他序列

的各输出端均为逻辑电平0,则输出只会显示该运作的序列，其他的对现在输出的序列不够成影响，因此，它会按会按循环的顺序输出自然序列、奇数序列、偶数序列、音乐序列。

其电路图如图6,

i

n1A VCC

IB 4E

1Y 4A

"4Y

rB 3B

3A

GNE 3Y 14

IQ丄g VCC

LB 4E

tr 4A

4Y

35

◎3

GML 3Y

——■ O￡19

.111

912 5

呂9

.4n

17

二6

7

g

& 74337432

图6输出控制电路的电路图

E VCC

QB肖

QA CLF?

EOWM B0;

UP

QC LOW

QD

2

3

—

.11

-13

四、总原理图及元器件清单

i总原理图如下:

T丈吋哎』T T

t W4■■■-| WR

r—

——1<童

寻—I-

---- f

g o'告吕生旨旨畧

1

L

%

O

耳X自苕亘当自自呂雪

g|

|

n i

导手斗与羽拈温任I

龙!^S ^i客

T d ? F

a

g

Kd

1工

0士攻以=彳

彳

莹适急溶日曾j口

r*%S?Sse?&^

JI 1- LE^

C

U

g II

J.

||

?

Hi'

图7彩灯控制器电路图

a

5zr

2 ?元件清单

五、性能测试与分析（写仿真调试与分析）

理论上该电路是可行的。当接通电源电路开始工作，输出5秒的自然序列后接着是5秒的奇数序列、5秒的偶数序列、5秒的音乐序列，但通过仿真，其结果为以上的顺序，不过在奇偶序列时状态1跟状态0跳得太快了，几乎看不到，而在后面在4秒后则回到状态1跟状态0，（即奇数序列为3、5、7、9、1偶数序列为2、4、6 8 0）。这是由于用到的逻辑门多，产生了延时，通过改变脉冲频率，使循环控制电路的时钟脉冲频率调大一点，奇偶序列控制电路的脉

冲频率调小一点，则理论跟实际的结果相符。

六、结论与心得

每逢节日晚上都能看到街道旁都挂起五彩缤纷彩灯，给人一种节日的气氛。然而，彩灯作为我们生活中的一部分，作为电信专业的我们既要知道其然，还要知其之所以然。因此，我们有必要去研究彩灯的工作原理。

经过了多个星期的努力，终于把设计说明书给做出来了。总的来说，对于这次的设计不是很满意，因为没有考虑到时间的延迟，实验结果不是很符合实际，还有这次的实验所用到的元器件都是很基本，由于对别的元器件，如555定时器

的不熟悉，只能用这些基本元器件来做了。不过这个电路原理比较简单，多数都是计数器，电路还可以用一些实现相似功能的芯片来代替某些部分，如半加器。通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，考验了我们借助互联网络搜集、查阅相关文献资料和组织材料的综合能力。使我对一些芯片的功能更加熟悉，更好的运用逻辑门，理论知识得到了巩固，而且这次的设计培养了我的操作的能力，提升了我们学生的素质。

七、参考文献

1、康华光、邹寿杉 《电子计数基础》 （数字部分）第四版 高等教育出版社 2000 年 6 月第

四版；

2、包亚萍主编《数字逻辑设计与数字电路实验技术》 中国水利出版社 2003 ；

3、 朱宝华主编《电子测试与实验》 清华大学出版社 2004.4 ；

人民邮电出版社 2006.5 ； 国际工业出版社 2006.8 ；

数字部分） 武汉理工大学教材中心 2006 年 2 月

电子工业出版社出版 2005 年 1 月；

300 例》，中国电力出版社， 2005 年第 1 版；

9、黄续昌主编《数字集成电路应用 300 例北京人民邮电出版社 2002 年 1 月； 10、苏志平主编《数字电子技术全程辅导》中国建材工业出版社

4、陈永甫主编《数字电路基础及快速识

图》

5、陈振宫主编《数字电路及制作事例》

6、祁存容、陈伟《电子计数基础实验》

出版；

7、周惠朝 《常用电子元件及典型应用》

8、刘修文主编， 《实用电子电路设计制

2004 年 2 月第四版。

如果要按要求输出循环序列，则需要把以上每一个部分按一定的关系连接起来。因为循环控制电路的四个状态分别控制循环，即状态00 控制输出自然数列，状态01控制奇数序列，状态10控制偶数序列，状态11 控制音乐序列。要使当一个序列工作完之后输出另外一个序列则需要控制序列控制电路中的时钟脉冲的输入，例如当正在输出自然数列，则控制输出自然数列的芯片有脉冲到来，而其他序列控制芯片则得不到时钟脉冲，因此，序列才能一个一个地输出。而时钟脉冲的输入，可以用一系列的逻辑门来实现。因为当循环控制电路为00 状态时要输出自然序列，而双时钟十进制同步可逆计数器的时钟是上升沿触发的，因此，当输入逻辑电平为00 时要输出逻辑电平1，所以，循环控制电路的两个输出端之后应先接一个或非门，或非门的输出端接自然数列控制电路的时钟，而当循环控制电路输出其他状态时，自然数列控制电路没有时钟脉冲的到来，因此，控制自然数列的芯片不工作，而其他的芯片工作；当循环控制电路为01 状态时要输出奇数序列，要在01 状态时有上升脉冲的要在循环控制电路的两个输出端之后应先接一个异或门，异或门的输出接到奇数数列控制电路的时钟，因为异或门的逻辑功能是当输入不同时输出才为逻辑1，这点符合了脉冲输入的要求，要输出为奇数还要控制其输出的低位端为1，可以将循

环控制电路的输出端Q2 跟自然数列控制电路的时钟到来前的脉冲接一或

非门（即循环控制电路的输出端Q2和Q i接了或非门后引出一条线跟循环控制电路的输出端Q2接或非门），所以，当循环控制电路为01状态时输出奇数序列，当循环控制电路为10 状态时则输出偶数序列；要输出音乐序列，则要给控制音乐序列的电路输入一个上升脉冲，而其他的序列控制电路则没有脉冲，则应该在循环控制电路的两个输出端接一与门才输出到音乐序列控制电路的时钟，所以，当循环控制电路为11 状态时，经过与门后输出一个上升脉冲，则音乐序列控制电路运作，即输出音乐序列。要做到当一个序列输出其他的序列为0，则必须在一个序列控制电路工作时其他的序列控制电路清零，例如将循环控制电路输出端接或非门的输出M 跟循环控制电路输出端接接与门的输出N接一或门，或门的输出接奇偶控制电路的清零端（原来的五进制控制用与非门接到置数端），M接到音乐序列控制电路的清零端，循环控制电路输出端接异或门的输出接到自然控制电路的清零端，这样就能使一开始自然控制电路工作，其他序列控制电路停止工作而且在输出自然序列前其他的芯片已清零，则输出的只会是自然序列，其他的序列不会影响到自然序列的输出，而且一接通电源就能实现清零和从0开始。要使序列实现循环还要控制脉冲的周期，即循环控制电路的周期为0.2HZ, 另外，每个序列控制电路的脉冲输入前使原来的脉冲接一与门，与上一周期脉冲再输入到时钟，调节每个序列控制电路的脉冲周期，自然序列和音乐序列的脉冲周期为2HZ 奇偶序列的脉冲周期为1HZ, 所以，输出分别为5 秒的自然序列、奇偶序列和音乐序列。