实验四 74HC138译码器实验
实验四 74HC138译码器实验
一、实验目的与要求
1、掌握74HC138译码器的工作原理，熟悉74HC138译码器的具体运用连接方法，了解74HC138是如何译码的。
2、认真预习本节实验内容，尝试自行编写程序，填写实验报告 二、实验内容
1、编写程序：使用82C55的PC0、PC1、PC2控制74HC138的数据输入端，通过译码产生8选1个选通信号，轮流点亮8个LED 指示灯。
2、运行程序，验证译码的正确性。
三、实验原理图
1
2
C
B A
A 1
B 2
C 3G2A 4G2B
5
G16Y7
7
GND 8
Y69Y510Y411Y312Y213Y114Y015VCC 16
SN74LS138N U21VCC
12
JP28470
R68
DS20
A
B
C
G1
G2A
G2B
(8255)PC0
(8255)PC1
(8255)PC2
(C1)VCC
(C1)GND
(C1)GND
DS35DS36DS37DS38DS39DS40DS4112345678
VCC
DS42
510
R111510
R112
510R113510R114510R115510R116510R117510R118
四、实验步骤
1、连线说明： C3区：A 、B 、C —— B4区：PC0、PC1、PC2 C3区：G1、G2A 、G2B —— C1区：VCC 、GND 、GND C3区：JP35 —— G6区：JP65（LED 指示灯） B4区：CS 、A0、A1 —— A3区：CS1、A0、A1
2、 调试程序，查看运行结果是否正确。
五、实验程序及流程图 .MODEL TINY
Con_8255 EQU 0F003H ;8255控制口 PC_8255 EQU 0F002H ;8255 PC 口 .STACK 100 .CODE
START: MOV DX,Con_8255 MOV AL,80H
OUT DX,AL
;8255初始化,PC 口作输出用 MOV DX,PC_8255 MOV
AL,0
START1: OUT DX,AL
CALL Delay
INC AL
JMP START1
Delay PROC NEAR ;延时
Delay1: XOR CX,CX
LOOP $
RET
Delay ENDP
END START
开始
8255初始化（PC口输出）
0->AL
AL->PC口
延时0.5秒
AL+1
六、实验结果
8个LED灯循环亮灭。
七、实验总结
74HC138译码器通过将ABC三个口表示的十进制数转换为Y0-Y7显示的二进制数实现译码，并且可与控制端口一起实现对地址的选择。还可以将74HC138译码器与8255的三个端口连在一起，实现对它的编程控制。
译码器和编码器实验
实验三译码器和编码器 一实验目的 1.掌握译码器、编码器的工作原理和特点。 2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用。 二、实验原理和电路 按照逻辑功能的不同特点，常把数字电路分两大类：一类叫做组合逻辑电路，另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。在这种电路中，输入信号作用以前电路所处的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。 组合逻辑电路的分析方法：根据逻辑图进行二步工作： a.根据逻辑图，逐级写出函数表达式。 b.进行化简：用公式法、图形法或真值表进行化简、归纳。 组合逻辑电路的设计方法：就是从给定逻辑要求出发，求出逻辑图。一般分四步进行。 a.分析要求；将问题分析清楚，理清哪些是输入变量，哪些是输出函数。 b.列真值表。 c.进行化简：变量比较少时，用图形法。变量多时，可用公式化简。 d.画逻辑图：按函数要求画逻辑图。 进行前四步工作，设计已基本完成，但还需选择元件——集成电路，进行实验论证。 值得注意的是，这些步骤并不是固定不变的程序，实际设计时，应根据具体情况和问题难易程度进行取舍。 1.译码器 译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： a.二进制译码器：如中规模2—4线译码器74LS139。，3—8线译码器74LS138等。 b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。 c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。 2.编码器 编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类： a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。 b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。 c.优先编码器：如8—3线优先编码器74LS148等。 三、实验内容及步骤 1.译码器实验 （1）将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC 空插座中。 按图1.3.1接线，输入G、A、B信号（开关开为“1”、关为“0”），观察LED输出Yo、Y1、Y2、Y3的状态(亮为“1”，灭为“0”)，并将结果填入表1.3.1中。
实验4 译码器及其应用
实验五译码器及其应用 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验设备与器件 1、＋5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、拨码开关组 5、译码显示器 6、 74LS138×2 CC4511 三、实验内容 1、74LS138译码器逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个Y???依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－输出端0 7Y 1逐项测试74LS138的逻辑功能。 图6－1(a)、(b)分别为其逻辑图及引脚排列。 其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。 当S1＝1，2S＋3S＝0时，器件正常工作，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。 图6－1 3－8线译码器 74LS138逻辑图及引脚排列 表6－1
2、二进制译码器还能方便地实现逻辑函数，如图6－3所示，实现的逻辑函数是 Z ＝ C B A C B A C B A ++＋ABC 图6－2 作数据分配器 图6－3 实现逻辑函数
3、码显示译码器及译码显示电路 数据拨码开关的使用。 将实验装置上的四组拨码开关的输出A i、B i、C i、D i分别接至4组显示译码／驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表6－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。 a、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图6－5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。 符号及引脚功能 b、BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。 图6－6为CC4511引脚排列 其中图6－6 CC4511引脚排列 A、B、C、D—BCD码输入端 a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 LT—测试输入端，LT＝“0”时，译码输出全为“1”
单片机原理及接口技术实验报告
单片机原理及接口技术 实验报告 任课教师 班级 姓名 日期
实验一构建单片机最小系统和实验环境熟悉 一、单片机最小系统的组成原理图 二、单片机的工作原理： 1.运算器 运算器包括算术逻辑运算单元ALU、累加器ACC、寄存器B、暂存器TMP、程序状态字寄存器PSW、十进制调整电路等。它能实现数据的算术逻辑运算、位变量处理和数据传送操作。 （1）算术逻辑单元ALU ALU在控制器根据指令发出的内部信号控制下，对8位二进制数据进行加、减、乘、除运算和逻辑与、或、非、异或、清零等运算。它具有很强的判跳、转移、丰富的数据传送、提供存放中间结果以及常用数据寄存器的功能。MCS-51中位处理具有位处理功能，特别适
用于实时逻辑控制。 （2）累加器ACC 累加器ACC是8位寄存器，是最常用的专用寄存器，它既可存放操作数，又可存放运算的中间结果。MCS—51系列单片机中许多指令的操作数来自累加器ACC。累加器非常繁忙，在与外部存储器或I/O接口进行数据传送时，都要经过A来完成。 （3）寄存器B 寄存器B是8位寄存器，主要用于乘、除运算。乘法运算时，B中存放乘数，乘法操作后，高8位结果存于B寄存器中。除法运算时，B中存放除数，除法操作后，余数存于寄存器B中。寄存器B也可作为一般的寄存器用。 （4）程序状态字PSW 程序状态字是8位寄存器，用于指示程序运行状态信息。其中有些位是根据程序执行结果由硬件自动设置的，而有些位可由用户通过指令方法设定。PSW中各标志位名称及定义如下： CY（）：进（借）位标志位，也是位处理器的位累加器C。在加减运算中，若操作结果的最高位有进位或有借位时，CY由硬件自动置1，否则清“0”。在位操作中，CY作为位累加器C 使用，参于进行位传送、位与、位或等位操作。另外某些控制转移类指令也会影响CY位状态（第三章讨论）。 AC（）：辅助进（借）位标志位。在加减运算中，当操作结果的低四位向高四位进位或借位时此标志位由硬件自动置1，否则清“0”。 F0（）：用户标志位，由用户通过软件设定，决定程序的执行方式。 RS1（），RS0（）：寄存器组选择位。用于设定当前通用寄存器组的组，其对应关系如下：
数字电路译码器实验报告
一、实验目的与要求 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行静态功能测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 预习要求： （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。 （5）二、实验说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： 1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。 3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。 三、实验设备 1．RXB-1B数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 四、任务与步骤 任务一：测试3线—8线译码器74LS138逻辑功能 将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。 根据实验数据归纳出74LS138芯片的功能。 表3-2 3线－8线译码器74LS138功能表
微机原理简单输入输出实验报告
东南大学 《微机实验及课程设计》 实验报告 实验四（1）简单输入输出 一. 实验目的与内容 （一）实验目的 1）进一步掌握TPC实验装置的基本原理和组成结构； 2）掌握利用I/O指令单步调试检查硬件接口功能，学会利用示波器检测I/O指令执行时总线情况； 3）掌握简单并行输入输出接口的工作原理及使用方法，进一步熟悉掌握输入输出单元的功能
和使用。 （二）实验内容及要求 1、输出接口输出，根据8个发光二极管发光的情况验证编程从键盘输入一个字符或数字，将其ASCII码通过正确性。（输出端口实验必做） 2、用逻辑电平开关预置某个字母的ASCII码，编程输入这个ASCII码，并将其对应字母在屏幕上显示出来。（输入端口实验必做） 3、利用基本实验(1)中的输出锁存电路，设计L0～L7为流水灯，流水间隔时间由软件产生。（输出端口实验） 4、利用基本实验(2)中的输入电路，监测逻辑电平开关K0～K7的变换，当开关状态为全开时，在屏幕上显示提示信息并结束程序。（输入端口实验） 要求： 1、输入输出端口应该可以响应外设的连续变化。 2、输出按ESC键退出；输入按任意键退出。 3、内容3、4比做一题，选做一题 二. 实验基本原理 （一）基本原理 简单并行输出实验：八D触发器74LS273的八个输入端接数据总线D0~D7，从键盘输入一个字符或数字，通过2A8H~输出接口输出该字符或者数字代表的ASCII码，再通过8个发光二极管发光显示二进制数码，从而验证编程以及电路的正确性。 简单并行输入实验：八缓冲器74LS244的八个输出端接数据总线D0~D7，8个输入端分别接逻辑电平开关K0~K7，在逻辑电平开关上预置任意字符的ASCII码，编程将此ASCII码通过2A0H~输入，ASCII码对应字符显示在屏幕上，从而验证编程及电路的正确性。 （二）实验接线图
实验三 3-8译码器的功能测试及仿真
实验三3-8译码器功能测试及仿真 一、实验目的 1、掌握中规模集成3-8译码器的逻辑功能和使用方法。 2、进一步掌握VHDL语言的设计。 二、预习要求 复习有关译码器的原理。 三、实验仪器和设备 1．数字电子技术实验台1台 2．数字万用表1块 3．导线若干 4.MUX PLUSII软件 5.74LS138集成块若干 四、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1．变量译码器（又称二进制译码器） 用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 以3线－8线译码器74LS138为例进行分析，下图(a)、(b)分别为其逻辑图及引脚排列。其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。下表为74LS138功能表，当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
3－8线译码器74LS138逻辑图及引脚排列图 74LS138功能表 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图3－2所示。若在S1输入 端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可
编码器和译码器实验报告
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
实验三 译码显示电路
专业计算机类实验人 实验题目：译码显示电路2015年 5 月 9日 一、实验目的： 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器。 2、器件：74LS48X1, 74LS194X1, 74LS73X1, 74LS00X2 三、实验预习： 1、复习有关译码显示原理。 2、根据实验任务，画出所需的实验线路及记录表格。 四、实验原理： 1、数码显示译码器： (1)七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(C)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0--9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
专业计算机类实验人 实验题目：译码显示电路2015年 5 月 9日 (2)BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用'74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。 图（二）为74LS48引脚排列。其中A、B、C、D - BCD码输入端，a、b、c、 d、e、f、g——译码输出端，输出“1"有效，用来驱动共阴极LED数码管。 错误！未找到引用源。- 灯测试输入端，错误！未找到引用源。=“0”时，译码输出全为“1” 错误！未找到引用源。- 灭零输入端，错误！未找到引用源。=“0”时，不显示多余的零。 错误！未找到引用源。/错误！未找到引用源。-作为输入使用时，灭灯输入控制端； 作为输出端使用时，灭零输出端。 2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反相后接相应LED的公共端。f(A)使数据输入是伪码（8421BCD中的1010-1111）时使f(A)=0，伪码灭灯。接译码器的灭灯I B端，使不显示伪码。
计算机组成原理实验报告
《计算机组成原理》 实验报告 实验室名称：S402 任课教师：邹洋 小组成员：王娜任芬 学号：2010212121 2010212119
实验一_HAMMING码 (2) 实验二_乘法器 (7) 实验三_时序部件 (16) 实验四_CPU__算术逻辑单元实验 (24) 实验五_CPU__指令译码器实验 (32) 实验六_CPU_微程序控制器实验1 (43) 实验七_八_CPU实验 (59)
1 编码实验：Hamming码 1.1、实验目的 1、对容错技术有初步了解，理解掌握海明码的原理 2、掌握海明码的编码以及校验方法 1.2、实验原理 海明码是由Richard Hamming于1950年提出的，目前是被广泛采用的很有效的校验编码。它的特点是只要增加少数几个校验位，就能检测出多位出错，并能自动纠错。 Hamming码的实现原理是在数据中加入几个校验位，将数据代码的码距比较均匀的拉大，并把数据的每一个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验位的值发生变化。这不但可以发现出错，还能指出是哪一位出错，为进一步自动纠错提供了依据。 假设校验位的个数为r，则它能表示2r个信息，用其中的一个信息指出“没有错误”，其余的2r－1个信息指出错误发生在哪一位。然而错误也可能发生在校验位，因此只有k＝2r－1－r个信息能用于纠正被传送数据的位数，也就是说要满足关系： 2r≥k＋r＋1 若要能检测与自动校正一位错，并能发现两位错，此时校验位的位数r和数据位的位数k应满足下述关系：2r－1≥k＋r 按上述不等式，可计算出数据位k与校验位r的对应关系，如表1.1所示： 表1.1 数据位k与校验位r的对应关系 k值最小的r值 1～3 4 4～10 5 11～25 6 26～56 7 57～119 8 若海明码的最高位号为m，最低位号为1，即H m H m-1…H2H1，则此海明码的编码规律通常是 1）校验位与数据位之和为m，每个校验位P i在海明码中被分在位号为2i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。 2）海明码的每一位码H i（包括数据位和校验位本身）由多个校验位校验，其关系是被校验的每一位位号等于校验它的各校验位的位号之和。 3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。 下面具体看一下对一个字节进行海明编码的实现过程。 只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。 五个校验位P5～P1对应的海明码位号分别为H13、H8、H4、H2和H1。P5只能放在H13位
实验三译码器及其应用、数据选择器及其应用
实验三译码器及其应用、数据选择器及其应用 一、实验目的 1 ?掌握采用中规模集成器件进行组合逻辑电路设计、电路连接及测试的方法. 2 ?用实验验证所设计电路的逻辑功能. 二、实验设备与器件 1.电子学实验装置 2.集成块74LS20、74LS00、74LS138、74LS151、74LS153。 三、实验原理 中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，采用这些功能器件实现组合逻辑函数，基本 方法是采用逻辑函数对比法. 中规模集成器件多数都带有控制端（片选端），例如译码器74LS138有三个附加控制端S B、S C和S A,当S A=1、 S B= S C =0时，译码器才被选通工作，否则，译码器被禁止，所有的输出端被封锁在高电平?利用片选可将多片连接 起来以扩展译码器的功能. 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，使用数据选择器实现单输出逻辑函数较方便，当逻辑函数输出为输入变量相加时，则采用全加器实现较为方便. 1 ?译码器 一个n变量的译码器的输出包含了n变量的所有最小项.例如3线/8线译码器（74LS138）的8个输出包含了3个变 量的全部最小项的译码?参见模拟电子技术基础教材中3线/8线译码器功能表. 用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路. 2 ?数据选择器 一个n个地址端的数据选择器, 具有2n个数据选择的功能.例如，数据选择器74LS151, n=3，可完成八选一的功能?参见附录中八选一数据选择器（74LS151）的真值表.由真值表可写出： 丫A2AA0D0 A2AA0D1A 2 Al A o D 2 A? A1A0D 3 A2A A0D 4 A2A A0D 5 A2 A A) A2AA0D7 数据选择器又称多路开关，其功能是把多路并行传输数据选通一路送到输出线上. 四、实验内容 1 ?三输入变量译码器功能测试 地址输入端AA1A0是一组三位二进制代码，其中A权最高，A o权最低，按实验电路图3-1接线，将实验结果填入
计算机组成原理实验报告 指令译码器
河北大学计算机组成原理实验报告 实验项目指令译码器成绩 一、实验目的： （1）理解指令译码器的作用和重要性。 （2）学习设计指令译码器。 二、实验原理： 指令译码器是计算机控制器中最重要的部分。所谓组合逻辑控制器就是指指令译码电路是由组合逻辑实现的。 组合逻辑控制器又称硬连线控制器，是设计计算机的一种方法。这种控制器中的控制信号直接由各种类型的逻辑门和触发器等构成。这样，一旦控制部件构成后，除非重新设计和物理上对它重新连线，否则要想增加新的功能是不可能的。结构上这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。所以，硬连线控制器曾一度被微程序控制器所取代。但是随着新一代及其及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。 图6-42是组合逻辑控制器的方框图。逻辑网络的输入信号来源有3个：①指令操作码译 码器的输出I n ；②来自时序发生器的节拍电位信号T k ；③来自执行部件的反馈信号B j 。逻辑网 络的输出信号就是微操作控制信号，用来对执行部件进行控制。
图6-42 组合逻辑控制器的结构方框图 组合逻辑控制器的基本原理可描述位：某一微操作控制信号C m 是指令操作码译码器的输出I n 、时序信号（节拍电位信号T k ）和状态条件信号B j 的逻辑函数。即 C m =f(I n ,T k ,B j ) 用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制机器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。 三、实验步骤： （1）将试验台设置成FPGA-CPU 独立调试模式，REGSEL=0、CLKSEL=1、FDSEL=0。使用试验台上的单脉冲，即STEP_CLK 短路子短接，短路子RUN_CLK 断开。 （2）将设计在QuartusII 下输入，变异后下载到TEC-CA 上的FPGA 中。 （3）拨动试验台上的开关SD 5~SD 0，改变IR[15..12]、进位标志C 和结果为0标志Z ，观察指示灯R 10~R 0显示的控制信号，并填写表6-28。 四、实验现象及分析：
EDA实验-- 译码器与编码器的设计与仿真
实验三译码器与编码器的设计与仿真 一、实验目的： 熟悉Quartus软件的基本操作，掌握用Quartus软件验证VHDL语言。熟悉译码器与编码器所实现功能及其应用，通过实验堆译码器与编码器有更深刻理解。一、实验内容： 1．参照芯片74LS138的电路结构，用逻辑图和VHDL语言设计3-8译码器；2．参照芯片74LS148的电路结构，用逻辑图和VHDL语言设计8-3优先编码器。 三、实验原理： 电路功能介绍 1．74148：8-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。 逻辑框图 逻辑功能表
逻辑表达式和逻辑图：由你来完成。 2．74138：3-8译码器（3 to 8 Demultiplexer ），也叫3-8解码器 用途：用一组二进制代码来产生各种独立的输出信号，这种输 出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。 逻辑框图：用逻辑符号（Symbol ）来解释该电路输入与输出信号 之间的逻辑关系，既省事又直观。如下图所示。 逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表 是设计3-8译码器的关键；74138的逻辑功能表如下： 代码输入端 解码信号输出端 低电平有效 使能输入端
注：使能端G1是高电平有效； 使能端G2是低电平有效，G2 = G2A AND G2B。 四、实验步骤： 1、译码器： （1）在Quartus软件中输入以下程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity lbz3 is port (A : in std_logic_vector(2 downto 0); Y : out std_logic_vector(7 downto 0)); end lbz3; architecture art of lbz3 is begin Y<="10000000" when(A="111")else "01000000" when(A="110")else "00100000" when(A="101")else "00010000" when(A="100")else "00001000" when(A="011")else "00000100" when(A="010")else "00000010" when(A="001")else "00000001"; end art; 在Quartus中对程序进行编译如下所示：
实验2 译码器及其应用
实验2 译码器及其应用 一实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法。 2、熟悉数码管使用。 二实验原理 译码器是一个多输入、多输出的组合逻辑电路。他的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。 1、3线—8线译码器74LS138 图5-6-1 表5-6-1 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图5-6-2所示。
图 利用使能端方便地将两个3---8译码器组合成一个4---16译码器，如图5-6-4所示。 图5-6-4
2数码显示译码器 A、七段发光二极管（LED）数码管 图5-6-5 B、BCD码七段译码驱动器 本实验采用CC4511 BCD码锁存/七段译码/驱动器。驱动共阴级LED数码管。 如图5-6-6所示。Array A0、A1、A2、A3----BCD 码输入端； Ya\Yb\Yc\Yd\Ye\Yf\Yg--- -译码输出端，输出“1” 有效； LT·---测试输入端； BI·---消隐输入端； LE---锁定端。 表5-6-2为CC4511功能表。译码器还有拒伪码功能，当输入码超过1001时，输 出全为“0”，数码管熄灭。
下图是CC4511和LED数码管连接图： 三实验设备 1、+5V直流电源 2、连续脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、拨码开关组 6、译码显示器 7、74LS138*2 CC4511 四实验内容 1、数码拨码开关的使用。 2、74LS138译码器逻辑功能测试。 3、用74LS138构成时序脉冲分配器 4、用两片74LS138组合成一个4线—16线译码器，并进行实验。
实验四 译码显示电路
实验四译码显示电路 The Standardization Office was revised on the afternoon of December 13, 2020
实验四译码显示电路 一、实验目的： 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验仪器及器件： 三、实验步骤及结果 1、按表（二）测试74LS1940 测试结果略 2、实现四节拍顺序脉冲发生器 （1）实验电路图及74LS194功能表 图（一）表（二）74LS194功能表
（2）实验结果 （3）实验波形（Q3 Q2 Q1 Q0分别代表Q D Q C Q B Q A） Q3 Q3与Q2 Q3与Q1 Q3与Q0
3、按图（四）实现四位扫描译码显示电路。采用内容(2)顺序脉冲作为D s 信号。8421BCD 码用逻辑模拟开关输入。自行设计伪码灭灯电路，使正常输入BCD 码时输出为“1"，伪码输入时灭灯。 (1) 设计伪码灭灯电路及其电路图 f(A)=(A3(A2’A1’)’)’ (2) 四位扫描译码显示电路原理图 A1A0 A3A2 00 01 11 10 00 1 1 1 1 01 1 1 1 1 11 0 0 0 0 10 1 1
（3）实验预期结果（LED显示）（由于实验箱损坏，实验时无法得到正确的LED数码管的显示数字，这里仅用预期结果表示） 4、自行设计电路在4联装LED数码管同时显示出4个不同的0-7的数字。 使用74LS48上的L1S(Gi)’（i=1，2，3，4）端口。要使第i个显示器显示i，接逻辑电路Yi，使得Yi只有在Ai表示i时为0，其他时候均为1，将之接为L1S(Gj)’=0（j=i，0表示有效），L1S(Gj)’=1（j≠i） 电路图如下：
74LS181实验报告
学生实验报告 实验名称用Verilog HDL语句实现74LS181的功能 实验日期2013 年10月19号 学号 姓名 班级计算机科学与技术一班 一、实验目的与要求 1、了解运算器的组成结构； 2、掌握算术逻辑运算器的工作原理； 3、掌握简单运算器的数据传送通道 4、掌握用Verilog HDL实现简单运算器的设计 二、实验原理 74LS181的逻辑功能表 图中，S0到S3是四个控制端，用于选择进行何种运算。M用于控制ALU进行算术
运算还是逻辑运算。 当M=0时，M 对进位信号没有任何影响，Fi 值与操作数Ai ，Bi 以及地位向本位进位Cn+1有关，所以M=0时进行算术运算。操作数用补码表示，“加”只算术加，运算时考虑进位；“+”指逻辑加，不考虑进位；减法运算时，减法取反码运算后用加法器实现，结果输出为A 减B 减1在最末位产生一个强迫进位（加1），以得到A 减B 的结果。 当M=1时，封锁了各位的进位输出Cn+i=0，因此各位的运算结果Fi 仅与操作数Ai ，Bi 有关，此时进行逻辑运算。 三、实验内容与步骤 1.根据书85面的逻辑功能表编写Verilog HDL 语句，编译，仿真等步骤。 2.按照模式一电路图结构图设置对应的引脚参数。确认无误后，配置文件下载。 CLOCK9CLOCK5CLOCK2 CLOCK0 SPEAKER 扬声器 NO.1 PIO11-PIO8PIO15-PIO12PIO48 PIO49D15 D16HEX HEX PIO32 PIO33 PIO34 PIO35 PIO36 PIO37 PIO38 PIO39 D1D2D3D4D5D6D7D8实验电路结构图 译码器 译码器 译码器 译码器 FPGA/CPLD 目标芯片1 2 3 4 5 6 7 8 PIO3-PIO0 PIO7-PIO4HEX HEX 键1 键2 键3 键4 键5 键6 键7 键8 PIO39-PIO32PIO31-PIO28 PIO27-PIO24PIO23-PIO20PIO19-PIO16 3.连接试验箱，开通电源，进行验证。 五、实验环境与设备 实验软件：Quartus ii 软件 实验设备：实验室试验箱 六、实验代码设计（含符号说明） module NS74181(A,B,F,S,CN,CO,M); //端口名 input[3:0] A,B; input[3:0] S; input M,CN; output CO; output[3:0] F; reg[3:0] F; reg[3:0] ta,tb; //用ta,tb 代替~A 和~B reg CO; //进位 always @(S) begin ta=~A; tb=~B; case(S) 'b0000: begin
实验2 译码器及其应用
实验2 译码器及其应用 10数计计科2班 丁琴（41）林晶（39） 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线－8线译码器74LS138为例进行分析，图5－6－1(a)、(b)分别为其 逻辑图及引脚排列，其中A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、 S为使能端。其工作原理为： 3 Yi=S1 S2 S3 mi (1)当S2=S3=0,S1=data时 若m0=1,A2=A1=A0=0时则Y0 =S1= data 改变A2、A1、A0使得data出现在不同的输出端 （2）当S1=1, S2=0,S3=data时 若m0=1,则Y0=data; 改变A2A1A0使得data出现在不同的输出端 对照表5－6－1就可判断其功能是否正常。
(a) (b) 图5－6－1 3－8线译码器74LS138逻辑图及引脚排列 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图5－6－2所示。若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。 二进制译码器还能方便地实现逻辑函数，如图5－6－3所示，实现的逻辑函数是
译码器实验报告
译码器实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成 组合电路的方法。4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板1块 2、74hc138 3-8线译码器2片 3、74hc20 双4输入与非 门1片 三、实验原理 1、中规模集成译码器74hc138 74hc138是集成3线－8线译码器，
在数字系统中应用比较广泛。图3－1是其引脚排列。其中a2 、a1 、a0 为地址输入端，0y～7y为译码输出端，s1、2s 、3s 为使能端。74hc138真值表如下：74hc138引脚图为：74hc138工作原理为：当s1=1，s2+s3=0时，电路完成译码功能，输出低电平有效。其 中： 2、译码器应用 因为74hc138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74hc138 逻辑功能测试（1）控制端功能测试测试电路如图：按上表所示条件输入开关状态。观察并记录译码器输出状态。led指示灯亮为0，灯不 亮为1。
（2）逻辑功能测试 将译码器使能端s1、2s 、3s 及地址端a2、a1、a0 分别接至逻辑电平开关输出口，八个输出端y7 ?????y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按 下表逐项测试74hc138的逻辑功能。 2、用74hc138实现逻辑函数y=ab+bc+ca 如果设a2=a，a1=b，a0=c，则函数y 的逻辑图如上所示。用74hc138和74hc20各一块 在实验箱上连接下图线路。并将测试结果下面的记录表中。 3、用两个3线-8线译码器构成4线-16线译码器。利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如下图所示。 五、实验结果记录：2、74hc138实现逻辑函数y=ab+bc+ca，实验结果记录： 六、实验注意事项
数电实验--译码显示电路
译码显示电路 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器。 2、器件：74LS48X1, 74LS194X1, 74LS73X1, 74LS00X2 三、实验预习： 1、复习有关译码显示原理。 2、根据实验任务，画出所需的实验线路及记录表格。 四、实验原理： 1、数码显示译码器： (1)七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(C)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0--9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(2)BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴）， 段译码／驱动器。驱动共阴极LED数码管。 图（二）为74LS48引脚排列。其中A、B、C、D - BCD 码输入端，a、b、c、d、e、f、g——译码输出端，输出 “1"有效，用来驱动共阴极LED数码管。 - 灯测试输入端，=“0”时，译码输出全为“1” - 灭零输入端，=“0”时，不显示多余的零。 作为输出端使用时，灭零输出端。 2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出
的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如图（三）所示。图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反相后接相应LED的公共端。f(A)使数据输入是伪码（8421BCD中的1010-1111）时使f(A)=0，伪码灭灯。接译码器的灭灯I B端，使不显示伪码。 3、四节拍发生器 扫描显示要求数码管按先后顺序显示。这就要求如图（三）所示的选通信号。通常该类型的信号称为节拍信号。如果使用的数码管是共阴极型，则选通信号是图（三）的反相。如图（五）所示就是这种节拍信号发生器。
PL 0 语言编译器分析实验报告
PL/0 语言编译器分析实验 一、实验目的 通过阅读与解析一个实际编译器（PL/0语言编译器）的源代码，加深对编译阶段（包括词法分析、语法分析、语义分析、中间代码生成等）和编译系统软件结构的理解，并达到提高学生学习兴趣的目的。 二、实验要求 (1)要求掌握基本的程序设计技巧（C语言）和阅读较大规模程序源代码的能力； (2)理解并掌握编译过程的逻辑阶段及各逻辑阶段的功能； (3)要求能把握整个系统（PL/0语言编译器）的体系结构，各功能模块的功能，各模块之间的接口； (4)要求能总结出实现编译过程各逻辑阶段功能采用的具体算法与技 三、实验报告 pl/0语言是pascal语言的一个子集，我们这里分析的pl/0的编译程序包括了对pl/0语言源程序进行分析处理、编译生成类pcode代码，并在虚拟机上解释运行生成的类pcode代码的功能。 pl/0语言编译程序采用以语法分析为核心、一遍扫描的编译方法。词法分析和代码生成作为独立的子程序供语法分析程序调用。语法分析的同时，提供了出错报告和出错恢复的功能。在源程序没有错误编译通过的情况下，调用类pcode 解释程序解释执行生成的类pcode代码。 词法分析子程序分析： 词法分析子程序名为getsym，功能是从源程序中读出一个单词符号（token），把它的信息放入全局变量sym、id和num中，语法分析器需要单词时，直接从这三个变量中获得。（注意！语法分析器每次用完这三个变量的值就立即调用getsym 子程序获取新的单词供下一次使用。而不是在需要新单词时才调用getsym过程。）getsym过程通过反复调用getch子过程从源程序过获取字符，并把它们拼成单词。getch过程中使用了行缓冲区技术以提高程序运行效率。 词法分析器的分析过程： 调用getsym时，它通过getch过程从源程序中获得一个字符。如果这个字符是字母，则继续获取字符或数字，最终可以拼成一个单词，查保留字表，如果查到为保留字，则把sym变量赋成相应的保留字类型值；如果没有查到，则这个单词应是一个用户自定义的标识符（可能是变量名、常量名或是过程的名字），把sym 置为ident，把这个单词存入id变量。查保留字表时使用了二分法查找以提高效率。如果getch获得的字符是数字，则继续用getch获取数字，并把它们拼成一个整数，然后把sym置为number，并把拼成的数值放入num变量。如果识别出其它合