北京邮电大学 数字电路综合实验报告 洗衣机控制器

数字电路综合实验

预习报告

洗衣机控制器

信息与通信工程学院

xxxxx班xx号

xxx

洗衣机控制器

一、实验目的

1. 熟练掌握VHDL 语言和QuartusII 软件的使用；

2. 理解状态机的工作原理和设计方法；

3. 掌握利用EDA 工具进行自顶向下的电子系统设计方法；

二、设计任务要求：

制作一个简易全自动洗衣机控制器：：

1. 洗衣机的工作步骤为洗衣、漂洗和脱水三个过程，工作时间分别为：洗衣20 秒，漂洗25 秒，脱水15 秒；

2. 用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程；

3. 用显示器件显示洗衣机的工作状态（洗衣、漂洗和脱水），并倒计时显示每个状态的工作时间，全部过程结束后，应提示使用者；

4. 用一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前保留

三、设计思路

1）总体思路：洗衣机分为主要分为四个部分，预置部分，输入部分，控制部分，输出部分。输入部分：负责输入洗衣机的模式选择信号，开始信号，暂停信号，时钟信号。

预置部分：通过一个按键的改变来控制洗衣模式的选择，在开始信号为一的上升沿，读取预置的模式，并初始化总时间，以及控制部分需要用到的信号，并把初始状态送输出部分显示。输出部分：负责输出洗衣机的当前洗衣模式，剩余时间，以及洗衣结束时的报警信号。

控制部分：根据预置部分的状态开始工作，对输入部分的控制信号进行相应，控制洗衣机的运行中模式的转变，并将改变的输出信号传递给输出部分显示。

方框图

状态转移图：

洗衣过程中的状态转移，转移的时候改变temp 的值，作为下次转移的标志时间: State=111时temp=40; State=110时temp=25; State=100时temp=0； State=010时temp=0；

State=001时temp=0；流程图

四、电路设计

1、分频模块：

PROCESS(CLOCK) --由输入时钟进行100分频产生洗衣时钟BEGIN

IF (CLOCK'EVENT AND CLOCK='1') THEN

COUNT<=COUNT + 1;

IF (COUNT=499999) THEN

COUNT<=0;

CLK<= NOT CLK;

END IF;

END IF;

END PROCESS;

功能说明：

由于数电实验开发板上的系统时钟为1MHz，想要的到频率为1hz的倒计时时钟，就要对输入时钟clock进行分频，产生计时时钟clk，分频模块中每个clock做count加一，加到499999时count归零，同时clk翻转就可以得到1Hz的时钟。

仿真波形：

在仿真中采用100分频这样便于观察结果.

2、状态选择部分：

IF ( START = '0' ) THEN

IF(CHANGE'EVENT AND CHANGE='1') THEN

CASE MODE IS

WHEN "000"=> MODE <="001";

WHEN "001"=> MODE <="010";

WHEN "010"=> MODE <="100";

WHEN "100"=> MODE <="110";

WHEN "110"=> MODE <="111";

WHEN OTHERS=>MODE <="000";

END CASE;

END IF;

STATE <= MODE;

ALARM <= '0';

功能说明：

在开始之前（start为0），每当CHANGE为上升沿，则mode根据原有的值进入下一状态，状态在000、001、010、100、110、111之间转换，然后见mode的状态值传递给state控制变量，蜂鸣信号置零。

仿真波形：

3、初始化时间：

CASE STATE IS --设置时间，设置时间标志

WHEN "001" =>TEMP <= 0 ;

TIME <= 20;

WHEN "010" =>TEMP <= 0 ;

TIME <= 25;

WHEN "100" =>TEMP <= 0 ;

TIME <= 15;

WHEN "110" =>TEMP <= 25 ;

TIME <= 40;

WHEN "111" =>TEMP <= 40 ;

TIME <= 60;

WHEN "000" =>TEMP <= 0 ;

TIME <= 0;

WHEN OTHERS =>TEMP<= 0 ;

TIME<= 0;

END CASE ;

功能说明：

根据state的控制状态值初始化时间time和状态转换时间标志temp。

4、数码管控制模块：

PROCESS (CLOCK,TIME)

BEGIN

IF (CLOCK='1') THEN

T<=TIME/10;

CAT<="111101";

ELSE

T<=TIME MOD 10;

CAT<="111110";

END IF;

END PROCESS;

功能说明：当时钟clock为1显示的信号为时间的个位数，控制信号为111101，控制高位数码管显示，当时钟clock为0时显示的信号为时间的十位数，控制信号为111110，控制低位数码管显示。

仿真波形：

5、数码管显示模块：

PROCESS (T)

BEGIN

CASE T IS

WHEN 1 => DISTIME <= "0110000" ;

WHEN 2 => DISTIME <= "1101101" ;

WHEN 3 => DISTIME <= "1111001" ;

WHEN 4 => DISTIME <= "0110011" ;

WHEN 5 => DISTIME <= "1011011" ;

WHEN 6 => DISTIME <= "1011111" ;

WHEN 7 => DISTIME <= "1110000" ;

WHEN 8 => DISTIME <= "1111111" ;

WHEN 9 => DISTIME <= "1111011" ;

WHEN OTHERS => DISTIME <= "1111110";

END CASE;

END PROCESS;

功能说明：将T的值译码控制7段数码管显示。

仿真结果

6、控制电路：

IF ( PAUSE = '0') THEN --当pause信号为0 start信号为1时

IF ( CLK'EVENT AND CLK = '1' AND TIME/=0) THEN

TIME <= TIME - 1 ;

IF ( TIME=1 ) THEN

STATE <="000"; --当洗衣结束时把state置为”000“

ALARM <='1'; --蜂鸣器发出报警

ELSIF ( TIME = TEMP ) THEN --洗衣模式切换

CASE STATE IS

WHEN "111" =>STATE <= "110";

TEMP <= 20;

WHEN "110" =>STATE <= "100";

TEMP <= 0;

WHEN OTHERS =>TEMP <= 0 ;

STATE <= "000";

END CASE;

END IF;

END IF;

END IF;

END IF;

DISPMODE <= STATE;

功能说明：当开始信号为1，没有暂停信号的时候，洗衣机开始运行，根据所选模式和初始换的时间，控制倒计时和状态的显示，同时将剩余的时间传递给时间显示部分，将改变的state 的值传递给dispmode显示。当倒计时结束后state置零同时报警器发出声响。

仿真结果:

7、整体电路的仿真结果：

五、故障问题分析

1、再设计洗衣机的状态显示时，一开始设计通过七段数码管显示，但通过编程的实现，发现将状态变量译码在数码管上显示，并不是很容易，在编写程序的过程中遇到一些困难，所以采用三个发光二极管是否发光来显示工作状态，这样可以将状态的传递变量，直接传递给控制发光二极管的发光控制信号，就可以实现功能，这样程序就变得很简单。

2、状态选择按键的控制并不是很好用，有时会出现状态的跳变，这是因为实验板的硬件防抖并不是能完全避免这种现象。若要避免还需要软件防抖。

3、编译时间

在编译时花费的时间很多，后来仔细看了自己的程序后发现是冗余的判断太多了，于是把程序简化了之后时间缩短到30s左右，节约了调试的时间。

六、实验总结：

在本次的数字电路综合实验中，我选择的题目是数字逻辑设计实现洗衣机控制器，总的来说这是一个比较综合全面的数字电路实验，在这次试验中，通过自己的努力和与同学的探讨，基本实现了本次试验的基本功能，实验基本成功。

在本次的试验中我主要采用了自顶向下的设计思路，同时也兼容了自下向上的设计思路。通过实验理解了完成一个小型综合性实验的基本步骤：根据实验要求设计基本思路，模块化程序，编写各个模块，仿真实验，下载到电路板。

在刚开始的时候因为开始认为实验的逻辑并不困难，所以在逻辑流程和状态转移方面并没有做的很好，就开始编写程序，这是在编写的过程中遇到很多犹豫逻辑的不清晰造成的问题，无形中给编程造成了很大的困难，这是没有必要的，在以后的实验中，要充分吸取这个教训。另外在实验中也没有设计软件的防抖，这使得模式的选择不是很好用，这也是这次实验功能上一缺陷。

通过本次试验，我充分的认识到了vhdl语言的强大与简洁，通过编程的过程我也充分感受到数字电路的有趣之处，虽然说实验并不完善，还有很多可以提高的地方，我也遇到过很多的问题与困难，但能够顺利的完成实验，还是很受鼓舞的，本次实验也提高了我对数字电路的理解与兴趣。

所用元器件及测试仪表清单

编译报告和管脚列表：

共占用77个宏单元（60%）25个管脚

七、VHDL源程序：

LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

ENTITY wash IS

PORT

(

START : IN STD_LOGIC; --开始和停止

PAUSE : IN STD_LOGIC; --暂停和继续

CLOCK : IN STD_LOGIC; --系统时钟

CHANGE : IN STD_LOGIC; --模式变换信号

ALARM : OUT STD_LOGIC; --洗衣结束蜂鸣信号

DISPMODE : OUT STD_LOGIC_VECTOR(2 DOWNTO 0); --显示洗衣模式

DISTIME : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); --数码管显示时间CAT : OUT STD_LOGIC_VECTOR(5 DOWNTO 0) --数码管选通信号);

END wash;

ARCHITECTURE a OF wash IS

SIGNAL STATE : STD_LOGIC_VECTOR(2 DOWNTO 0);

SIGNAL MODE : STD_LOGIC_VECTOR(2 DOWNTO 0);

SIGNAL TEMP : INTEGER RANGE 45 DOWNTO 0;

SIGNAL TIME : INTEGER RANGE 60 DOWNTO 0;

SIGNAL COUNT : INTEGER RANGE 499999 DOWNTO 0;

SIGNAL T : INTEGER RANGE 9 DOWNTO 0;

SIGNAL CLK : STD_LOGIC;

BEGIN

PROCESS(CLOCK) --由输入时钟进行100分频产生洗衣时钟BEGIN

IF (CLOCK'EVENT AND CLOCK='1') THEN

COUNT<=COUNT + 1;

IF (COUNT=499999) THEN

COUNT<=0;

CLK<= NOT CLK;

END IF;

END IF;

END PROCESS;

PROCESS (START,CLK,PAUSE,CHANGE) --洗衣控制进程BEGIN

IF ( START = '0' ) THEN

IF(CHANGE'EVENT AND CHANGE='1') THEN

CASE MODE IS

WHEN "000"=> MODE <="001";

WHEN "001"=> MODE <="010";

WHEN "010"=> MODE <="100";

WHEN "100"=> MODE <="110";

WHEN "110"=> MODE <="111";

WHEN OTHERS=>MODE <="000";

END CASE;

END IF;

STATE <= MODE; --选择洗衣模式

ALARM <= '0';

CASE STATE IS --设置时间，设置时间标志WHEN "001" =>TEMP <= 0 ;

TIME <= 20;

WHEN "010" =>TEMP <= 0 ;

TIME <= 25;

WHEN "100" =>TEMP <= 0 ;

TIME <= 15;

WHEN "110" =>TEMP <= 25 ;

TIME <= 40;

WHEN "111" =>TEMP <= 40 ;

TIME <= 60;

WHEN "000" =>TEMP <= 0 ;

TIME <= 0;

WHEN OTHERS =>TEMP<= 0 ;

TIME<= 0;

END CASE ;

ELSE

IF ( PAUSE = '0') THEN --当pause信号0 start信号为1时IF ( CLK'EVENT AND CLK = '1' AND TIME/=0) THEN

TIME <= TIME - 1 ;

IF ( TIME=1 ) THEN

STATE <="000"; --当洗衣结束时把state置为”000“

ALARM <='1'; --蜂鸣器发出报警

ELSIF ( TIME = TEMP ) THEN --洗衣模式切换

CASE STATE IS

WHEN "111" =>STATE <= "110";

TEMP <= 20;

WHEN "110" =>STATE <= "100";

TEMP <= 0;

WHEN OTHERS =>TEMP <= 0 ;

STATE <= "000";

END CASE;

END IF;

END IF;

END IF;

END IF;

DISPMODE <= STATE;

END PROCESS;

PROCESS (CLOCK,TIME) --显示剩余时间BEGIN

IF (CLOCK='1') THEN

T<=TIME/10;

CAT<="111101";

ELSE

T<=TIME MOD 10;

CAT<="111110";

END IF;

END PROCESS;

PROCESS (T)

BEGIN

CASE T IS

WHEN 1 => DISTIME <= "0110000" ;

WHEN 2 => DISTIME <= "1101101" ;

WHEN 3 => DISTIME <= "1111001" ;

WHEN 4 => DISTIME <= "0110011" ;

WHEN 5 => DISTIME <= "1011011" ;

WHEN 6 => DISTIME <= "1011111" ;

WHEN 7 => DISTIME <= "1110000" ;

WHEN 8 => DISTIME <= "1111111" ;

WHEN 9 => DISTIME <= "1111011" ;

WHEN OTHERS => DISTIME <= "1111110";

END CASE;

END PROCESS;

END a;

八、参考文献

《数字电路逻辑设计实验教程》北京邮电大学电路实验中心

《数字逻辑设计实验技术与eda工具》北京邮电大学出版社