通信原理数字锁相环实验
通信原理实验报告三数字锁相环实验
实验3数字锁相环实验
一、实验原理和电路说明
在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。
同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。
图2.2.1 数字锁相环的结构
数字锁相环的结构如图2.2.1所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图2.2.2所示。
T1时刻T2时刻T3时刻T4时刻
图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征
在图2.2.1，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。
在图2.2.2中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图2.2.2中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D点信号与外部参考信号达到同步。
在该模块中，各测试点定义如下：
1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz）
2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz）
3、TPMZ03：外部输入时钟÷4分频后信号（16KHz）
4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz）
5、TPMZ05：数字锁相环调整信号
二、实验仪器
1、J H5001通信原理综合实验系统一台
2、20MHz双踪示波器一台
3、函数信号发生器一台
三、实验目的
1、了解数字锁相环的基本概念
2、熟悉数字锁相环与模拟锁相环的指标
3、掌握全数字锁相环的设计
四、实验内容
准备工作：用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J007（实验箱左端）。
1.锁定状态测量
用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理论上，环路锁定时该两信号应为上升沿对齐。
2.数字锁相环的相位抖动特性测量
数字锁相环在锁定时，输出信号存在相位抖动是数字锁相环的固有特征。测量时，以TPMZ03为示波器的同步信号，用示波器测量TPMZ02，仔细调整示波器时基，使示波器刚好容纳TPMZ02的一个半周期，观察其上升沿。可以观察到其上升较粗（抖动），其宽度与TPMZ02周期的比值的一半即为数字锁相环的时钟抖动。
3.锁定频率测量和分频比计算
将函数信号发生器设置在记数状态（频率计）。参见数字锁相环的结构如图2.2.1数字锁相环的结构，测量各点频率。记录测量结果，计算分频比。
4.锁定过程观测
（1）用示波器同时观测TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；复位通信原理综合实验系统，则FPGA进行初始化，数字锁相环进行重锁状态。此
时，观察它们的变化过程（锁相过程）。
（2）用示波器测量TPMZ05波形，复位通信原理综合实验系统，观察调整的变化过程。
5.同步带测量
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J007。用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；正常
时环路锁定，该两信号应为上升沿对齐。
（2）缓慢增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形失步，记录下失步前的频率。
（3）调整函数信号发生器频率，使环路锁定。缓慢降低函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形失步，记录下失步前的频率。
（4）计算同步带。
6.捕捉带测量
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J0007。用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理
论上，环路锁定时该两信号应为上升沿对齐。
（2）增加函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢降低函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下
同步一刻的频率。
（3）降低函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下
同步一刻的频率。
（4）计算捕捉带。
7.调整信号脉冲观测
（1）用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J0007。
用示波器观测数字锁相环调整信号TPMZ05处波形。
（2）增加或降低函数信号发生器输出频率，观测TPMZ05处波形的变化规律。
五、实验结果
1、锁定状态测量
2、数字锁相环的相位抖动特性测量
3、锁定过程观测。
4、同步带测量
5、捕捉带测量
数字通信原理实验一
数字通信原理实验报告 指导老师学生姓名 学号 专业班级宋虹 ************* *********************
实验_ --------------------------------------- 2实验目的 ---------------------------------------- 2实验内容 ---------------------------------------- 2基本原理 ---------------------------------------- 2实验步骤 ---------------------------------------- 9实验结果 ---------------------------------------- 11
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB,码的编码规则。 3、掌握从HDB,码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB, （AMI）编译码集成电路CD22103o 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双极性 码（HDB,）、整流后的AMI码及整流后的HDB,码。 2、用示波器观察从HDB,码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB,、AMI译码输岀波形。 基本原理 本实验使用数字信源模块和HDBs编译码模块。 1、数字信源 本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-3所示（见附录）。本单元产生NRZ信号，信号码速率约为170. 5KB, 帧结构如图1-2所示。帧长为24位，其中首位无泄义，第2位到第8位是帧同步码（7位巴克码1110010）,另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无左义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输岀点： ?CLK 晶振信号测试点 ?BS-0UT 信源位同步信号输岀点/测试点（2个） ?FS 信源帧同步信号输出点/测试点 ?NRZ-OUT（AK）NRZ信号（绝对码）输岀点/测试点（4个） 图1-1中各单元与电路板上元器件对应关系如下：
锁相环原理及应用
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
数字通信原理实验平台与实验室建设
通信原理实验平台依据国内主流教材内容设计，涵盖数字基带传输、数字调制模拟信号数字化、同步技术、信道编码等主要教学内容，实验平台的技术方案与教材一致，使理论教学与实验教学实现无缝衔接。通过实验既能加深对理论的理解又能用学习理论指导实验，避免互相脱节的麻烦，获得理论与实践的双赢。 本实验平台共由24个实验模块组成，可分为信号源模块、终端编译码模块、线路编译码模块、信道调制解调模块、二次开发模块、各种测量通信接口模块，以及控制显示模块等几大类，各模块功能叙述如下： 1、液晶显示模块 显示实验模块及其工作方式以供选择。 2、键盘控制模块 （1）选择实验模块及其工作方式。 （2）学生可自己编制数字信号输入，进行编码或调制实验。 3、模拟信号源模块 提供同步正弦波、非同步信号（正弦波、三角波、方波）、音乐信号等模拟信号,可通过连 接线发送到各终端编码模块。 4、用户电话接口模块 提供用户电话接口，进行用户摘挂机检测，可发送语音信号，接收语音信号。 5、数字信号源模块 （1）CPLD可编程逻辑器件，编程输出各种数字信号 （2）通过计算机输入数字数据信号 （3）薄膜键盘键入编制数字信号 （4）EPM240芯片，学生二次开发编程输出各种数字信号、控制信号等 6、噪声源模块 提供白噪声信号，可加入到调制信道中模仿信道噪声干扰。 7、抽样定理与PAM实验系统 完成抽样定理的验证实验，及PAM通信系统实验。 注：提供多种频率的方波及窄脉冲信号抽样 8、PCM编译码系统模块 完成PCM的编码、译码实验； 完成两路PCM编码数字信号时分复用/解复用实验。
注：可改变时分复用的时隙位置，时分可复用路数及进行时分数据交换，加深学生对时分复用概念的理解 9、增量调制的编码模块 完成增量调制的编码实验，可进行模块或系统实验。 注：提供了三种编码时钟 10、增量调制的译码模块 完成增量调制的译码实验，可进行独立模块或系统实验。 注：提供了对应的三种译码时钟 11、AMI/HDB3编译码系统模块 完成AMI编译码功能、HDB3编译码功能。 注：提供对全“1”、全“0”、伪随机码、手工编制数字信号等进行编码译码 12、卷积编码实验模块 完成卷积编码实验。 注：通过对地址开关拨动编制数字信号输入，可模拟在信道中插入误码，分析卷积编译码的纠错能力 13、卷积译码实验模块 完成卷积译码实验。 14、VCO数字频率合成器模块 完成对1KHz、2KHz和外加数字信号的倍频输出。 15、频移键控FSK（ASK）调制模块 完成频移键控FSK调制实验, ASK调制实验。 注：①可对方波，伪随机码，计算机数据等信号的调制输出； ②可对已调信号进行放大或衰减输出； ③可在已调信号中加入噪声，模拟信道干扰 ④可完成本实验箱的自环单工通信实验，也可完成两台实验箱间的双工通信实验 16、频移键控FSK（ASK）解调模块 完成频移键控FSK解调实验，ASK解调实验。 17、相移键控BPSK（DPSK）调制模块 完成相移键控BPSK（DPSK）调制实验。 注：①可对方波，伪随机码，及计算机数据等信号进行调制输出；
通信原理实验报告
实验一、PCM编译码实验 实验步骤 1. 准备工作：加电后，将交换模块中的跳线开关KQ01置于左端PCM编码位置，此时MC145540工作在PCM编码状态。 2. PCM串行接口时序观察 （1）输出时钟和帧同步时隙信号观测：用示波器同时观测抽样时钟信号（TP504）和输出时钟信号（TP503），观测时以TP504做同步。分析和掌握PCM编码抽样时钟信号与输出时钟的对应关系（同步沿、脉冲宽度等）。 （2）抽样时钟信号与PCM编码数据测量：用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。 3. PCM编码器 （1）方法一： （A）准备：将跳线开关K501设置在测试位置，跳线开关K001置于右端选择外部信号,用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。 （B）用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以TP504做同步。分析和掌握PCM编码输出数据与抽样时钟信号（同步沿、脉冲宽度）及输出时钟的对应关系。分析为什么采用一般的示波器不能进行有效的观察。 （2）方法二： （A）准备：将输入信号选择开关K501设置在测试位置，将交换模块内测试信号选择开关K001设置在内部测试信号（左端）。此时由该模块产生一个1KHz的测试信号，送入PCM编码器。（B）用示波器同时观测抽样时钟信号（TP504）和编码输出数据信号端口（TP502），观测时以内部测试信号（TP501）做同步（注意：需三通道观察）。分析和掌握PCM编码输出数据与帧同步时隙信号、发送时钟的对应关系。 4. PCM译码器 （1）准备：跳线开关K501设置在测试位置、K504设置在正常位置，K001置于右端选择外部信号。此时将PCM输出编码数据直接送入本地译码器，构成自环。用函数信号发生器产生一个频率为1000Hz、电平为2Vp-p的正弦波测试信号送入信号测试端口J005和J006（地）。 （2） PCM译码器输出模拟信号观测：用示波器同时观测解码器输出信号端（TP506）和编码器输入信号端口（TP501），观测信号时以TP501做同步。定性的观测解码信号与输入信号的关系：质量、电平、延时。 5. PCM频率响应测量：将测试信号电平固定在2Vp-p，调整测试信号频率，定性的观测解码恢复出的模拟信号电平。观测输出信号信电平相对变化随输入信号频率变化的相对关系。
全数字锁相环原理及应用
全数字锁相环原理及应用 2011年11月18日 摘要：锁相环是一种相位负反馈系统，它能够有效跟踪输入信号的相位。随着数字集成电路的发展，全数字锁相环也得到了飞速的发展。由于锁相精度和锁定时间这组矛盾的存在使得传统的全数字锁相环很难在保证锁定时间的情况下保证锁定精度。鉴于此，本文对一些新结构的全数字锁相环展开研究，并用VHDL语言编程，利用FPGA仿真。 为解决软件无线电应用扩展到射频，即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素,将射频和数字电路集成在一个系统中设计难度大的问题，本文尝试提出数字射频的新思路。全数字锁相环是数字射频中最重要的模块之一，它不仅是发射机实现软件可配置通用调制器的基础，还是为接收机提供宽调频范围本振信号的基础。本文针对数字射频中的数字锁相环的系统特性以及其各重要模块进行了研究。 关键词：全数字锁相环；锁定时间；锁定精度；PID控制；自动变模控制；数控振荡器；时间数字转换器；数字环路滤波器；FPGA； Principle and Application of all-digital phase-locked loop Abstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signal’s phase. With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA. In order to extend the application from radio to RF, which including RF modules software configurable problems and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locked loop and its vital modules. Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言 锁相环路是一种反馈控制电路,锁相环的英文全称是Phase-Locked Loop，简称PLL。目前锁相环在通信、信号处理、调制解调、时钟同步、频率综合和自动化控制等领域应用极为广泛，已经成为各种电子设备中不可缺少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。虽然锁相环(PLL)技术已经有了半个多世纪的发展，但是其应用领域也在不断扩大，随着高新科技的发展，使得它的性能需要不断地改进和提高，因此，锁相环的设计与分析也成立集成电路设计者的热点。设计者们也不断提出了新的锁相环结构[1-3]，以适应不同场合的需求。
数字通信原理实验报告
《数字通信原理与技术》实验报告 学院：江苏城市职业学院 专业：计算机科学与技术 班级： 姓名：___________ 学号： ________
实验一熟悉MATLAB环境 一、实验目的 （1）熟悉MATLAB的主要操作命令。 （2）掌握简单的绘图命令。 （3）用MATLAB编程并学会创建函数。 （4）观察离散系统的频率响应。 二、实验内容 (1)数组的加、减、乘、除和乘方运算。输入A=【1 2 3 4】，B=【3 4 5 6】，求C=A+B，D=A-B，E=A.*B，F=A./B，G=A.^B并用stem语句画出A、B、C、D、E、F、G。 (2)用MATLAB实现下列序列： a）x（n）=0.8n 0≦n≦15 b）x（n）=e(0.2+0.3j) 0≦n≦15 c）x（n）=3cos(0.125πn+0.2π)+0.2sin(0.25πn+0.1π) 0≦n≦15 d) 将c）中的x（n）扩展成以16为周期的函数x16（n）=x（n+16），绘出四个周期。 e) 将c）中的x（n）扩展成以10为周期的函数x10（n）=x（n+10），绘出四个周期。 (3) 绘出下列时间函数图形，对x轴、y轴以及图形上方均须加上适当的标注： a）x (t )=sin(2πt) 0≦n≦10s b) x (t)=cos(100πt)sin(πt) 0≦n≦14s 三、程序和实验结果 (1)实验结果： 1、A=[1,2,3,4] B=[3,4,5,6] C=A+B D=A-B E=A.*B F=A./B G=A.^B A =1 2 3 4 B =3 4 5 6 C =4 6 8 10 D =-2 -2 -2 -2 E =3 8 15 24 F =0.3333 0.5000 0.6000 0.6667 G =1 16 243 4096 >> stem(A) >> stem(B) >> stem(C) >> stem(D) >> stem(E) >> stem(F)
数字通信原理实验报告四
中南大学 数字通信原理实验报告指导老师***** 学生姓名*** 学号*********** 专业班级*****************
目录 实验四 ----------------------------------------2 实验目的 ----------------------------------------2 实验内容 ----------------------------------------2基本原理 ----------------------------------------2实验步骤 ----------------------------------------9 实验结果 ----------------------------------------11
实验四数字解调与眼图 一、实验目的 1. 掌握2DPSK相干解调原理。 2. 掌握2FSK过零检测解调原理。 二、实验内容 1. 用示波器观察2DPSK相干解调器各点波形。 2. 用示波器观察2FSK过零检测解调器各点波形。 3．用示波器观察眼图。 三、基本原理 可用相干解调或差分相干解调法（相位比较法）解调2DPSK信号。在相位比较法中，要求载波频率为码速率的整数倍，当此关系不能满足时只能用相干解调法。本实验系统中，2DPSK载波频率等码速率的13倍，两种解调方法都可用。实际工程中相干解调法用得最多。2FSK信号的解调方法有：包络括检波法、相干解调法、鉴频法、过零检测法等。 图4-1 数字解调方框图 （a）2DPSK相干解调（b）2FSK过零检测解调 本实验采用相干解调法解调2DPSK信号、采用过零检测法解调2FSK信号。2DPSK模块内部使用+5V、+12V和-12V电压，2FSK模块内部仅使用+5V电压。图4-1为两个解调器的原理方框图，其电原理图如图4-2所示（见附录）。
华南理工大学数字通信原理实验思考题参考答案(推荐文档)
AMI、HDB3码实验 1、说明AMI码和HDB3码的特点，及其变换原则。 回答： AMI码的特点：1、无直流成分，低频成分也少，高频成分少，信码能量集中在fB/2处； 2、码型有了一定的检错能力，检出单个误码； 3、当连0数不多时可通过全波整流法提取时钟信息，但是连0数过多时就无法正常地提出时钟信息。 变换规则：二进码序列中“0”仍编为“0”；而二进码序列中的“1”码则交替地变为“+1”码及“-1”码。 HDB3码的特点：1、无直流成分，低频成分也少，高频成分少，信码能量集中在fB/2处； 2、码型有了一定的检错能力，检出单个误码； 3、可通过全波整流法提取时钟信息。 变换规则：(1)二进制信号序列中的“0”码在HDB3码中仍编为“0”码，二进制信号中“1”码，在HDB3码中应交替地成+1和-1码，但序列中出现四个连“0”码时应按特殊规律编码； (2)二进制序列中四个连“0”按以下规则编码：信码中出现四个连“0”码时，要将这四个连“0”码用000V或B00V取代节来代替(B和V也是“1”码，可正、可负)。这两个取代节选取原则是，使任意两个相邻v脉冲间的传号数为奇数时选用000V取代节，偶数时则选用B00V取代节。 2、示波器看到的HDB3变换规则与书本上和老师讲的有什么不同，为什么有这个差别。 回答:示波器上看到的HDB3编码器的输出P22点的波形比书本上的理论上的输出波形要延时5个码位。原因是实验电路中采用了由4个移位寄存器和与非门组成的四连零测试模块去检测二进制码流中是否有四连零，因此输出的HDB3码有5个码位的延时。 3、用滤波法在信码中提取定时信息，对于HDB3码要作哪些变换，电路中如何实现这些变换。 回答:首先，对HDB3码进行全波整流，把双极性的HDB3码变成单极性的归零码，这个在电路上是通过整流二极管实现的；然后，把归零码经晶体管调谐电路进行选频，提取时钟分量；最后，对提取的时钟分量进行整形来产生定时脉冲。 PCM实验思考题参考答案 1．PCM编译码系统由哪些部分构成?各部分的作用是什么? 回答： 其中，低通滤波器：把话音信号带宽限制为3.4KHz，把高于这个频率的信号过滤掉。
通信原理数字锁相环实验
通信原理实验报告三数字锁相环实验
实验3数字锁相环实验 一、实验原理和电路说明 在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。 同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。 图2.2.1 数字锁相环的结构 数字锁相环的结构如图所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图所示。
T1时刻T2时刻T3时刻T4时刻 图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征 在图，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。 在图中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为自由方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D 点信号与外部参考信号达到同步。 在该模块中，各测试点定义如下： 1、TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、TPMZ05：数字锁相环调整信号
数字通信原理实验一AMI、HDB3编译码实验
数字通信原理 实验报告 实验一AMI、HDB3编译码实验 学院计算机与电子信息学院 专业班级 姓名学号 指导教师 实验报告评分：_______
实验一 AMI、HDB3编译码实验 一、实验目的 了解由二进制单极性码变换为AMI码HDB3码的编码译码规则，掌握它的工作原理和实验方法。 二、实验内容 1．伪随机码基带信号实验 2．AMI码实验 ① AMI码编码实验 ② AMI码译码实验 ③ AMI码位同步提取实验 3．HDB3编码实验 4．HDB3译码实验 5．HDB3位同步提取实验 6．AMI和HDB3位同步提取比较实验 7．HDB3码频谱测量实验 8．书本上的HDB3码变化和示波器观察的HDB3码变化差异实验 三、基本原理:PCM信号基带传输线路码型 PCM信号在电缆信道中传输时一般采用基带传输方式，尽管是采用基带传输方式，但也不是将PCM编码器输出的单极性码序列直接送入信道传输，因为单极性脉冲序列的功率谱中含有丰富的直流分量和较多的低频分量，不适于直接送人用变压器耦合的电缆信道传输，为了获得优质的传输特性，一般是将单数性脉冲序列进行码型变换，以适应传输信道的特性。 (一)传输码型的选择 在选择传输码型时，要考虑信号的传输信道的特性以及对定时提取的要求等。归结起来，传输码型的选择，要考虑以下几个原则: 1．传输信道低频截止特性的影响 在电缆信道传输时，要求传输码型的频谱中不应含有直流分量，同时低频分量要尽量少。原因是PCM端机，再生中继器与电缆线路相连接时，需要安装变压器，以便实现远端供电(因设置无人站)以及平衡电路与不平衡电路的连接。 图1.1是表示具有远端供电时变压器隔离电源的作用，以保护局内设备。 图1.1变压器的隔离作用 由于变压器的接入，使信道具有低频截止特性，如果信码流中存在直流和低频成分，则
数字通信原理BPSK传输系统设计与仿真实验报告
北京联合大学《通信原理》实验报告 科目：通信原理实验 教师：许学梅 班级: 200908030201 姓名: 王国显 学号: 2009080302104 时间: 2012.11.20
实验四、2PSK传输系统设计与仿真 一、实验目的 1.．在前面2PSK调制系统设计与仿真实验的基础上，通过本实验建立起 BPSK 传输系统的概念。 2.深入理解、掌握二进制相移键控技术（2PSK）的调制/解调原理及在数字 通信传输系统中的应用。 3.掌握（2PSK）调制/解调传输系统模型的构建技术。 4.掌握（2PSK）调制/解调的设计与实现方法。 5.深入理解、分析、掌握二进制相移键控（2PSK）调制/解调传输系统各模 块间参数的设置及相互间的关联与影响。 6.能够按不同用户的技术指标需求，进行（2PSK）调制/解调传输系统的设 计。 7.掌握（2PSK）调制/解调传输系统的测试方法。 8.掌握对（2PSK）调制/解调传输系统的相关参数、信号波形及频谱进行分 析的方法。 9.对比原始发送数据信号经调制/与解调系统传输后，还原的数据信号是否 与原始发送数据信号一致。 二、实验仪器（软/硬件环境及所需元器件模块） 1.PC机一台 2. 安捷伦科技EESof软件ADS：Advanced Design System –2005A 3.计算机操作系统：Win 2000, Win XP, HP Unix11.0, Sun Unix 5.8 等 4.元器件模块： （1）Sinusoid正弦波信号发生器（Sinusoid signal generator）； （2）Data数字序列信号发生器（Data generator）； （3）信号类型转换器（Signal Converters）： TimedToFloat信号类型转换器、FloatToTimed信号类型转换器； （4）TimedSink信号接收器（Timed Data Collector）； （5） SpectrumAnalyzer频谱分析仪（Spectrum analyzer）； （6） DF数据流控制器(Data Flow Controller)； （7） Mpy2乘法器（2-Input Multiplier）； （8） VAR变量和方程式模块(器件)（Variables and Equations Component）。 （9）时钟源Clock， （10）抽样保持器SampleAndHold， （11）带通滤波器BPF_RaisedCosineTimed， （12）低通滤波器为LPF_RaisedCosineTimed，
完整版锁相环工作原理.doc
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射 信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式 输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产 生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率
PLL 锁相环原理
什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同 步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在 比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。 锁相环(PLL)的工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的 原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。
中南大学通信原理实验报告
信息科学与工程学院 课程：数字通信原理 题目：通信原理实验报告 专业班级： 学生姓名： 学号：
2017年12月1日
目录 实验一数字基带信号....................................二实验二数字调制......................................十六实验四数字解调与眼图..............................二十三
实验一数字基带信号 一、实验目的 1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB 3 码的编码规则。 3、掌握从HDB 3 码信号中提取位同步信号的方法。 4、掌握集中插入帧同步码时分复用信号的帧结构特点。 5、了解HDB 3 （AMI）编译码集成电路CD22103。 二、实验内容 1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶 高密度双极性码（HDB 3）、整流后的AMI码及整流后的HDB 3 码。 2、用示波器观察从HDB 3 码中和从AMI码中提取位同步信号的电路中有关波形。 3、用示波器观察HDB 3 、AMI译码输出波形。 三、基本原理 本实验使用数字信源模块和HDB 3 编译码模块。 1、数字信源 本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-3所示（见附录）。本单元产生NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 本模块有以下测试点及输入输出点： ? CLK 晶振信号测试点 ? BS-OUT 信源位同步信号输出点/测试点（2个） ? FS 信源帧同步信号输出点/测试点 ? NRZ-OUT(AK) NRZ信号(绝对码)输出点/测试点（4个） 图1-1中各单元与电路板上元器件对应关系如下： ?晶振CRY：晶体；U1：反相器7404 ?分频器U2：计数器74161；U3：计数器74193；U4：计
通信原理实验-抽样定理
学生实验报告
） 实际上，考虑到低通滤波器特性不可能理想，对最高频率为3400Hz的语言信号，通常采用8KHz 抽样频率，这样可以留出1200Hz的防卫带。见图4。如果fs＜fH，就会出现频谱混迭的现象，如图5所示。 在验证抽样定理的实验中，我们用单一频率fH的正弦波来代替实际的语音信号。采用标准抽样频率fs＝8KHZ。改变音频信号的频率fH，分别观察不同频率时，抽样序列和低通滤波器的输出信号，体会抽样定理的正确性。 验证抽样定理的实验方框图如图6所示。在图8中，连接（8）和（14），就构成了抽样定理实验电路。由图6可知。用一低通滤波器即可实现对模拟信号的恢复。为了便于观察，解调电路由射随、低通滤波器和放大器组成，低通滤波器的截止频率为3400HZ
2、多路脉冲调幅系统中的路际串话 ~ 多路脉冲调幅的实验方框图如图7所示。在图8中，连接（8）和（11）、（13）和（14）就构成了多路脉冲调幅实验电路。 分路抽样电路的作用是：将在时间上连续的语音信号经脉冲抽样形成时间上离散的脉冲调幅信号。N路抽样脉冲在时间上是互不交叉、顺序排列的。各路的抽样信号在多路汇接的公共负载上相加便形成合路的脉冲调幅信号。本实验设置了两路分路抽样电路。 多路脉冲调幅信号进入接收端后，由分路选通脉冲分离成n路，亦即还原出单路PAM信号。 图7 多路脉冲调幅实验框图 冲通过话路低通滤波器后，低通滤波器输出信号的幅度很小。这样大的衰减带来的后果是严重的。但是，在分路选通后加入保持电容，可使分路后的PAM信号展宽到100％的占空比，从而解决信号幅度衰减大的问题。但我们知道平顶抽样将引起固有的频率失真。 PAM信号在时间上是离散的，但是幅度上趋势连续的。而在PAM系统里，PAM信只有在被量化和编码后才有传输的可能。本实验仅提供一个PAM系统的简单模式。 3、多路脉冲调幅系统中的路标串话 路际串话是衡量多路系统的重要指标之一。路际串话是指在同一时分多路系统中，某一路或某几路的通话信号串扰到其它话路上去，这样就产生了同一端机中各路通话之间的串话。 在一个理想的传输系统中，各路PAM信号应是严格地限制在本路时隙中的矩形脉冲。但是如果传输PAM信号的通道频带是有限的，则PAM信号就会出现“拖尾”的现象。当“拖尾”严重，以至入侵邻路时隙时，就产生了路标串话。 在考虑通道频带高频谱时，可将整个通道简化为图9所示的低通网络，它的上截止频率为：f1=1/(2
数字通信原理与技术报告(4ASK和4PSK)
4PSK和4ASK的MATLAB仿真 一、实验目的： 学会利用MATLAB软件进行4PSK和4ASK调制的仿真。通过实验提高学生实际动手能力和编程能力，为日后从事通信工作奠定良好的基础。 二、实验内容：利用MATLAB软件编写程序，画出4PSK和4ASK图形，进一步了解4PSK和4ASK调制的原理。 （1）设二进制数字序列为0 1 0 1 1 0 0 0 1 1 0 1 0 0，编程产生4PSK调制信号波形。 （2）设二进制数字序列为1 1 0 0 1 1 0 0 1 0 0 1 1 1，编程产生4ASK调制信号波形。 三、程序和实验结果： （1）4PSK程序 clf clc clear T=1; M=4; fc=1/T; N=500; delta_T=T/(N-1); input=[0 1 0 1 1 0 0 0 1 1 0 1 0 0] input1=reshape(input,2,7) t=0:delta_T:T for i=1:7 hold on if input1([1 2],i)==[0;0] u=cos(2*pi*fc*t);plot(t,u) elseif input1([1 2],i)==[1;0] u=cos(2*pi*fc*t+2*pi/M);plot(t,u) elseif input1([1 2],i)==[1;1] u=cos(2*pi*fc*t+4*pi/M);plot(t,u) elseif input1([1 2],i)==[0;1] u=cos(2*pi*fc*t+6*pi/M);plot(t,u) end t=t+T end grid hold off 实验结果：
通信原理实验报告
通信原理实验报告 实验一抽样定理 实验二 CVSD编译码系统实验 实验一抽样定理 一、实验目的 所谓抽样。就是对时间连续的信号隔一定的时间间隔T 抽取一个瞬时幅度值（样值），即x(t)*s(t)=x(t)s(t)。在一个频带限制在（0，f h）内的时间连续信号f（t），如果以小于等于1/(2 f h)的时间间隔对它进行抽样，那么根据这些抽样值就能完全恢复原信号。 抽样定理告诉我们：如果对某一带宽有限的时间连续信号（模拟信号）进行抽样，且抽样速率达到一定数值时，那么根据这些抽样值就能准确地还原信号。这就是说，若要传输模拟信号，不一定要传输模拟信号本身，可以只传输按抽样定理得到的抽样值。 二、功能模块介绍 1.DDS 信号源：位于实验箱的左侧 （1）它可以提供正弦波、三角波等信号，通过连接P03 测试点至PAM 脉冲调幅模块的32P010 作为脉冲幅度调制器的调制信号x(t)。抽样脉冲信号则是通过P09 测试点连至PAM 脉冲调幅模块。 （2）按下复合式按键旋钮SS01，可切换不同的信号输出状态，例如D04D03D02D01=0010 对应的是输出正弦波，每种LED 状态对应一种信号输出，具体实验板上可见。 （3）旋转复合式按键旋钮SS01，可步进式调节输出信号的频率，顺时针旋转频率每步增加100Hz,逆时针减小100Hz。 （4）调节调幅旋钮W01，可改变P03 输出的各种信号幅度。 2.抽样脉冲形成电路模块 它提供有限高度，不同宽度和频率的抽样脉冲序列，可通过P09 测试点连线送到PAM 脉冲调幅模块32P02，作为脉冲幅度调制器的抽样脉冲s(t)。P09 测试点可用于抽样脉冲的连接和测量。该模块提供的抽样脉冲频率可通过旋转SS01 进行调节，占空比为50%。 3.PAM 脉冲调幅模块 它采用模拟开关CD4066 实现脉冲幅度调制。抽样脉冲序列为高电平时，模拟开关导通，有调制信号输出；抽样脉冲序列为低电平，模拟开关断开，无信号输出。因此，本模块实现的是自然抽样。在32TP01 测试点可以测量到已调信号波形。 调制信号和抽样脉冲都需要外接连线输入。已调信号经过PAM 模拟信道（模拟实际信道的惰性）的传输，从32P03 铆孔输出，可能会产生波形失真。PAM 模拟信道电路示意图如下图所示，32W01（R1）电位器可改变模拟信道的传输特性。