微机原理与接口技术 习题解答
第一章微型计算机概述
1.1微处理器、微型计算机和微型计算机系统三者之间有什么不同？
答：①微处理器是微型计算机的核心，是微型计算机的一部分。它是集成在一块芯片上的CPU，由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主
体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。
1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？
答：1.CPU在内部结构上由以下几部分组成：
①算术逻辑部件(ALU)；
②累加器和通用寄存器组；
③程序计数器(指令指针)、指令寄存器和译码器；
④时序和控制部件。
2.CPU应具备以下主要功能：
①可以进行算术和逻辑运算；
②可保存少量数据；
③能对指令进行译码并执行规定的动作；
④能和存储器、外设交换数据；
⑤提供整个系统所需要的定时和控制；
⑥可以响应其他部件发来的中断请求。
1.3累加器和其他通用寄存器相比，有何不同？
答：许多指令的执行过程以累加器为中心；输入/输出指令一般也以累加器来完成。
1.4微处理器的控制信号有哪两类？
答：一类是通过对指令的译码，由CPU内部产生的。这些信号由CPU送到存储器、I/O接口电路和其他部件。另一类是微型机系统的其他部件送到CPU的。通常用
来向CPU发出请求。如中断请求、总线请求等。
1.5微型计算机采用总线结构有什么优点？
答：首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。其次是一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使
系统功能得到扩充。
1.6数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一
套总线或者合用部分总线，那么，要靠什么来区分地址或数据？
答：1.数据总线是双向三态；地址总线是单向输出三态。
2.数据和地址复用时，必须有一个地址选通信号来区分该总线上输出的是地址还
是数据。
1.7控制总线传输的信号大致有哪几种？
答：包括CPU送往存储器和I/O接口的控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区分信号等。还包括其他部件送到CPU的信号，如时钟
信号、中断请求信号、准备就绪信号等。
第二章8086微处理器
2.1总线接口部件有哪些功能？请逐一进行说明。
答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。
2.具体讲：①总线接口部件要从内存取指令送到指令队列；
②CPU执行指令时，总线接口部件要配合执行部件从指定的内存单
元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结
果传送到指定的内存单元或外设端口中。
2.28086的总线接口部件由哪几部分组成？
答：4个段地址寄存器CS、DS、ES、SS；16位的指令指针寄存器IP；20位的地址加法器；6字节的指令队列。
2.3段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少？
指向这一物理地址的CS值和IP值是唯一的吗？
答：1.该指令的物理地址=CS×10H+IP=21F00H。
2.指向这一物理地址的CS值和IP值不是唯一的。
2.48086的执行部件有什么功能？由哪几部分组成？
答：1.8086的执行部件的功能是负责指令的执行。
2.4个通用寄存器AX、BX、CX、DX；4个专用寄存器BP、SP、SI、DI；标志
寄存器FLAGS和算术逻辑单元ALU。
2.5状态标志和控制标志有何不同？程序中是怎样利用这两类标志的？8086的状态标志
和控制标志分别有哪些？
答：1.不同之处在于：状态标志由前面指令执行操作的结果对状态标志产生影响，即前面指令执行操作的结果决定状态标志的值。控制标志是人为设置的。
2.利用状态标志可进行计算和判断等操作。利用控制标志可对某一种特定功能
(如单步操作、可屏蔽中断、串操作指令运行的方向)起控制作用。
3.8086的状态标志有：SF、ZF、PF、CF、AF和OF计6个。
8086的控制标志有：DF、IF、TF计3个。
2.68086/8088和传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什
么优点？
答：1.传统的计算机在执行指令时，指令的提取和执行是串行进行的。8086/8088 CPU 的总线接口部件和执行部件在提取和执行指令时是并行同时工作的。
2.8086/8088 CPU的设计思想有力地提高了CPU的工作效率，这也正是8086/8088
成功的原因之一。
2.7总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如一个CPU
的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？
如主频为15MHz呢？
答：1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。
2.8086/8088的基本总线周期由4个时钟周期组成。
3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。
4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。
2.8在总线周期的T1、T2、T3、T4状态，CPU分别执行什么动作？什么情况下需要插入
等待状态T W？T W在哪儿插入？怎样插入？
答：1.在总线周期的T1、T2、T3、T4状态，CPU分别执行下列动作：
①T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找的存储单
元或外设端口的地址。
②T2状态：CPU从总线上撤销地址，而使总线的低16位浮置成高阻状态，
为传输数据做准备。总线的高4位(A19~A16)用来输出本总线周期的状态信
息。
③T3状态：多路总线的高4位继续提供状态信息。低16位(8088为低8位)
上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。
④T4状态：总线周期结束。
2.当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。
这时，外设或存储器会通过“READY ”信号线在T 3状态启动之前向CPU 发
一个“数据未准备好的信号”，于是CPU 会在T 3之后插入一个或多个附加的
时钟周期T W 。
3.T W 插在T 3状态之后，紧挨着T 3状态。
4.插入的T W 状态时的总线上的信息情况和T 3状态的信息情况一样。当CPU 收
到存储器或外设完成数据传送时发出的“准备好”信号时，会自动脱离T W 状
态而进入T 4状态。
2.9 从引腿信号上看，8086和8088有什么区别？
答：① 8086有16根数据/地址复用总线，8088只有8根，称AD 7~AD 0。
② 8086的第28腿为M/IO ，8088的第28腿为M/IO (为兼容8080等)。
③ 8086的第34腿为BHE /S 7，8088的第34腿为0SS 。
2.10 在对存储器和I/O 设备读写时，要用到IOR 、IOW 、MR 、MW 信号，这些信号在
最大模式和最小模式时分别可用怎样的电路得到？请画出示意图。
答：1.最小模式(以8086为例)：
2.最大模式：用8288总线控制器来实现。
2.11 CPU 启动时，有哪些特征？如何寻找8086/8088系统的启动程序？
答：1.CPU 启动时，有以下特征：
① 内部寄存器等置为初值；
② 禁止中断(可屏蔽中断)；
③ 从FFFF0H 开始执行程序；
④ 三态总线处于高阻状态。
2.8086/8088系统的启动程序从FFFF0H 单元开始的无条件转移指令转入执行。
2.12 CPU 在8086的微机系统中，为什么常用AD 0作为低8位数据的选通信号？
答：因为每当CPU 和偶地址单元或偶地址端口交换数据时，在T 1状态，AD 0引腿传
送的地址信号必定为低电平。而CPU 的传输特性决定了只要是和偶地址单元或
偶地址端口交换数据，则CPU 必定通过总线低8位即AD 7~AD 0传输数据。可见
AD 0可以用来作为接于数据总线低8位上的8位外设接口芯片的选通信号。
2.13 8086和8088在最大模式或最小模式时，引腿信号分别有什么不同？
0的第28腿在最小模式时为M/IO 信号。
2.14 8086和8088是怎样解决地址线和数据线的复用问题的？ALE 信号何时处于有效电
平？
M/IO
IOR M/IO IOW
M/IO
MR M/IO MW
答：1.在总线周期的T1状态，复用总线用来输出要访问的存储器或I/O端口的地址给地址锁存器8282(3片)锁存；在其他状态为传送数据或作传送准备。地址锁存
器8282在收到CPU发出的地址锁存允许信号ALE后，锁存地址。
2.ALE信号在每个总线周期的T1状态为有效高电平。
2.15BHE信号和A0信号是通过怎样的组合解决存储器和外设端口的读/写的？这种组合
决定了8086系统中存储器偶地址体及奇地址体之间应该用什么信号来区分？怎样区分？
答：1.
2.0
3.当A0=0时选中偶地址体，A0=1时选中奇地址体。
2.16RESET信号来到后，CPU的状态有哪些特点？
答：复位信号来到后，CPU便结束当前操作，并对处理器标志寄存器FR、IP、DS、SS、ES、其他寄存器及指令队列清0，而将CS设置为FFFFH。当复位信号变为
低电平后，CPU从FFFF0H单元开始执行程序。
2.17在中断响应过程中，8086往8259A发的两个INTA信号分别起什么作用？
答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中
断请求的详尽信息。
2.18总线保持过程是怎样产生和结束的？画出时序图。
答：1.当系统中CPU之外的另一个主模块要求占用总线时，通过HOLD引腿向CPU 发一个高电平的请求信号。如果CPU此时允许让出总线，就在当前总线周期
完成时，于T4状态从HLDA引腿发出一个应答信号，对刚才的HOLD请求做
出响应。同时，CPU使地址/数据总线和控制状态线处于浮空状态。总线请求
部件收到HLDA信号后，就获得了总线控制权，在此后一段时间，HOLD和
HLDA都保持高电平。在总线占有部件用完总线之后，会把HOLD信号变为低
电平，表示现在放弃对总线的占有。8086/8088收到低电平的HOLD信号后，
也将HLDA变为低电平，这样，CPU又获得了地址/数据总线和控制状态线的
占有权。
2.时序图为：
2.19 8086系统在最小模式时应该怎样配置?请画出这种配置并标出主要信号的连接关系。
答：1.8086系统在最小模式时的配置是：8086CPU 一片，8284A 时钟发生器一片，
8282地址锁存器三片，8286总线收发器二片。
2.连接关系为：
2.20 时钟发生器的功能是什么？画出它的线路图。
答：1.时钟发生器的功能是：提供频率恒定占空比符合标准的时钟信号，对准备好
(READY)和复位(RESET)信号进行同步。
2.线路图见书21页图2.7所示。
2.21 8086在最大模式下应当怎样配置？最大模式时为什么一定要用总线控制器？总线控
制器的输入信号是什么？输出信号是什么？
答：1.8086在最大模式下的配置是：8086CPU 一片，8284A 时钟发生器一片，8282
地址锁存器三片，8286总线收发器二片，8288总线控制器一片，8259A 中断
优先级管理部件一片。
2.因为在最大模式下，需要用外加电路来对CPU 发出的控制信号进行变换和组
合，以得到对存储器和I/O 端口的读/写信号和对锁存器8282及总线收发器
8286的控制信号。8288总线控制器就是完成上述这些功能的专用芯片。所以
必须用总线控制器。
3.总线控制器的输入信号是：来自CPU 的2S 、1S 、0S 状态信息，时钟CLK 信
号，及决定本身工作方式的信号IOB 、AEN 、CEN 。
4.总线控制器的输出信号是：用来作为CPU 进行中断响应的信号INTA ，两组读
三态引腿 HLDA
HOLD
CLK
RESET READY
/写控制信号MRDC 、MWTC 、IORC 、IOWC ，两个提前的写控制信号AMWC 、
AIOWC ，送给地址锁存器的信号ALE ，送给数据收发器的信号DEN 和DT/R 。
2.22 在编写程序时，为什么通常总要用开放中断指令来设置中断允许标志？
答：因为在复位时，标志寄存器FR 被清0，则IF=0，禁止从INTR 进入的可屏蔽中
断，所以必须在编写程序时，用指令来设置中断允许标志。
2.23 T 1状态下，数据/地址复用总线上是什么信息？用哪个信号将此信息锁存起来？数据
信息是在什么时候给出的？用时序图表示出来。
答：1.T 1状态下，数据/地址复用总线上是地址信息。
2.用ALE 信号的下降沿将此地址信息锁存在三片8282中。
3.数据信息的给出时间分两种：
① 总线读周期时，数据信息在T 3、T W 、T 4中间给出；
② 总线写周期时，数据信息在T 2、T 3、T W 、T 4中间给出。
4.时序图如下：
T 1 T 2 T 3 T W T 4
地址 状态 输出
地址 数据 输出
地址 数 据输 入
BHE 输出
2.24 画出8086最小模式时的读周期时序。
答：见书27页图2.11所示。
2.25 8086最多可有多少个中断？按照产生中断的方法分为哪两大类？
答：1.8086最多可有256个中断。
2.按照产生中断的方法分为硬件中断和软件中断两大类。
2.26 非屏蔽中断有什么特点？可屏蔽中断有什么特点？分别用在什么场合？
答：1.非屏蔽中断的特点有：中断请求从NMI 引腿进入，不受中断允许标志IF 的影
响。非屏蔽中断只有一个，其中断类型码为2。
2.可屏蔽中断的特点有：中断请求从INTR 引腿进入，只有在IF=1时CPU 才响
应该中断。可屏蔽中断有若干个，其中断类型码可以是5~255。
3.非屏蔽中断用来处理系统的重大故障，如掉电等。可屏蔽中断用在一般外部设
备申请的中断中。
2.27 什么叫中断向量？它放在那里？对应于1CH 的中断向量存放在哪里？如果1CH 的
中断处理子程序从5110H:2030H 开始，则中断向量应怎样存放？
答：1.中断处理子程序的入口地址就是中断向量。
2.中断向量放在0段的0~3FFH 区域的中断向量表中。
3.对应于类型号为1CH 的中断向量应放在00070~00073H 的4个单元中。
4.若1CH 的中断向量为5110H:2030H ，则中断向量的存放方法为：00070H 存放
30H ，00071H 存放20H (IP)；00072H 存放10H ，00073H 存放51H (CS)。
BHE/S7 A19/S6~ A16/S3
CLK
AD15~AD0 AD15~AD0 ALE
2.28从8086/8088的中断向量表中可以看到，如果一个用户想定义某个中断，应该选择
在什么范围？
答：应该选择在中断类型码为32(20H)~255(FFH)范围。
2.29非屏蔽中断处理程序的入口地址怎样寻找？
答：CPU在响应NMI引腿的中断请求时，CPU并不需要从中断类型码计算中断向量的地址，而是直接从中断向量表中读取00008~0000BH这4个单元对应于中断类
型2的中断向量就行了。CPU将00008H、00009H两个单元的内容装入IP，而
将0000AH、0000BH两个单元的内容装入CS，于是就转入了对非屏蔽中断处理
程序的执行。
2.30叙述可屏蔽中断的响应过程，一个可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四
个单元中为什么内容？
答：首先在CPU的INTR引腿上有可屏蔽中断请求输入，且IF=1。在当前指令执行
完后，CPU发两个INTA中断响应负脉冲，外设接到第二个负脉冲后，立即往数
据线上给CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，
清除IF和TF，再将CS和IP推入堆栈来保护断点，进入中断处理子程序并执行，
最后弹出IP和CS及标志而中断返回。中断响应后，堆栈顶部四个单元的内容分
别是：IP L、IP H、CS L、CS H。
2.31一个可屏蔽中断请求来到时，通常只要中断允许标志为1，便可在执行完当前指令
后响应，在哪些情况下有例外？
答：1.正好遇到CPU执行封锁指令时，必须等下一条指令执行完后才响应中断。
2.正好执行往段寄存器传送数据的指令，必须等下一条指令执行完后才响应中
断。
3.执行WAIT或串操作指令时，可在指令执行中响应中断。
2.32在对堆栈指针进行修改时，要特别注意什么问题？为什么？
答：1.必须先修改堆栈段寄存器SS的值，接着修改堆栈指针SP的值。
2.因为，CPU在修改段寄存器值时不响应中断，待下一条指令执行后才响应中断。
这样对SS、SP的修改是一个完整的过程。否则先修改SP后修改SS则可能中
断响应而分开修改，导致堆栈指针的错误，因此CS、IP、FR进入错误的堆栈
区域而破坏该单元的数据或程序。
2.33在编写中断处理子程序时，为什么要在子程序中保护许多寄存器？有些寄存器即使
在中断处理子程序中并没有用到也需要保护，这又是为什么(联系串操作指令执行时遇到中断这种情况来回答)？
答：1.因为中断处理子程序运行时需要使用CPU内部的寄存器，这些寄存器的值发生了改变。因此若不加保护在返回原程序时就修改了断点处的现场，而使程序
不能正常运行。
2.因为串操作指令允许在执行过程中进入中断，若与串操作有关的寄存器未保护
好，中断返回时串操作指令就不能正常继续运行。而且还有隐含寻址问题。2.34一个可屏蔽中断响应时，CPU要执行哪些读/写周期？对一个软件中断又如何？
答：1.对可屏蔽中断响应，CPU要执行的读/写周期如下：
①执行两个中断响应总线周期。并取得中断类型码。
②执行一个总线写周期。标志寄存器FR值入栈。
③执行一个总线写周期。CS值入栈。
④执行一个总线写周期。IP值入栈。
⑤执行一个总线读周期。读取中断处理子程序入口地址的偏移量→IP。
⑥执行一个总线读周期。读取中断处理子程序入口地址的段地址→CS。
2.若是一个软件中断，则跳过上述第①步，而执行②~⑥步。
2.35中断处理子程序在结构上一般是怎样一种模式？
答：①保护中断时的现场，即保护CPU各寄存器的值。
②一般应置IF=1来开放中断，以允许级别较高的中断请求进入。
③中断处理的具体内容。
④恢复中断时的现场。
⑤中断返回指令。
2.36软件中断有哪些特点？在中断处理子程序和主程序的关系上，软件中断和硬件中断
有什么不同之处？
答：1.软件中断有如下特点：
①用一条中断指令进入中断处理子程序，并且，中断类型码由指令提供。
②进入中断时，不需要执行中断响应总线周期。
③不受中断允许标志IF的影响。
④软件中断的优先级最高。
⑤软件中断没有随机性。
2.软件中断允许在主程序和中断处理子程序之间传递数据。而硬件中断由于是随
机的，所以不能传递数据。
2.37系统中有多个总线模块时，在最大模式和最小模式下分别用什么方式来传递总线控
制权?
答：1.8086/8088在最小模式下用总线控制联络信号(HOLD和HLDA)来传递总线控制权。
GT和
2.8086/8088在最大模式下用总线请求/总线允许信号及释放信号RQ/0
RQ/1
GT来传递总线控制权。
2.388086存储空间最大为多少？怎样用16位寄存器实现对20位地址的寻址？
答：1.8086存储空间最大为220=1MB。
2.采用分段的方法实现16位寄存器实现对20位地址的寻址。
物理地址=段基址×10H+偏移地址
2.39IBM PC/XT系统中，哪个区域为显示缓冲区？哪个区域用来存放中断向量？在
FFFF0H到FFFFFH单元中存放什么内容？
答：1.B0000H~B0F9FH约4KB为单色显示器的显示缓冲区；B8000~BBF3FH约16KB 为彩色显示器的显示缓冲区。
2.00000H~003FFH共1KB区域用来存放中断向量。
3.在FFFF0H到FFFFFH单元中存放一条无条件转移指令，转到系统的初始化程
序。
第三章8086的寻址方式和指令系统略
第四章存储器和高速缓存技术
4.1计算机的内存有什么特点？内存由哪两部分组成？外存一般指哪些设备？外存有什
么特点？
答：1.内存可被CPU直接访问，内存的存取速度快，内存的空间大小受到地址总线位数的限制。
2.内存由ROM和RAM两部分组成。
3.外存一般指软盘、硬盘、磁带机上的磁带及光盘。
4.外存的特点是大容量，所存信息即可修改，又可长期保存。但外存速度慢，要
配置专用设备。
4.2用存储器件组成内存时，为什么总是采用矩阵形式？请用一个具体例子进行说明。
答：1.为了简化选择内存内部单元的地址译码电路及减少译码线数量。
2.例如，要组成1K字节的内存，若不用矩阵组织这些单元，而是将它们一字排
开，就要1024条译码线才能实现对这些单元的寻址。译码电路也因此而很复
杂。若用32×32来实现排列，就只要32条行选择线和32条列选择线就可以
了。因此其译码电路也将变得较为简单。
4.3为了节省存储器的地址译码电路，一般采用哪些方法？
答：①存储器件按矩阵排列；
②内存按模块结构设计；
③模块内再进行分组处理。
4.4在选择存储器件时，最重要的考虑因素是什么？此外还应考虑哪些因素？
答：1.最重要的考虑因素是：易失性、只读性、位容量和速度。
2.此外还应考虑：功耗、可靠性和价格等因素。
4.5什么叫静态RAM？静态RAM有什么特点？
答：1.在电源不断电的情况下，信息一旦写入后不会丢失的RAM就叫静态RAM。
2.静态RAM的特点有：不需刷新，因此简化了外部电路；但位容量较类似方法
设计的动态RAM少，且功耗较大。
4.6静态RAM芯片上为什么往往只有写信号而没有读信号？什么情况下可以从芯片读得
数据？
答：1.因为在存储器中，当允许信号有效之后，一定是进行读/写操作，非写即读。因
此，只用写信号WE就可以即控制写操作，又控制读操作。在写操作时，写脉
冲发生器送来一个负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负
脉冲，而是使WE端处于高电平，此高电平就用来作为读出信号。
2.当芯片允许信号CE=0及写信号WE=1时，可以从芯片上读得数据。
4.7在对静态存储器进行读/写时，地址信号要分为几个部分？分别产生什么信号？
答：1.地址信号分为三个部分。如：A19~A14，A13~A12，A11~A0。
2.例中A19~A14用来作为模块选择信号，地址译码器判断A19~A14给出的模块
选择信号和本模块的约定信号是否匹配，如匹配，则再根据MRDC或MWTC产
生内部的模块选择信号；A13~A12产生4个矩阵的芯片允许信号；A11~A0则
作为矩阵内部的行地址和列地址。
4.8动态RAM工作时有什么特点？和静态RAM比较，动态RAM有什么长处？有什么
不足之处？动态RAM一般用在什么场合？
答：1.动态RAM工作时需要对其存储的信息定时(约2ms)刷新一次。因此需要刷新控制电路来支持。
2.动态RAM的优点(长处)为：动态RAM的位密度高；动态RAM的功耗较低；
动态RAM的价格低廉，适合于大容量使用。
3.动态RAM的缺点(不足之处)为：要配置刷新逻辑电路；在刷新周期中，内存
模块不能启动读周期或写周期。
4.动态RAM一般用在大容量、低功耗场合。
4.9动态RAM为什么要进行刷新？刷新过程和读操作比较有什么差别？
答：1.因为动态RAM是利用电容的存储作用来保存信息的，但电容由于放电或泄漏，电荷保存时间较短(约2ms)，若不及时补充电荷会使存放的数据丢失，因此需
定时刷新以补充所需要的电荷。
2.刷新过程是由刷新逻辑电路定时完成的，且每次对所有模块的一行同时刷新，
数据不输出，数据总线处于高阻状态。读过程是随机的，每次选中一个存储单
元(8位)，且数据输出到数据总线上。
4.10动态RAM控制器完成什么功能？Intel 8203从功能上分为哪两部分？叙述这两部分
的工作原理。
答：1.动态RAM控制器要完成的功能有：刷新定时器产生刷新周期并提供各种时序信号，并对CPU的读/写操作及刷新操作进行仲裁；刷新地址计数器提供刷新
用的行地址，并通过多路转换器进行地址切换。
2.Intel 8203从功能上分为：地址处理部分和时序处理部分两个。
3.地址处理部分用来处理动态RAM正常读/写时的地址信号(正常的行/列地址合
用一组地址线的区分)和刷新过程中的地址信号(区分正常的行地址及刷新周期
的行地址)。时序处理部分通过一个基准时钟来产生各种时序；通过一个仲裁
器来解决刷新请求和内存正常读/写请求之间的矛盾。内部有两级同步电路用
来对外部请求信号实现同步。
4.11ROM、PROM、EPROM分别用在什么场合？
答：①ROM用在一个计算机系统完成开发以后，容纳不再修改的程序和数据。且批量产量要大的场合。
②PROM用于非批量的场合。
③EPROM用于软件或系统的开发阶段及批量很小的场合。
第五章微型计算机和外设的数据传输
5.1外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连
吗？为什么？
答：1.因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D和D/A转换，而对于串行信息的外设则必须转换为并行的信息，对于并行信息的外设还
要选通。而且外设的速度比CPU慢的多，必须增加缓冲功能。只有这样计算
机才能使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才能完
成。
2.存储器不需要接口电路和总线相连。
3.因为存储器功能单一，且速度与CPU相当。因此可直接挂在CPU总线上。5.2是不是只有串行数据形式的外设需要接口电路和主机系统连接？为什么？
答：1.不是。并行数据形式的外设也需要接口电路和主机系统连接。
2.因为，CPU每次只能访问一个外设，因此并行信息的外设需增加选通功能，才
能满足CPU的访问要求，必须用接口电路。
5.3接口电路的作用是什么？按功能可分为几类？
答：1.接口电路的作用就是在外设和CPU之间起信息变换和缓冲功能。
2.按功能可分为两类：
①一种是使微处理器正常工作所需要的辅助电路。
②另一种是输入/输出接口电路。
5.4数据信息有哪几类？举例说明它们各自的含义。
答：1.数据信息有四类：数字量、模拟量、开关量、脉冲量。
2.如键盘、磁带机等就是数字量信息；温度、湿度、压力等转换的电信号就是模
拟量；电机的起停、发光设备的亮灭等都是开关量；计数脉冲、定时脉冲等都
是脉冲量。
5.5CPU和输入/输出设备之间传送的信息有哪几类？
答：有数据信息、控制信息、状态信息三类。
5.6什么叫端口？通常有哪几类端口？计算机对I/O端口编址时通常采用哪两种方法？
在8086/8088系统中，用哪种方法对I/O端口进行编址？
答：1.CPU和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为I/O端口。
2.有数据端口、控制端口、状态端口三类。
3.在微型计算机中通常用两种I/O端口编址方式：存储器映象寻址和I/O端口单
独寻址。
4.在8086/8088系统中，用I/O端口单独寻址方式编址。
5.7为什么有时候可以使两个端口对应一个地址？
答：因为这两个端口一个是只读端口，一个是只写端口。而CPU对一个I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一个地址，则CPU
对该端口地址读操作对应的是只读端口；CPU对该端口地址写操作则对应的是
只写端口，互不影响。因此可以使两个单向的只读和只写端口对应一个端口地址。5.8CPU和外设之间的数据传送方式有哪几种？实际选择某种传输方式时，主要依据是
什么？
答：1.CPU和外设之间的数据传送方式有三种：程序方式、中断方式、DMA方式。
2.主要依据是外设的情况(外设的速度和外设提供信息的方式)。
5.9无条件传送方式用在哪些场合？画出无条件传送方式的工作原理图并说明。
答：1.无条件传送方式只用在对一些简单外设进行操作的场合。如开关、LED显示等。
2.无条件传送方式的工作原理图：(见书203页图5.2所示)
①在无条件输入时：CPU执行一条输入指令，使RD和M/IO信号为有效低
电平，并对应送出该端口地址，因此选中输入缓冲器，打开其三态门，使
输入缓冲器的数据经数据总线送到CPU的累加器中。
②在无条件输出时：CPU执行一条输出指令，使WR和M/IO信号为有效低
电平，并对应送出该端口地址，因此选中输出锁存器，将由累加器送到数
据总线上的数据打入输出锁存器中供外设使用。
5.10条件传送方式的工作原理是怎样的？主要用在什么场合？画出条件传送(查询)方式输出
过程的流程图。
答：1.条件传送方式的工作原理是：外设给CPU提供一个状态信息，当CPU要访问外设时，必须先检测该状态信息是否合乎要求，不停检测直至合乎要求时才进
行CPU对外设的访问。
2.查询方式主要用在外设较少，数据交换不频繁的非实时系统的场合。
3.查询式输出过程的流程图如右： 5.11 设一个接口的输入端口地址为0100H ，而它的状态端口
地址为0104H ，状态口中第5位为1表示输入缓冲区中
有一个字节准备好，可输入。设计具体程序实现查询式
输入。 答：DATA SEGMENT
BUFFER DB 20 DUP(?) ;接收数据缓冲区 DATA ENDS CODE SEGMENT ASSUME DS:DA TA ，CS:CODE
STAT: MOV AX ，DA TA ;对
DS 初始化 MOV DS ，AX
MOV DI ，OFFSET BUFFER MOV DX ，0104H STATIN: IN AL ，DX
TEST AL ，20H ;测试
第5位 JZ STA TIN ;第5位为0继续测试
MOV DX ，0100H
IN AL ，DX ;输入数据
MOV [DI]，AL
CODE ENDS
END STAT
5.12 查询式传送方式有什么缺点？中断方式为什么能弥补查询方式的缺点？
答：1.查询式传送方式缺点是：花费CPU 的时间作等待循环，大大降低了CPU 的运
行效率。
2.中断方式是在外设准备就绪时向CPU 申请中断，再进行传送，因而CPU 无需
花费时间作等待循环，弥补了查询方式的缺点。
5.13 画一个用中断方式进行输出传输的接口电路。
答：中断方式输出的接口电路如下：
5.14
答：① ②
冲。
③接口将中断类型号n送CPU。
④当前的PSW、CS和IP推入堆栈，并清除IF和TF。
⑤(4×n)作为IP，(4×n+2)作为CS，即取中断向量。
⑥执行中断子程序，并开中断。
⑦中断返回IRET指令使IP、CS和PSW弹出堆栈。
⑧返回被中断的程序。
5.15通常解决中断优先级的方法有哪几种？各有什么优缺点？
答：1.有软件查询方式、简单硬件方式——菊花链法、专用硬件方式三种。
2.软件查询方式的优点是节省硬件，缺点是中断响应时间长；简单硬件方式的优
点是中断响应时间短，硬件较简单，缺点是优先级固定，变动起来很麻烦；专
用硬件方式优点是对优先级可编程修改，中断管理非常方便，缺点是硬件复杂
的多，好在有专用的中断控制器。
5.16和DMA比较，中断传输方式有什么不足之处？
答：CPU执行一次传送要花费许多与传送操作无关的指令执行等时间，另外中断传送方式不能进行数据块传送，而是按字节或字传送。
5.17叙述用DMA方式传送单个数据的全过程。
答：①接口准备就绪，发DMA请求信号给DMA控制器。
②DMA控制器向CPU转发总线请求信号HOLD。
③CPU向DMA控制器发总线请求允许信号HLDA，DMA控制器得到总线控
制权。
④DMA控制器把地址送地址总线。
⑤DMA控制器向接口发DMA请求确认信号。
⑥内存和接口通过数据总线传送数据。
⑦DMA控制器撤销总线请求信号HOLD。
⑧8086 CPU收回总线控制权。
5.18DMA控制器的地址线为什么是双向的？什么时候往DMA控制器传输地址？什么时
候DMA控制器往地址总线传输地址？
答：1.因为DMA控制器要接受CPU的控制，接收CPU发来的初始化等信息，这要求地址线来寻址各端口，地址线为输入线。又因为DMA控制器可控制总线，
这要求地址线为输出。所以地址线必须为双向才行。
2.CPU要对DMA控制器发初始化信息时，必须往DMA控制器传输地址。
3.DMA控制器得到总线控制权后，向地址总线传输地址。
5.19在设计DMA传输程序时，要有哪些必要的模块？设计一个启动数据块输出的程序
段。
答：1.要有DMA的初始化模块：对字节计数器、地址寄存器和控制寄存器置初值。
还要有对接口部件设置控制字的模块：指出数据传输方向，并启动I/O操作。
2.启动数据块输出的程序段如下：
IDLO: IN AL，INTSTA T ;接口状态寄存器的状态位(2)是否忙
TEST AL，04
JNZ IDLO ;忙，则等待
MOV AX，COUNT ;不忙，则设置计数初值
OUT BYTE_REG，AX ;对字节计数器BYTE_REG初
始化
LEA AX，BUFFER ;设置地址初值
OUT ADD_REG，AX ;对DMA地址寄存器
ADD_REG初始化
MOV AL，DMAC ;取原DMA控制字
OR AL，08H ;设置方向为输出
OUT DMACON，AL ;置DMA控制字
MOV AL，INTC ;取原接口控制字
OR AL，04H ;设置传输方向为输出及允许
OUT INTCON，AL ;置接口控制字
┆
后续处理
5.20在查询方式、中断方式和DMA方式中，分别用什么方法启动数据传输过程？
答：①查询方式：通过程序来检测接口中状态寄存器中的“准备好”位，以确定当前是否可以进行数据传输。
②中断方式：当接口中已经有数据要往CPU输入或者准备好接收数据时，接口
会向CPU发一个外部中断请求。CPU响应中断后，便通过运行中断处理程
序来实现输入/输出。
③DMA方式：外设要求传送数据时，接口会向DMA控制器发DMA请求信号，
DMA控制器转而向CPU发一个总线请求信号，以请求得到总线控制权，如
果得到CPU允许，那么，就可在没有CPU参与的情况下，实现DMA传输。
第六章串并行通信和接口技术
6.1接口部件为什么需要有寻址功能？设计一个用74LS138构成的译码电路，输入为A3、
A4、A5、A8，输出8个信号以对8个接口部件进行选择。想一想如果要进一步对接口中的寄存器进行寻址，应该怎样实现？
答：1.因为，首先接口要对选择M和I/O的信号能够做出解释；此外，要对送来的片选信号进行识别，以便判断当前本接口是否被访问，如果受到访问，还要决定
是接口中那个寄存器受到访问。
2.将A1接在接口的A0上，A2接在接口的A1上；将接口的CS接在74LS138的某
一输出端，RD和WR分别接在对应的控制总线上。从而可实现接口中的共8
个只读和只写寄存器的寻址。(由于用的是8086 CPU，所以A0空。)
6.2接口部件的输入/输出操作具体对应哪些功能，举例说明。
答：1.具体对应的功能为：寻址功能、输入/输出功能、数据转换功能、联络功能和错误检测功能等。
2.例如串行输入操作：首先要将串行输入的数据转换为并行输入的数据放入输入
缓冲器，然后发一个准备好信号通知CPU来读取该输入寄存器的内容。从而
完成一个串行数据的输入过程。其中在数据转换时自动检测传输的错误。
6.3从广义上说接口部件有哪些功能？
答：寻址功能、输入/输出功能、数据转换功能、联络功能、中断管理功能、复位功能、可编程功能和错误检测功能。
6.4怎样进行奇/偶校验？如果用偶校验，现在所传输的数据中1的个数为奇数，那么，
校验位应为多少？
答：1.用奇/偶校验位对传输错误进行检测。传输时，如果用奇校验，那么使信息中1的数目(包括校验位)为奇数。即所传输的数据中1的个数为奇数，则使校验位
为0；若所传输的数据中1的个数为偶数，则使校验位为1。这样奇校验时，
在传输一个数据时，1的总数目总是为奇数。同样若用偶校验，信息中1的数
目(包括校验位)为偶数。
2.偶校验时，所传输的数据中1的个数为奇数，则校验位应为1。
6.5什么叫覆盖错误？接口部件如何反映覆盖错误？
答：1.接口的数据缓冲寄存器中的数据还未被取走，由于某种原因又被装上了新的数据，就会产生一个覆盖错误。
2.在产生覆盖错误时，接口会在状态寄存器中设置相应的状态位来反映。
6.6接口部件和总线之间一般有哪些部件？它们分别完成什么功能？
答：1.外部逻辑电路和地址译码器。
2.外部逻辑电路把CPU送来的一些控制信号翻译成联络信号。地址译码器将总
线提供的I/O地址翻译成对接口的片选信号。
6.7为什么串行接口部件中的4个寄存器可以只用1位地址线来进行区分？
答：一位地址线可编址二个地址，再加上读和写信号可对2个只读寄存器和2个只写寄存器进行端口寻址。而串行接口部件的控制寄存器和数据输出寄存器是只写
的，状态寄存器和数据输入寄存器是只读的，所以可用一位地址线来区分。
6.8在数据通信系统中，什么情况下可以采用全双工方式，什么情况下可用半双工方式？
答：对于近距离较大信息量的传输应采用全双工方式。而对于远距离或较少信息量的传输或单向的输入或输出设备时应采用半双工方式。
6.9什么叫同步通信方式？什么叫异步通信方式？它们各有什么优缺点？
答：1.在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步通信方式。
2.在两个相近频率的时钟分别控制下只需一个起始位的信息按字符传送的方式
叫异步通信方式。
3.在传输率相同时同步方式的信息有效率要比异步方式下的高。但同步方式必须
传送时钟信号，异步方式只要两端的时钟频率相近即可。
6.10什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，时钟频率
为多少？
答：1.波特率因子：时钟频率和位传输率的比值。此比值必须为16、32或64。
2.波特率：位传输率即为波特率。
3.时钟频率=波特率因子×波特率=64×1200=76800Hz。
6.11标准波特率系列指什么？
答：国际上规定的波特率标准值为：110、300、600、1200、1800、2400、4800、9600和19200、、38400、57600、115200。
6.12设异步传输时，每个字符对应1个起始位、7个信息位、1个奇/偶校验位和1个停止
位，如果波特率为9600，则每秒钟能传输的最大字符数为多少？
答：每个字符所占的总位数为：1+7+1+1=10位。所以每秒钟能传输的最大字符数为9600/10=960个字符。
6.13在RS–232–C标准中，信号电平与TTL电平不兼容，问RS–232–C标准的1和0分
别对应什么电平？RS–232–C的电平和TTL电平之间用什么器件进行转换？
答：1.RS–232–C的1对应–3V~–25V；RS–232–C的0对应+3V~+25V电平。
2.RS–232–C电平→TTL电平用MC1489转换；TTL电平→RS–232–C电平用
MC1488转换。
6.14从8251A的编程结构中，可以看到8251A有几个寄存器与外部电路有关？一共要几
个端口地址？为什么？
答：1.有7个寄存器与外部电路有关。
2.要2个端口地址。
3.因为，一个数据输入缓冲寄存器为只写，一个数据输出缓冲寄存器为只读，可
共用一个端口地址，在读/写信号配合下进行读/写操作。一个模式寄存器、2
个同步字符寄存器和1个控制寄存器都是只写的，但它们有初始化约定，可用
一个端口写入，1个状态寄存器为只读，因此与上面共用的一个写入端口合用
一个读/写端口地址进行寻址。因此只要2个端口地址即可。
6.15 8251A 内部有哪些功能模块？其中读/写控制逻辑电路的主要功能是什么？
答：1.8251A 内部有7个功能模块组成。为：接收缓冲器、接收控制电路、发送缓冲
器、发送控制电路、数据总线缓冲器、读/写控制逻辑电路、调制/解调控制电
路。
2.读/写控制逻辑电路的主要功能是：用来配合数据总线缓冲器工作。
① 接收写信号WR ，并将来自数据总线的数据和控制字写入8251A ；
② 接收读信号RD ，并将数据或状态字从8251A 送往数据总线；
③ 接收控制/数据信号C/D ，将此信号和读/写信号合起来通知8251A ，当前
读/写的是数据还是控制字、状态字；
④ 接收时钟信号CLK ，完成8251A 的内部定时；
⑤ 接收复位信号RESET ，使8251A 处于空闲状态。
6.16 什么叫异步工作方式？画出异步工作方式时8251A 的TxD 和RxD 线上的数据格式。
答：1.在两个相近频率的时钟分别控制下，只需一个起始位的信息按字符传送的方式
叫异步工作方式。
2.异步工作方式时8251A 的TxD 和RxD 线上的数据格式为：
6.17 什么叫同步工作方式？什么叫双同步字符方式？外同步和内同步有什么区别？画出
双同步工作方式时8251A 的TxD 线和RxD 线上的数据格式。
答：1.在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步工作方式。
2.需用2个同步字符的同步工作方式叫双同步字符方式。
3.外同步只能工作于同步接收方式，而内同步即适用于同步接收，也适用于同步
发送。外同步是由外设来搜索同步字符，一旦搜索成功，立即给串行接口的同
步输入端送来一个高电平，表示同步已实现，串行接收端开始接收数据。而内
同步由串行接口本身来搜索同步字符而实现同步的。
4.双同步工作时8251A 的TxD 和RxD 线上的数据格式为：
6.18 8251A 和CPU 之间有哪些连接信号？其中C/D 和RD 、WR 如何结合起来完成对命
令、数据的写入和状态、数据的读出？
答： 1.8251A 和CPU 之间的连接信号有：片选信号—CS ，数据信号—D 7~D 0，读/写控制信号—RD 、WR 、C/D ，收发联络信号—TxRDY 、TxE 、RxRDY 、
TxD RxD 同步字符1 同步字符2 数 据 字 符
发送格式 TxD 线上的串行输出数据
同步字符1 同步字符2 数 据 字 符
接收格式 RxD 线上的串行输入数据
SYNDET。
2.C/D=0、RD=0、WR=1时CPU从8251A输入数据；
C/D=0、RD=1、WR=0时CPU往8251A输出数据；
C/D=1、RD=0、WR=1时CPU读取8251A的状态；
C/D=1、RD=1、WR=0时CPU往8251A写入控制命令。
6.198086/8088系统中，8251A的C/D端应当和哪个信号相连，以便实现状态端口、数据
端口、控制端口的读/写？
答：8251A的C/D端应与地址总线的A1相连。
6.208251A与外设之间有哪些连接信号？
答：收发联络信号—DTR、DS R、RTS、CTS，数据信号—TxD、RxD。
6.21为什么8251A要提供DTR、DS R、RTS、CTS四个信号作为和外设的联络信号？平
常使用时是否可以只用其中两个或者全部不用？要特别注意什么？说明CTS端的连接方法。
答：1.8251A的这四个信号是提供给CPU和外设进行联络用的，因为CPU不能和外设直接相连。这样CPU对外设的控制信号DTR和RTS及外设给CPU的状态信
号DS R和CTS必须由接口(此处为8251A)来传递。所以要提供此4个信号作为
和外设的联络信号。
2.平常使用时可以只用其中两个或者全部不用。
3.要特别注意的是在某个时候CTS要输入一个低电平。否则CPU不能往8251A
发送数据。
4. CTS一般接地，以确保不用它作联络信号时也维持低电平输入。
6.228086系统中采取什么措施来实现8位接口芯片和低8位数据线的连接且满足对奇/偶
端口的读/写？这样做的道理是什么？
答：1.将系统总线的A1与接口的A0相连接即可。软件上采用连续的偶地址代替端口的奇/偶地址。
2.因为这样连接，从CPU这边来说，端口地址都是偶地址，传输信息时，信息
总是出现在CPU的低8位数据总线上；而从端口这边来说，端口地址中既有
奇地址也有偶地址，且是连续的，这又满足了许多8位接口芯片对端口地址的
要求。
6.23对8251A进行编程时，必须遵守哪些约定？
答：①芯片复位以后，第一次用奇地址端口写入的值作为模式字进入模式寄存器。
②若模式字中规定了8251A工作在同步模式，则CPU接着往奇地址端口输出
的1个或2个字节就是同步字符被写入同步字符寄存器。若有两个同步字符，
则会按先后分别写入第一个同步字符寄存器和第二个同步字符寄存器。
③此后，只要不是复位命令，不管是在同步模式还是在异步模式下，由CPU用
奇地址端口写入的值将作为控制字送到控制寄存器，而用偶地址端口写入的
值将作为数据送到数据输出缓冲寄存器。
6.248251A的模式字格式如何？参照教材上给定格式编写如下模式字：异步方式，1个停
止位，偶校验，7个数据位，波特率因子为16。
异步模式字同步模式字
2.因是异步方式，波特率因子为16：B2B1=10；1个停止位：S2S1=01；偶校验：
EP=1，PEN=1；7个数据位：L2L1=10。所以模式字为01111010B=7AH。6.258251A的控制字格式如何？参照教材上列出的格式给出如下控制字：发送允许，接收
允许，DTR端输出低电平，TxD端发送空白字符，RTS端输出低电平，内部不复位，出错标志复位。
答：
2.发送允许：TxEN=1，接收允许：RxE=1，DTR端输出低电平：DTR=1，TxD
端发送空白字符SBRK=1；RTS端输出低电平：RTS=1，内部不复位：IR=0，
出错标志复位ER=1。EH=0/1则控制字为00111111B或10111111B =3FH或
0BFH。
6.268251A的状态字格式如何？哪几位和引腿信号有关？状态位TxRDY和引腿信号
TxRDY有什么区别？它们在系统设计中有什么用处？
答：
2.DSR
3.状态位TxRDY只要数据输出缓冲器为空就置1。而引腿TxRDY为1的条件是：
数据输出缓冲器为空、CTS为有效低电平、TxEN为1才可以，缺一不行。
4.能让CPU随时了解当前8251A的工作状态，而执行相应的操作。对查询方式
的设计非常方便。
6.27参考初始化流程，用程序对8251A进行同步模式设置。奇地址端口的地址为66H，
规定用内同步方式，同步字符为2个，用奇校验，7个数据位。
答：模式字为：00011000B=18H。两个同步字符取16H，控制字为97H，它使8251A 对同步字符进行检索；同时使状态寄存器中的3个出错标志复位；使8251A的
发送器启动，接收器也启动；CPU当前已准备好进行数据传输。具体程序段如
下：
MOV AL，18H ;设置模式字
OUT 66H，AL
MOV AL，16H ;发送两个同步字符
OUT 66H，AL
OUT 66H，AL
MOV AL，97H ;设置控制字
OUT 66H，AL
6.28设计一个采用异步通信方式输出字符的程序段，规定波特率因子为64，7个数据位，
1个停止位，用偶校验，端口地址为40H、42H，缓冲区首址为2000H:3000H。
答：模式字为：01111011B=7BH。控制字为：00110101B=35H。
MOV AL，0 ;为发复位命令作准备
OUT 42H，AL
OUT 42H，AL
OUT 42H，AL
MOV AL，40H ; 发复位命令
OUT 42H，AL
MOV AL，7BH ;设置模式字，异步方式，规定波特率因
子为64
;7个数据位，1个停止位，偶校验
OUT 42H，AL
MOV AL，35H ;设置控制字，使发送器和接收器启动，
并清除
;出错标志
OUT 42H，AL
PUSH DS
MOV BX，2000H ;DS:BX指向输出缓冲区首址
MOV DS，BX
MOV BX，3000H ;缓冲区指针初始化
MOV CX，100H ;发送100H个字节
BEGIN: IN AL，42H ;读取状态字，测试TxRDY是否为1
TEST AL，01H
JZ BEGIN ;为0表示外设还未取走字符
MOV AL，[BX] ;从输出缓冲区取数
OUT 40H，AL ;发送字符
INC BX ;修改缓冲区指针
LOOP BEGIN ;则再发送下一个字符
POP DS
┆
6.29并行通信和串行通信各有什么优缺点？
答：并行通信的优点是信息实际传输速度快，信息率高。缺点是需多条通信线。串行通信的优点是只用1至2条通信线，但信息传输速度较慢。
6.30在输入过程和输出过程中，并行接口分别起什么作用？
答：简单说，并行接口只起着桥梁和联络的作用。具体如下：
①输入过程：外设将数据送给接口，并使状态线“输出准备好”成为高电平。
接口把数据接收到数据输入缓冲寄存器的同时，使“数据输入回答”线变为
高电平，作为对外设的响应。外设接到此信号，便撤消数据和“数据输入准
备好”信号。数据到达接口后，接口便在状态寄存器中设置“输入准备好”
状态位，并发中断请求，CPU可用查询方式或中断方式来设法读取接口中
的数据。CPU读取数据后，接口会自动清除状态寄存器中的“输入准备好”
位，并使数据总线处于高组状态。此后又可以开始下一个输入过程。
②输出过程：当外设从接口取走一个数据后，接口就会将状态寄存器中的“输
出准备好”状态位置1，并发中断请求，以表示CPU当前可以通过查询方
式或中断方式往接口中输出数据。当CPU输出的数据到达接口的输出缓冲
器中后，接口会自动清除“输出准备好”状态位，并将数据送往外设，同时，
接口往外设发送一个“驱动信号”来启动外设接收数据。外设被启动后，开
始接收数据，并往接口发一个“数据输出回答”信号。接口收到此信号，便
将状态寄存器中的“输出准备好”状态位重新置1，以便CPU输出下一个
数据。
6.318255A的三个端口在使用时有什么差别？
答：端口A和端口B常常作为独立的输入端口或者输出端口，端口C则配合端口A 和端口B工作。
6.32当数据从8255A的端口C往数据总线上读出时，8255A的几个控制信号CS、A1、
A0、RD、WR分别是什么电平？
答：CS=0、A1=1、A0=0、RD=0、WR=1。“0”为低电平，“1”为高电平。
6.338255A的方式选择控制字和置1/置0控制字都是写入控制端口的，那么，它们是由什
么来区分的？
答：由最高位D7位来区分。D7=1时为方式选择控制字，D7=0时为端口C置1/置0控制字。
6.348255A有哪几种工作方式？对这些工作方式有什么规定？
答：1.8255A有三种工作方式：方式0、方式1、方式2。
2.端口A可以工作于方式0、方式1、方式2；端口B可以工作于方式0、方式1；
端口C只能工作于方式0或者配合端口A和端口B工作。
6.35对8255A设置工作方式，8255A的控制口地址为00C6H。要求端口A工作在方式1，
输入；端口B工作在方式0，输出；端口C的高4位配合端口A工作；低4位为输入。
答：MOV DX，00C6H
MOV AL，0B1H ;取方式选择控制字为B1H(10110001B)或
B9H
OUT DX，AL
6.36设8255A的4个端口地址为00C0H，00C2H，00C4H，00C6H，要求用置1/置0方
式对PC6置1，对PC4置0。
答：MOV DX，00C6H
MOV AL，0DH ;对PC6置1的控制字为0DH
OUT DX，AL
MOV AL，08H ;对PC4置0的控制字为08H
OUT DX，AL
6.378255A在方式0时，如进行读操作，CPU和8255A分别要发什么信号？对这些信号
有什么要求？据此画出8255A方式0的输入时序。
答：1.CPU要发RD、CS、A2、A1四个信号，8255A要发数据信号D7~D0。
2.对信号的要求如下：
①CPU在发出读信号前，先发出地址信号。且在整个读出期间，地址信号保
持有效。
②输入数据必须保持到读信号结束后才消失。
③要求读脉冲的宽度至少为300ns。
3.8255A方式0的输入时序见书256页图6.24所示。
6.388255A在方式0时，如进行写操作，CPU和8255A分别要发什么信号？画出这些信
号之间的时序关系。
答：1.CPU要发WR、CS、A2、A1控制和地址信号及D7~D0数据信号，8255A输出数据到外设。
2.8255A方式0的输出时序见书257页图6.25所示。
6.398255A的方式0一般使用在什么场合？在方式0时，如要使用应答信号进行联络，应
该怎么办？
答：1.方式0一般使用在同步传送和查询式传送中。
2.将端口A和端口B作为数据端口，把端口C的4个数位规定为输出口，用来
输出一些控制信号，而把端口C的另外4位规定为输入口，用来读入外设的状
态。
6.408255A的方式1有什么特点？参考教材中的说明，用控制字设定8255A的A口工作
于方式1，并作为输入口；B口工作于方式1，并作为输出口，用文字说明各个控制信号和时序关系。假定8255A的端口地址为00C0H，00C2H，00C4H，00C6H
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU 1．8086CPU由哪两部分构成它们的主要功能是什么 答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。 2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。8086CPU 内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。 5．简述8086系统中物理地址的形成过程。8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。8086系统采用分段并附以地址偏移量办法形成20位的物理地址。采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。通过一个20位的地址加法器将这两个地址相加形成物理地址。具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。逻辑地址由段基址和偏移地址两部分构成，都是无符号的16位二进制数，程序设计时采用逻辑地址，也是1MB。 6．8086系统中的存储器为什么要采用分段结构有什么好处 答：8086CPU中的寄存器都是16位的，16位的地址只能访问64KB的内存。086系统中的物理地址是由20根地址总线形成的，要做到对20位地址空间进行访问，就需要两部分地址
(完整版)微机原理及接口技术(习题答案)
范文范例学习指导 第1章微机运算基础 习题和思考题 1.请完成以下计算： 174．66D=(10101110.10101)B＝（AE. A8）H 10101110101.01011B＝（1397.344）D＝（575.58）H 4BCH＝（010*********）B＝（）BCD 2.设字长为8位，X＝（2A）16，当X分别为原码、补码、反码和无符号数的时候，其真值 是多少？ 答：当X表示原码时，其真值为：＋101010 当X表示补码时，其真值为：＋101010 当X表示反码时，其真值为：＋101010 当X表示无符号数数时，其真值为：00101010 3.设字长为8位，用补码形式完成下列计算，要求有运算结果并讨论是否发生溢出？ 120＋18 －33－37 －90－70 50＋84 答：120＋18 其补码形式分别为：（120）补＝01111000 （18）补＝00010010 01111000 ＋ 00010010 10001010 由于C s=0 ，C p=1，因此有溢出，结果错误 －33－37 其补码形式为：（－33）补＝11011111 （－37）补＝11011011 11011111 ＋11011011 10111010 由于C s=1， C p=1，所以没有溢出，结果正确 －90－70 其补码形式为：（－90）补＝10011100 （－70）补＝10111010 10011100 ＋10111010 01010110 由于C s=1， C p=0，所以有溢出，结果错误 50＋84
其补码形式为：（50）补＝00110010 （84）补＝01010100 00110010 ＋01010100 10000110 由于C s=0， C p=1，所以有溢出，结果错误 4.请写出下列字符串的ASCII码值。 My name is Zhang san. 4D 79 6E 61 6D 65 69 73 5A 68 61 6E 67 73 61 6E 2E 第2章 80X86微机系统 习题与思考题 1.微型计算机主要由哪些基本部件组成？各部件的主要功能是什么？ 答：微型计算机主要由输入设备、运算器、控制器、存储器和输出设备组成。 各部件的功能分别是：1、输入设备通过输入接口电路将程序和数据输入内存；2、运算器是进行算术运算和逻辑运算的部件，它是指令的执行部件；3、控制器是计算机的指挥中心，它负责对指令进行译码，产生出整个指令系统所需要的全部操作的控制信号，控制运算器、存储器、输入/输出接口等部件完成指令规定的操作；4、存储器用来存放程序、原始操作数、运算的中间结果数据和最终结果数据； 5、输出设备是CPU通过相应的输出接口电路将程序运行的结果及程序、数据送到的设备； 2.微处理器的发展过程是什么？ 答：微型计算机的发展过程是： 第一代（1946～1957）——采用电子管为逻辑部件，以超声波汞延迟线、阴极射线管、磁芯和磁鼓等为存储手段；软件上采用机器语言，后期采用汇编语言。 第二代（1957～1965）——采用晶体管为逻辑部件，用磁芯、磁盘作内存和外存；软件上广泛采用高级语言，并出现了早期的操作系统。 第三代（1965～1971）——采用中小规模集成电路为主要部件，以磁芯、磁盘作内存和外存；软件上广泛使用操作系统，产生了分时、实时等操作系统和计算机网络。 第四代（1971～至今）——采用大规模集成电路（LSI）、超大规模集成电路（VLSI）为主要部件，以半导体存储器和磁盘为内、外存储器；在软件方法上产生了结构化程序设计和面向对象程序设计的思想。 3.简述80486微处理器的基本结构。 书12页 4.80486微处理器的工作模式有几种？当CS内容为1000H，IP内容为7896H，求在实地址 模式下的物理地址为多少？ 答：实模式和保护模式及虚拟8086模式。当CS内容为1000H，IP内容为7896H，在实地
微机原理与接口技术(第二版) 清华大学出版社
习题1 1.什么是汇编语言，汇编程序，和机器语言？ 答：机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。 汇编语言是面向及其的程序设计语言。在汇编语言中，用助记符代替操作码，用地址符号或标号代替地址码。这种用符号代替机器语言的二进制码，就把机器语言编程了汇编语言。 使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语言，这种起翻译作用的程序叫汇编程序。 2.微型计算机系统有哪些特点？具有这些特点的根本原因是什么？ 答：微型计算机的特点：功能强，可靠性高，价格低廉，适应性强、系统设计灵活，周期短、见效快，体积小、重量轻、耗电省，维护方便。 这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件，建立在微细加工工艺基础之上。 3.微型计算机系统由哪些功能部件组成？试说明“存储程序控制”的概念。 答：微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。 “存储程序控制”的概念可简要地概括为以下几点： ①计算机（指硬件）应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。 ②在计算机内部采用二进制来表示程序和数据。 ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，使计算机在不需要人工干预的情况下，自动、高速的从存储器中取出指令加以执行，这就是存储程序的基本含义。 ④五大部件以运算器为中心进行组织。 4.请说明微型计算机系统的工作过程。 答：微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存
放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。 5.试说明微处理器字长的意义。 答：微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。它决定着计算机内部寄存器、ALU和数据总线的位数，反映了一台计算机的计算精度，直接影响着机器的硬件规模和造价。计算机的字长越大，其性能越优越。在完成同样精度的运算时，字长较长的微处理器比字长较短的微处理器运算速度快。 6.微机系统中采用的总线结构有几种类型？各有什么特点？ 答：微机主板常用总线有系统总线、I/O总线、ISA总线、IPCI总线、AGP总线、IEEE1394总线、USB总线等类型。 7.将下列十进制数转换成二进制数、八进制数、十六进制数。 ①（4.75）10=（0100.11）2=（4.6）8=（4.C）16 ②（2.25）10=（10.01）2=（2.2）8=（2.8）16 ③（1.875）10=（1.111）2=（1.7）8=（1.E）16 8.将下列二进制数转换成十进制数。 ①（1011.011）2=（11.375）10 ②（1101.01011）2=（13.58）10 ③（111.001）2=（7.2）10 9.将下列十进制数转换成8421BCD码。 ① 2006=（0010 0000 0000 0110）BCD ② 123.456=（0001 0010 0011.0100 0101 0110）BCD 10.求下列带符号十进制数的8位基2码补码。 ① [+127]补= 01111111
微机原理与接口技术学习心得
本学期微机原理课程已经结束，关于微机课程的心得体会甚多。微机原理与接口技术作为一门专业课，虽然要求没有专业课那么高，但是却对自己今后的工作总会有一定的帮助。记得老师第一节课说学微机原理是为以后的单片机打基础，这就让我下定决心学好微机原理这门课程。 初学《微机原理与接口技术》时，感觉摸不着头绪。面对着众多的术语、概念及原理性的问题不知道该如何下手。在了解课程的特点后，我发现，应该以微机的整机概念为突破口，在如何建立整体概念上下功夫。可以通过学习一个模型机的组成和指令执行的过程，了解和熟悉计算机的结构、特点和工作过程。 《微机原理与接口技术》课程有许多新名词、新专业术语。透彻理解这些名词、术语的意思，为今后深入学习打下基础。一个新的名词从首次接触到理解和应用，需要一个反复的过程。而在众多概念中，真正关键的并不是很多。比如“中断”概念，既是重点又是难点，如果不懂中断技术，就不能算是搞懂了微机原理。在学习中凡是遇到这种情况，绝对不轻易放过，要力求真正弄懂，搞懂一个重点，将使一大串概念迎刃而解。 学习过程中，我发现许多概念很相近，为了更好地掌握，将一些容易混淆的概念集中在一起进行分析，比较它们之间的异同点。比如：微机原理中，引入了计算机由五大部分组成这一概念；从中央处理器引出微处理器的定义；在引出微型计算机定义时，强调输入/输出接口的重要性；在引出微型计算机系统的定义时，强调计算机软件与计算机硬件的相辅相成的关系。微处理器是微型计算机的重要组成部分，它与微型计算机、微型计算机系统是完全不同的概念在微机中，最基础的语言是汇编语言。汇编语言是一个最基础最古老的计算机语言。语言总是越基础越重要，在重大的编程项目中应用最广泛。就我的个人理解，汇编是对寄存的地址以及数据单元进行最直接的修改。而在某些时候，这种方法是最有效，最可靠的。 然而，事物总有两面性。其中，最重要的一点就是，汇编语言很复杂，对某个数据进行修改时，本来很简单的一个操作会用比较烦琐的语言来解决，而这些语言本身在执行和操作的过程中，占有大量的时间和成本。在一些讲求效率的场合，并不可取。 汇编语言对学习其他计算机起到一个比较、对照、参考的促进作用。学习事物总是从最简单基础的开始。那么学习高级语言也当然应当从汇编开始。学习汇
《微机原理与接口技术》参考答案
《微机原理与接口技术》参考答案 《微机原理与接口技术》习题参考答案习题 2 1. 为何说8086CPU是16位CPU？答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2. 8086CPU哪两个单元组成？其中，指令队列在哪个单元中，有何作用？答：总线接口单元和执行单元。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3. 8086CPU中8位寄存器和16位寄存器是什么关系？答：8086的通用寄存器包括数据寄存器、指
针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。4. 8086CPU中的IP寄存器有何用途？答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5. 在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是什么？答：有CF、PF、AF、ZF、SF、OF。它们的含义如下：CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数
微机原理与接口技术习题答案
《微机原理与接口技术》习题答案 一、单项选择题 1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为( D )。 A、32位 B、16位 C、8位 D、都可以 2、在下面关于微处理器的叙述中，错误的是( C ) 。 A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器 C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令 3、若用MB作为PC机主存容量的计量单位，1MB等于( B )字节。 A、210个字节 B、220个字节 C、230个字节 D、240个字节 4、运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。 A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出 D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 5、运算器的主要功能是( C )。 A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 6、指令ADD CX，55H[BP]的源操作数的寻址方式是(D )。 A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址 7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A ) A、113AH B、114AH C、1144H D、1140H 8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。 A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1 9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。 A、0102H B、0201H C、245AH D、5A24H 10、实模式下80486CPU对指令的寻址由(A )决定。 A、CS，IP B、DS，IP C、SS，IP D、ES，IP 11、使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则
微机原理与接口技术期末考试试题及答案
微机原理与接口技术期末考试题库 1.微机系统的硬件由哪几部分组成？ 答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。 2.什么是微机的总线，分为哪三组？ 答：是传递信息的一组公用导线。分三组：地址总线，数据总线，控制总线。 3.8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什 么？ 答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU 与存储器或IO设备之间的数据传送。执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接 口部件进行算术运算。 4.8086指令队列的作用是什么？ 答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。 5.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对 20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？
答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 6.段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令 的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。 7.设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址 为多少？ 答：偏移地址为54100H。（物理地址=段地址*16+偏移地址） 8.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意 义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 9.8086CPU的AD0~AD15是什么引脚？ 答：数据与地址引脚 10.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么?
微机原理与接口技术
第二章 8086系统结构 一、 8086CPU 的内部结构 1.总线接口部件BIU （Bus Interface Unit ） 组成：20位地址加法器，专用寄存器组，6字节指令队列，总线控制电路。 作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作 数送EU 单元去执行。 工作过程：由段寄存器与IP 形成20位物理地址送地址总线，由总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。 *当指令队列有2个或2个以上的字节空余时，BIU 自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU 重新取新地址中的指令代码，送入指令队列。 *指令指针IP 由BIU 自动修改，IP 总是指向下一条将要执行指令的地址。 2.指令执行部件EU （Exection Unit) 组成：算术逻辑单元（ALU ），标志寄存器（FR ），通用寄存器，EU 控制系统等。 作用：负责指令的执行，完成指令的操作。 工作过程：从队列中取得指令，进行译码，根据指令要求向EU 内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O 端口，则EU 将操作数的偏移地址送给BIU ，由BIU 取得操作数送给EU 。 二、 8088/8086的寄存器结构 标志寄存器 ALU DI DH SP SI BP DL AL AH BL BH CL CH ES SS DS CS 内部暂存器输入 / 输出控制 电路1432EU 控制系 统20位16位8086总线指令 队列总线 接口单元执行 单元 6 516位 属第三代微处理器 运算能力： 数据总线：DB
微机原理与接口技术知识点总结整理
《微机原理与接口技术》复习参考资料 第一章概述 一、计算机中的数制 1、无符号数的表示方法： （1）十进制计数的表示法 特点：以十为底，逢十进一； 共有0-9十个数字符号。 （2）二进制计数表示方法： 特点：以2为底，逢2进位； 只有0和1两个符号。 （3）十六进制数的表示法： 特点：以16为底，逢16进位； 有0--9及A—F（表示10~15）共16个数字符号。 2、各种数制之间的转换 （1）非十进制数到十进制数的转换 按相应进位计数制的权表达式展开，再按十进制求和。（见书本1.2.3，1.2.4）（2）十进制数制转换为二进制数制 ●十进制→二进制的转换： 整数部分：除2取余； 小数部分：乘2取整。 ●十进制→十六进制的转换： 整数部分：除16取余； 小数部分：乘16取整。 以小数点为起点求得整数和小数的各个位。 （3）二进制与十六进制数之间的转换 用4位二进制数表示1位十六进制数 3、无符号数二进制的运算（见教材P5） 4、二进制数的逻辑运算 特点：按位运算，无进借位 （1）与运算 只有A、B变量皆为1时，与运算的结果就是1 （2）或运算 A、B变量中，只要有一个为1，或运算的结果就是1 （3）非运算 （4）异或运算 A、B两个变量只要不同，异或运算的结果就是1 二、计算机中的码制 1、对于符号数，机器数常用的表示方法有原码、反码和补码三种。数X的原码记作[X]原，反码记作[X]反，补码记作[X]补。
注意：对正数，三种表示法均相同。 它们的差别在于对负数的表示。 （1）原码 定义： 符号位：0表示正，1表示负； 数值位：真值的绝对值。 注意：数0的原码不唯一 （2）反码 定义： 若X>0 ，则[X]反=[X]原 若X<0，则[X]反= 对应原码的符号位不变，数值部分按位求反 注意：数0的反码也不唯一 （3）补码 定义： 若X>0，则[X]补= [X]反= [X]原 若X<0，则[X]补= [X]反+1 注意：机器字长为8时，数0的补码唯一，同为00000000 2、8位二进制的表示范围： 原码：-127~+127 反码：-127~+127 补码：-128~+127 3、特殊数10000000 ●该数在原码中定义为：-0 ●在反码中定义为：-127 ●在补码中定义为：-128 ●对无符号数：(10000000)２= 128 三、信息的编码 1、十进制数的二进制数编码 用4位二进制数表示一位十进制数。有两种表示法：压缩BCD码和非压缩BCD码。（1）压缩BCD码的每一位用4位二进制表示，0000~1001表示0~9，一个字节表示两位十进制数。 （2）非压缩BCD码用一个字节表示一位十进制数，高4位总是0000，低4位的0000~1001表示0~9 2、字符的编码 计算机采用7位二进制代码对字符进行编码 （1）数字0~9的编码是0110000~0111001，它们的高3位均是011，后4位正好与其对应的二进制代码（BCD码）相符。
微机原理与接口技术试题库(含答案)汇总
一、问答题 1、下列字符表示成相应的ASCII码是多少？ （1）换行0AH （2）字母“Q”51H （3）空格20H 2、下列各机器数所表示数的范围是多少？ （1）8位二进制无符号定点整数； 0~255 （2）8位二进制无符号定点小数；0.996094 （3）16位二进制无符号定点整数；0~65535 （4）用补码表示的16位二进制有符号整数；-32768~32767 3、(111)X=273，基数X=？16 4、有一个二进制小数X=0.X1X2X3X4X5X6 (1)若使X≥1/2，则X1……X6应满足什么条件? X1=1 若使X＞1/8，则X1……X6应满足什么条件？X1∨X2 ∨X3=1 (2) 5、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。 （1）X和Y两个数均为无符号数；X＞Y （2）X和Y两个数均为有符号的补码数。X 微机原理及接口技术 第一部分客观题 一、单项选择题（每小题2分，共10分） 1. 寄存器ECX勺低16位部分可以用 ____________ 达。 A EX B CX C CH D CL 2. 8086处理器执行“ OUT DX,AL指令时，AL的数据出现在_____________ 输出给外设。 A控制总线B地址总线C电源和地线D 数据总线 3. 与DRAM目比，SRAM勺特点是___________ 。 A集成度高、存取周期长B集成度低、存取周期长 C集成度高、存取周期短D集成度低、存取周期短 4. 使用语句“ var dword 3721 ”定义的变量var在主存占用___________ 字节存储空间。 A 1 B 2 C 4 D 8 5. 用8K>8结构SRAM芯片构成64000H H6FFFFH地址范围的存储器，需要使用__________ 。 A 4 B 6 C 8 D 10 二、对错判断题（每小题2分，共10分）（说明：正确的选“ A ,错误选“ B” 6. IA-32 处理器设置的中断标志IF = 0是关中断，表示禁止内部中断和外部中断的所有中断请求。X 7. 已知var是一个变量，语句“ add esi,byte ptr var ”没有语法错误。X 8. DMA传输由DMA控制器控制，无需处理器执行I/O指令。V 9. 高性能计算机中常使用Cache （高速缓冲存储器）提高主存性能。V 10. 向某个I/O端口写入一个数据，一定可以从该I/O端口读回这个数据。V 第二部分主观题 一、填空题（每空2分，共10分） 1. 8086处理器引脚有3个最基本的读写控制信号，它们是M/IO*，—RD* __________ 和____ /R* ______ 。 2. 逻辑地址由—段基地址_________ 口偏移地址两部分组成。代码段中下一条要执行的指令由CS和 _____ 指针IP ____ 寄存器指示，后者在实地址模型中起作用 的仅有_____ 指针 ____ 寄存器部分。 二、问答题（每小题6分，共30分） 1. 什么是JMP指令的近（near）转移和远（far ）转移？ jmp指令的近转移是指在同一个段里面的转移，也叫做段内近转移，用汇编编码就是这样的jmp near ptr标号 jmp指令的远转移是指段与段之间的转移，就是说不在同一个段的转移，用汇编编码就是这样的jmp far ptr 标号 2. 什么是存储访问的局部性原理，它分成哪两个方面的局部性？ 程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现岀高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。 《微机原理与接口技术》习题参考答案 习题2 1.为何说8086CPU是16位CPU？ 答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2.8086CPU由哪两个单元组成？其中，指令队列在哪个单元中，有何作用？ 答：总线接口单元（Bus Interface Unit，BIU）和执行单元（Execution Unit，EU）。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3.8086CPU中8位寄存器和16位寄存器是什么关系？ 答：8086的通用寄存器包括数据寄存器、指针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。 4.8086CPU中的IP寄存器有何用途？ 答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5.在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是 什么？ 答：有CF、PF、AF、ZF、SF、OF。它们的含义如下： CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。 PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数中“1”的个数为偶数时PF=1，否则PF=0。 AF：辅助进位标志。在字节运算时，由低半字节（字节的低4位）向高半字节有进位或借位时，AF=1，否则AF=0。 ZF：零标志。运算结果为零时ZF=1，否则ZF=0。 SF：符号标志。它记录运算结果的最高位，即由符号数的符号。 OF：溢出标志。在运算过程中，如果运算结果已经超出了机器能表示的数值范围（指有符号数）称为溢出，此时OF=1，否则OF=0。 6.分别完成下面的8位运算，并说明各主要标志位的状态，以及结果是否产生溢出（提 示：需要分为有符号数和无符号数两种情况）。 1、微处理器（CPU）由运算器、控制器、寄存器组三部分组成。 2、运算器由算术逻辑单元ALU、通用或专用寄存器组及内部总线三部分组成。 3、控制器的功能有指令控制、时序控制、操作控制，控制器内部由程序计数器PC、指令寄存器IR、指令译码器ID、时 序控制部件以及微操作控制部件（核心）组成。 4、8088与存储器和I/O接口进行数据传输的外部数据总线宽度为8位，而8086的数据总线空度为16位。除此之外，两 者几乎没有任何差别。 5、在程序执行过程中，CPU总是有规律的执行以下步骤：a从存储器中取出下一条指令b指令译码c如果指令需要，从 存储器中读取操作数d执行指令e如果需要，将结果写入存储器。 6、8088/8086将上述步骤分配给了两个独立的部件：执行单元EU、总线接口单元BIU。EU作用：负责分析指令（指令 译码）和执行指令、暂存中间运算结果并保留结果的特征，它由算数逻辑单元（运算器）ALU、通用寄存器、标志寄存器、EU控制电路组成。BIU作用：负责取指令、取操作、写结果，它由段寄存器、指令指针寄存器、指令队列、地址加法器、总线控制逻辑组成。 7、8088/8086CPU的内部结构都是16位的，即内部寄存器只能存放16位二进制码，内部总线也只能传送16位二进制码。 8、为了尽可能地提高系统管理（寻址）内存的能力，8088/8086采用了分段管理的方法，将内存地址空间分为了多个逻辑 段，每个逻辑段最大为64K个单元，段内每个单元的地址长度为16位。 9、8088/8086系统中，内存每个单元的地址都有两部分组成，即段地址和段内偏移地址。 10、8088/8086CPU都是具有40条引出线的集成电路芯片，采用双列直插式封装，当MN/MX=1时，8088/8086工作在最 小模式，当MN/MX=0时，8088/8086工作在最大模式。 11、8088/8086 CPU内部共有14个16位寄存器。按其功能可分为三大类，即通用寄存器（8个）、段寄存器（4个）、控制 寄存器（2个）。 12、8088/8086有20条地址线，可寻址的最大物理内存容量为1MB（2的20次幂），其中任何一个内存单元都有一个20 位的地址，称为物理地址。 13、逻辑地址指段基地址和段内偏移地址。物理地址=段基址*16+段内偏移地址 14、存储器可分为程序段和堆栈段两类。前者用来存放程序的指令代码，后者用来传递参数、保存数据和状态信息。 15、时序可分为两种不同的粒度：时钟周期和总线周期。 16、80386采用32位结构，能寻址的物理空间为4GB(2的32次幂)。最大数据传输率位32MB/s，具有自动切换数据总线 宽度的功能。具有3种工作方式：实地址方式、保护方式、虚拟8086方式。总线周期只有2个时钟。 17、80386内部结构由3部分组成：总线接口部件（BIU）、中央处理部件（CPU）、存储器管理部件（MMU）。其中CPU 1.微机系统的硬件由哪几部分组成？ 答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。2.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成 逻辑地址到物理地址转换的部件是什么？ 答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU 寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 3.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 4.8086CPU的AD0~AD15是什么引脚？答：数据与地址引脚 5.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么? 答：INTR是可屏蔽请求信号，INTA中断响应信号，NMI是不可屏蔽中断请求信号，ALE 是地址锁存允许信号，HOLD总线请求信号，HLDA总线请求响应信号。 6.虚拟存储器有哪两部分组成？答：有主存储器和辅助存储器。 7.在80x86中，什么是逻辑地址、线性地址、物理地址？答：线性地址是连续的不分段的 地址；逻辑地址是由程序提供的地址；物理地址是内存单元的实际地址。 8.若用4K＊１位的RAM芯片组成8K＊8为的存储器，需要多少芯片？A19—A0地址线 中哪些参与片内寻址，哪些用做芯片组的片选信号？ 答：需要16片芯片；其中A11-A0参与片内寻址；A12做芯片组的片选信号。 9.若系统分别使用512K＊8、１Ｋ＊４、16Ｋ＊８、64Ｋ＊１的RAM，各需要多少条地 址线进行寻址，各需要多少条数据线？ 答：512K＊8需要19条地址线，8条数据线。１Ｋ＊４需要10条地址线，4条数据线。16Ｋ＊８需要14条地址线，8条数据线。64Ｋ＊１需要14条地址线，1条数据线。 10.一般的I/O接口电路有哪四种寄存器，它们各自的作用是什么？ 答：数据输入寄存器，数据输入寄存器，状态寄存器和控制寄存器。数据端口能对传送数据提供缓冲，隔离，寄存的作用；状态寄存器用来保存外设或接口的状态；控制寄存器用来寄存CPU通过数据总线发来的命令。 11.8086最多可有多少级中断?按照产生中断的方法分为哪两大类?答：有8级；按照产生中 断的方法可分为硬件中断和软件中断。 12.什么是中断？什么是中断向量？中断向量表的地址范围？ 13.答：中断就是CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行 的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序；中断向量是中断处理子程序的入口地址；地址范围是 00000H-003FFH。 14.中断向量表的功能是什么？若中断向量号分别为1AH和20H，则它们的中断向量在中断 向量表的什么位置上？答：中断向量表的功能是当中断源发出中断请求时，即可查找该表，找出其中断向量，就可转入相应的中断服务子程序。1AH在中断向量表的位置是1AH*4=68H在中断向量表0000：0068处；20H在中断向量表的位置是80H在中断向量表0000：0080处。 15.通常，解决中断优先级的方法有哪几种？答：3种，软件查询确定优先级，硬件优先级排队电路确定优先级，具体中断屏蔽的接口电路。 16.简述中断控制器8259A的内部结构和主要功能。 微机原理与接口技术复习题 一、填空题 1、8086CPU芯片有16条数据管脚和 20条地址管脚。 2、8088CPU芯片有 8条数据管脚和 20条地址管脚。 3、804868CPU芯片采用 7 级流水线结构，即同时有 7条指令并行操作。 4、Pentium 系列CPU芯片采用由 U流水线和 V流水线两条并行指令流水线构 成的超级流水线结构，可大大提高指令的执行速度。 5、在80386以后的微机系统中，为了加快计算机的运行速度，都在CPU与主存之间增设一级 或两级的高速小容量的高速缓冲存储器（Cache）。 6、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使内 存和外存形成一个有机的整体。 7、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持， 使内存和外存形成一个有机的整体。 8、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使内存和 外存形成一个有机的整体。 9、8086/8088CPU的内部结构主要由执行单元EU 和总线接口部件BIU 组成。 10、8086/8088CPU中的总线接口单元（BIU）里的指令队列分别有 6个和 4个字节。 11、由8086/8088CPU组成的微机系统的存储器管理采用分段管理，并将存储器分代码、 数据段、堆栈段和附加段。 12、MASM宏汇编语言有两种基本语句，它们是指令语句和指示性语句。 13、指令性语句和指示性语句的主要区别是在汇编时，指令性语句产生对应的机械代码， 而指示性语句不要求CPU执行某种操作，也不产生对机械代码，只给汇编程序提供相应的 汇编信息。 14、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种结构。 15、半导体存储器从器件制造的工艺角度，可分为双极型和金属氧化物半导体 两大类。 19、半导体存储器从从应用角度，可分为只读存储器（ROM和随机存储器（RAM）。 20、RAM存储器有 SRAM、DRAM 和 NVRAM 。 21、存储器的扩展设计主要有位扩展、子扩展和子位扩展等三种方法。 24、存储器片选信号的产生方法主要有线选法、部分译码法和全译法。 27、80486CPU芯片内有 8K 的高速缓存（Cache）,Pentium芯片中有16K的Cache，分为两 个独立的8K的Cache，其中一个用于存放数据、另一个用于存放指令。 28、80x86微处理器有实地址、保护虚地址和虚拟8086 三种模式的存储管理机制。31、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理和文件管理等四 部分。 34、Cache的置换算法有平均使用率置换法和先选先出置换法。 35、外部中断是指有外部设备通过硬件触发轻轻的方式产生的中断，亦称硬件中断，外部中 断有可分为可屏蔽中断和不可屏蔽中断。 36、当8086CPU的MN /MX引脚接低电平，CPU处于最大模式，这时对存储器和外设端口 的读写控制信号由 8288 芯片发出。 37、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是高速缓冲（Cache） 存储器，它是由静态存储（SRAM）类型的芯片构成，而主存储器则是由动态存储(DRAM) 类型的芯片构成。 38、数据输入/输出的三种方式是程序查询方式、程序中断控制方式和 DMA方式。 39、在使用DMA方式进行数据传输之前，一般都要对DMA控制器进行初始化工作。 40、以EPROM2764芯片为例，其存储容量为8K×8位，共有 13 根数据线， 8 根地址线。 41、逻辑地址为2000H：1234H的存储单元的物理地址是 21234H 。 42、对I/O端口的编址一般有统一编址方式和单独编址方式。 43、中断返回指令是 IRET ，该指令将堆栈中保存的断点弹出后依次装入 IP 和 CS 寄 存器中，将堆栈中保存的标志装入 FLAGS 中。 44．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。 1.什么是中断？什么是中断向量？中断向量表的地址范围？ 答：中断就是CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序；中断向量是中断处理子程序的入口地址；地址范围是00000H-003FFH。 2.微机系统的硬件由哪几部分组成？ 答：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。 3.什么是微机的总线，分为哪三组？ 答：是传递信息的一组公用导线。分三组：地址总线，数据总线，控制总线。 4.8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么？ 答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。 5.8086指令队列的作用是什么？ 答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。 6.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成逻辑地 址到物理地址转换的部件是什么？ 答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 7.段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少?指向这一物 理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。 8.设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址为多少？ 答：偏移地址为54100H。（物理地址=段地址*16+偏移地址） 9.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 10.8086CPU的AD0~AD15是什么引脚？ 答：数据与地址引脚 11.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么? 答：INTR是可屏蔽请求信号，INTA中断响应信号，NMI是不可屏蔽中断请求信号，ALE是地址锁存允许信号，HOLD总线请求信号，HLDA总线请求响应信号。 12.虚拟存储器有哪两部分组成？ 答：有主存储器和辅助存储器。 13.在80x86中，什么是逻辑地址、线性地址、物理地址？ 答：线性地址是连续的不分段的地址；逻辑地址是由程序提供的地址；物理地址是内存单元的实际地址。 14.段描述符分为哪几种？ 答：分为三大类，程序段描述符，系统段描述符，门描述符。 15.RAM有几种，各有什么特点？ROM有几种，各有什么特点？ 答：RAM有两种，SRAM(静态RAM)，它采用触发器电路构成一个二进制位信息的存储单元，这种触发器一般由6个晶体管组成，它读出采用单边读出的原理，写入采用双边写入原理；DRAM （动态RAM），它集成度高，内部存储单元按矩阵形式排列成存储体，通常采用行，列地址复合微机原理与接口技术
《微机原理与接口技术》参考答案完整版
微机原理与接口技术复习资料(概念)
微机原理与接口技术_期末考试试题
微机原理与接口技术试题(1)
微机原理与接口技术重点概念