集成电路用大直径硅及硅基材料研究进展
纳米集成电路用大直径硅及硅基材料研究进展
屠海令
（半导体材料国家工程研究中心，北京有色金属研究总院，北京 100088）
收稿日期：2004-02-26 通讯作者：屠海令
作者简介：屠海令，男，英国巴斯大学博士，教授级高级工程师，半导体材料专家，博士生导师，现任北京有色金属研究总院院长。
摘 要：本文叙述了大直径硅单晶生长、杂质缺陷行为、表面质量控制及硅基材料的研究现状，讨论了应变硅与绝缘体上硅(SOI)相结合的发展趋势，展望了纳米集成电路用大直径硅及硅基材料的技术经济前景。 关键词：纳米集成电路；大直径硅单晶；硅基材料 中图分类号：TN304.12 文献标识码：A 文章编号：1001-9731（2004）增刊0065-04
1 引 言
半个世纪以来，半导体硅材料始终是信息产业发展的基础。近年来，集成电路的设计线宽正在向纳米尺度发展；在降低功耗和器件单位成本、提高速度和频率、减少其它物理效应的负面影响方面均对半导体材料提出了新的要求。这些要求与市场需求共同作用加快了向300mm 大直径硅片的过渡，推进了硅基材料的研发进程，其中锗硅（SiGe ）、绝缘体上硅（SOI ）及应变硅（Strained Silicon ）等材料因其优良性能及与硅工艺兼容的特点尤受关注。因此，300mm 及更大直径硅片的工艺技术问题和硅基材料的制备方法已经成为当前半导体材料领域的研发热点并将为纳米集成电路的发展奠定广阔的基础。
2 300mm 半导体硅片的研究现状
300mm 硅片主要用于0.13μm 以下特别是纳米线宽集成电路。制备300mm 硅单晶投料量大，坩埚直径和热场尺寸大，溶体易出现涡流，固液界面形状以及温度梯度难于控制。此外，大直径硅片容易在热工艺过程中发生形变，热应力问题严重。
2003年最新版《国际半导体技术路线图》（ITRS ）对硅片中氧和金属杂质含量、晶体原生凹坑（COPs ）等微缺陷、局部平整度及表面粗糙度等，均提出了更为严格的指标（见表1），要求硅片很少表面缺陷，局部的几何尺寸偏差在纳米尺度，而且在器件工艺初始就具有本征吸杂能力。
表1 2003年《国际半导体技术路线图》关于半导体
硅材料的部分参数指标
Table 1 Partial Si materials parameters in International Tech-
nology Roadmap for Seiconductor (ITRS) 2003
时间（年） 2004 2007 技术节点 (nm)
硅片参数 90 65 直径/mm
300 300 表面氧浓度/(1013a/cm 3) 0.1 0.1 表面金属/cm -2 ≤5×109 ≤2.5×109 表面金属杂质/cm -3
≤1×1010 ≤1×1010 氧化层错/cm -2 ≤1.6 ≤1.0 局部平整度/nm ≤90 ≤64 正表面颗粒大小/nm
≥90 ≥90 颗粒/(#/cm 2) ≤0.35 ≤0.18 表面微粗糙度/ ?
4
4
目前，全世界已宣布的40多条300mm 集成电路生产线，有一半以上建在亚洲。在市场发展的驱动下，300mm 硅材料的研究取得了长足的进展，已经开始小批量生产。
由于生长300mm 单晶时，硅熔体内部热对流难于控制，设计合理的热场是关键。同时，还需要有完备的热辐射防护系统、磁场中电子器件的保护系统、承载超过400kg 的悬挂系统等。西门子Kayex 公司和有色金属研究总院还在单晶设备中设计了再加料装置（recharge units ），实现了连续拉晶，以减少电耗、气耗，提高产率，延长坩埚寿命。对晶体悬挂系统（CCS ）的技术要求为：热振（thermal shock ）低，驱动系统防热，重量传输过程平稳，无污染和振动。
300mm 硅单晶生长技术与材料宏观的电学和力学性质及微观缺陷密切相关。研究人员发现，在单晶生长过程中，LSTD 、FPD 、SEPD 、COPs(crystal originated pits)等原生缺陷，是由晶体生长过程中的空位凝聚而构成的八面体空洞，密度约在106cm -3左右。实验发现这些缺陷严重影响栅氧化物的完整性。随着纳米集成电路的发展，300mm 硅单晶中微缺陷的尺
寸（约100nm）与集成电路线宽数量级相同，这些缺陷将对芯片的质量产生负面影响，并降低器件的成品率。大量实验数据表明，直拉硅单晶的生长速度与固液界面处的温度梯度是影响点缺陷的两个重要因素。理论计算指出，晶体生长速率V与点缺陷的输运相联系，而晶体/熔体界面处的轴向温度梯度G与点缺陷在固液交界面的湮没过程有关。V/G的大小将决定晶体中点缺陷的类型和浓度。V oronkov提出V/G有一个经验临界值，大约为1.3×10-3cm-2m-1K-1。大于临界值，单晶中点缺陷以空位占优势，这将有利于在以后的加工过程中控制氧的沉淀和衍生缺陷的密度。但空位聚集而成的D缺陷会损害器件的性能并降低成品率。目前有完美拉晶，快速拉晶，外延优化衬底等技术路线可减少上述缺陷，提高300mm单晶的质量。
另外，300mm硅单晶生长过程中，由于晶体重量的大幅度增加，籽晶强度和缩颈工艺成为重要的问题。籽晶的承载极限受热场的温度分布、籽晶的夹持方式以及回熔量的影响。为解决荷重问题，一种方法系采用较粗籽晶及鼓包引晶工艺拉制无位错单晶；另一种方法则采用双夹持技术。有色金属研究总院改进了籽晶夹持方式，消除了回熔的影响；缩颈时，直径减小到6mm，没有断裂发生，同时延长了籽晶的寿命。
300mm硅单晶生长的热场、浓度场、速度场以及点缺陷动力学的模拟非常重要。其中点缺陷动力学的模拟要以热场和液流模拟结果作为基础，而且点缺陷除了扩散和对流以外，还可与氧等结合形成复杂的状态，模拟难度较大。目前缺陷动力学模型可以定量地解释直拉单晶生长时点缺陷的三维分布和二次缺陷（有氧和无氧存在）的形成过程。
由于晶体直径加大，晶体和坩埚不能转得太快，熔体流动的复杂程度明显加大，氧的纵向和径向分布均匀性都不易控制。解决这个问题的方法可采用cusp 磁场拉晶，同时，需要设计可调性热场并应用合适的生长工艺。
屠海令[1]等先后采用24英寸和28英寸热场生长300mm晶体并配置cusp磁场，改进热屏和其它的热场组件，控制气流和应用合适的埚转和晶体旋转速度，氧浓度可以控制在(28~23)×10-6，(30~25)×10-6和(33~27)×10-6范围。
近年来，掺氮硅单晶引起了人们关注，主要原因是掺氮硅中空位的聚集受到抑制，形成的COPs具有更小的尺寸。适量的氮掺入到直拉硅晶体中，还可以改善硅片的机械强度，防止滑移，抑制与氧有关的施主。氮的掺入会导致氧沉淀的增强，产生氧化层错。氮掺入量的增加还会改变COPs的形貌和密度。TEM 观察表明，中等掺氮量（6×1014at/cm3）的（001）Si 中COPs的形状由八面体形状变为三斜片状，高浓度的氮（3×1015at/cm3）掺入，使COPs湮没，导致高密度原生氧沉淀和强应变场的形成，高密度原生缺陷和强应变场的存在导致栅氧化物完整性变差。
300mm硅单晶切片采用线切割技术，磨片可采用单面或双面精密磨削工艺，或磨削工艺和传统研磨工艺相结合的方法。300mm硅片抛光工艺技术最为关键，其核心是如何提高抛光片的局部平整度和表面质量。目前国际上正在研究开发双面抛、等离子化学平整技术、离子束抛光技术等。其中干化学平坦化等离子体技术（Dry Chemical Planarization Plasma Technology）的特点为无接触加工，精度高（SFQR 可达到＜0.10μm），但成本不菲。边缘抛光和双面抛光工艺可以有效降低颗粒的污染。
清洗主要是清除硅片表面的颗粒、金属杂质和有机物污染。但随着集成电路对衬底表面要求更趋严格，清洗过程中清洗剂对硅片的再污染，以及硅片间的交叉污染越来越受重视。清洗对硅片表面微粗糙度的影响也是一个重要的研究内容。目前，RCA清洗仍是主要的清洗工艺，其缺点为所用的化学试剂腐蚀强，故操作危险，环境污染严重，可能造成硅片间的交叉污染。为了去除硅片上的小颗粒，兆声波清洗技术被引入。等离子清洗、汽相清洗等干法清洗技术也得到应用。目前干法清洗只是湿法清洗的补充。为了更好地防止硅片间的交叉污染，单片清洗工艺成为新的趋势。IMEC的超净工艺研究组在硅片清洗和表面制备研究中取得了许多研究成果。他们在单片清洗工艺中引入了一种快速、高效的Roatagoni TM干燥技术。其原理是超纯水以及表面活性的气体通过细小的分散管加到水平旋转的硅片上，表面活性的气体可以减弱液体的表面张力，产生一个大的Marangoni力。由于旋转速度的降低，硅片上的气氛中的气体紊流变小。结果，静电以及残余的颗粒沉积减弱。未来的清洗技术将追求操作简便，环境污染小，使用化学试剂的种类和数量少，成本低，更为有效地去除100nm 以下的细小颗粒。
从20世纪80年代提出缺陷工程的概念以来，已有大量的研究成果并应用于改善硅片的质量和提高材料表面的完整性[2]。在集成电路工艺中重金属杂质的污染是不可避免的，特别是硅片直径的增大，金属污染的可能性更大，利用缺陷工程来消除和减轻硅片表面金属杂质的危害具有非常重要的意义。其主要手
段之一是硅片的热处理，包括消除COPs缺陷的高温退火等。300mm硅片在高温热处理时易发生滑移和翘曲，因此，改进硅片的装载、支撑装置和热处理炉的设计亦成为研究重点。对300mm硅片而言，内吸除能力被认为是必不可少的。该工艺通过硅片内部氧沉淀及其衍生缺陷吸附金属杂质，确保衬底表层为洁净区。大量的研究工作旨在通过控制晶体生长的工艺参数，获得理想的氧浓度分布；然后按照专门的热处理程序，形成所需要的氧沉淀分布。但是，在晶体生长时控制氧浓度的分布很难，得到的氧浓度和氧沉淀也不是常数。此外，氧沉淀和少子寿命的衰减还有关系。近年来，MEMC公司提出了Magic Denuded Zone 的工艺。他们根据空位浓度对氧沉淀的影响具有开关性的行为，通过控制空位的分布使氧沉淀分层，在表层形成洁净区，而中间形成高密度的BMD区。空位分布的控制可以通过几秒钟的快速热处理来实现。
300mm硅片的检测和表征的难点在于纳米量级缺陷和颗粒的表征，以及微粗糙度，痕量金属杂质和边缘扣除区域的表征。为了监控颗粒的污染，需要能够检测和分辨出在纳米范围内的颗粒。但小于200nm 的颗粒与表面微缺陷常常互相干扰，难以区分。目前，研究人员正在致力于开发新的纳米检测技术与方法。
下一代大直径半导体硅材料将是450mm（18英寸）硅片，现各国正在进行探索性的研究。日本的Super Silicon Crystal Institute (SSI) 于2000年底成功生长出442kg 450mm直径的硅单晶。有色金属研究总院也于2002年底拉制出450mm硅单晶。
3 硅基材料的研究进展
半导体集成电路对外延材料的需求不断增加。不仅ASIC、微处理器等逻辑电路的制作一直使用外延片，而且随着线宽的缩小，DRAM的制作也开始部分使用外延片。选择外延片的原因之一是为了消除抛光片中原生缺陷对器件和电路的影响，进一步提高成品率和可靠性。纳米集成电路对外延片提出了更高的要求，包括表面的颗粒度、表面金属含量、表面粗糙度以及厚度均匀性。随着300mm衬底上的外延层越来越薄，外延层厚度均匀性成为严重的问题。近年来，在外延设备和技术方面已开发出低温外延、光外延、等离子CVD、减压CVD和选择外延及Flash!外延片。这种方法沉积的外延层非常薄，只有0.5μm。MEMC 也将Magic Denuded Zone技术结合到外延技术中，形成吸杂能力极好的外延片。
锗硅材料作为一种新型的硅基半导体材料由于与硅工艺兼容，特别适合制作高性能低成本的集成电路，在移动通信及光纤通信领域具有很强的竞争力和应用前景。制备可供集成电路使用的SiGe材料一直是硅基材料研究中的前沿课题[3]。目前SiGe材料生长技术大致有固源分子束外延、气源分子束外延（GSMBE）和超高真空化学气相沉积（UHVCVD），可满足第三代移动通信提出的低成本、多制式兼容、高集成度、高速、高效率、宽带、低噪声的要求。
SOI材料比体硅和外延硅材料能更有效地抗辐射，消除寄生电容，加强器件的隔离，降低电路的功耗，已在低压低功耗集成电路、微机械系统、光电集成以及三维立体电路方面展示了广阔的市场前景。IBM公司在SOI材料上研制出了高性能的微处理器芯片[4]，AMD公司开始利用Soitech公司的SOI片批量生产高端处理器芯片。现在制备SOI材料的方法很多，其中SIMOX、BESOI、SMARTCUT以及ELTRAN 等技术尤受瞩目，这些技术已开始用于批量生产SOI 片。目前SOI材料的研究重点主要在于如何降低制造成本，减少SOI层的缺陷，解决SOI层的自加热效应以及超薄SOI（＜100nm＝层的制备。ITOX是近年提出和实践的一种颇受重视的SIMOX改良工艺，它是在较低剂量注入后，在高温（＞1300℃）Ar+O2气氛中退火和氧化。日本新制铁公司的研究表明，采用ITOX新工艺减少了SOI顶层硅膜中的位错密度，提高了硅膜和隐埋氧化层（BOX层）厚度的均匀性以及表面、界面的平整度，改善了BOX的完整性，其成本比原来的SIMOX工艺低。
另外，还发展了SPIMOX工艺。该工艺是将氧源等离子化，样品浸在等离子气氛中，在一定温度下，氧注入到硅片内。该工艺氧注入更为均匀、注入时间变短，产量至少提高一个数量级，制作成本大为降低，生产设备更简单。等离子体中存在两种不同的离子O +和O 2+，两种具有不同的能量与注入深度，当O+/O2+的值为2:1时，可形成Si/SiO2/Si/SiO2/Si的双埋层结构。另外也可将氧源改为水。水能形成H2O+、OH+和O+三种等离子体，由于这些等离子体质量接近，注入深度比较一致，从而解决了因多种不同能量的等离子体导致能量不均匀的问题。
Mumora等提出了等离子辅助腐蚀方法（Plasma Assisted Chemical Etching，PACE）方法被引入到BESOI片的制备工艺中。该方法使化学腐蚀局限于一产生等离子体的电极之下，电极直径7~50mm。当 SF6腐蚀气通到电极下后，气体等离子活化并腐蚀电极下
的硅表面。不论原始的SOI 层多厚，PACE 方法腐蚀速度快，很容易使之减到100nm，但厚度均匀性有欠缺。近来，休斯公司（Hughes）通过对厚度的反馈控制，改善了PACE工艺过程，可以重复地获得厚度为50nm的硅层并具有良好的均匀性。
PIII工艺是在Smart-Cut工艺的基础上发展起来的。该工艺以氢等离子体代替氢离子注入，可提供剥离所需要的高剂量氢，并通过调整氢的气压、微波功率和磁场的大小，可获得以H2+和H3+为主的等离子体。GENESIS公司还报道了一种PIII与RT-CCP (Room Temperature Control Cleave Process) 相结合的方法。注入与PIII相同，但其剥离方法与一般的Smart-Cut不同，可在室温进行，剥离速度非常快，在1s内就能完成，剥离后的界面要平整得多，且设备简单。PIII工艺存在的问题是有能量的单色性，等离子体分布不均匀。
ELTRAN技术的优点是解决了COPs问题，对提高薄膜SOI器件的成品率有极大帮助。Ohshima等的研究表明基于外延层的ELTRAN SOI片在少子寿命方面胜过其他类型的SOI片，栅氧化物完整性也更好。ELTRAN采用单一腐蚀终止技术，腐蚀选择率高，厚度一致。“克隆”技术的引入同样获得了剥离的效果，降低了硅片成本。另外，氢退火技术的应用有利于SOI层表面更为光滑，微粗糙度降低。
应变硅因为横向张应变的存在，能带发生分裂，电子和空穴迁移率明显高于普通的硅材料。美国的AmberWave公司首先于2001年宣布开发成功应变硅，在应变硅上制作了HBT、MOSFET和PMOSFET，电子和空穴的迁移能力增强了 1.5~2.2倍。美国的IBM公司也在2001年成功得到应变硅，日本的Hitachi Ltd.于2001年展示了具有应变硅沟道的MOS 晶体管，n-沟道和p-沟道的电流驱动分别改善了70%和51%。美国的Intel公司也在2002年展示了要在Pentium4微处理器生产中用到的基于应变硅的SRAM芯片，晶体管电流或驱动电流增加了10%~20%，他们的目标是90nm技术结点中的应用。我国各研究单位正开展这方面的研究工作。目前，国际上主要利用分子束外延技术和超高真空气相沉积的方法来生长锗硅层和应变硅层，存在的主要问题是热过程中应变沟道的丧失以及材料对空穴迁移率能力提升不够。
世界各大公司已努力将应变硅和绝缘体上硅技术结合到一起。既充分发挥应变硅载流子迁移率提高的优点，也利用了绝缘体上硅有利于降低寄生电容，简化器件隔离，方便电路设计，抗辐射能力强的长处。应变硅与SOI材料相结合的材料将用于制作纳米集成电路，也是今后发展的一个令人瞩目的趋势。
4 结语
纳米集成电路用大直径半导体硅及硅基材料将以高质量、低成本为主要目标，向标准化设备、厂房、新的加工工艺技术方向发展。可以预料，300mm硅材料或更大直径的晶体生长、杂质行为、缺陷控制以及表面质量的研究及现有硅基材料工艺技术的结合与新材料结构的开发会不断深入。总之，纳米集成电路用的硅及硅基材料的研发是一个系统工程，要求涉及仪器、设备、原辅材料、器件制造、检测方法等各方面的学校、研究单位和公司、组织合作研究，共同投资开发，分享技术成果，大幅降低成本，满足市场需求，这将是纳米电子产业蓬勃发展的基础和希望所在。
参考文献：
[1] Tu Hailing, Dai Xiaolin, Wu Zhiqiang, et al. Growth of 300
mm Silicon Crystals in a 24″Hot Zone, Proceedings of
Ninth International Symposium on Silicon Materials Science and Technology [C]. ed. H. R. Huff, L. Fabry,
S.kishino, Eletrochemical Society Proceedings Volume
2002-2, 182-188 (2002).
[2] 屠海令. [J]. 中国工程科学, 2000, 2(1): 7.
[3] C.G.Van de Walle. [J]. Phys Rev 1989, 39: 1871.
[4] Yuan
Taur,
199th ECS Meeting [C]. Vol. 2001-I, 470 (2001).
Research and development of large diameter silicon and silicon-Based materialsfor nanometer integrated circuits
TU Hai-ling
（National Engineering Research Center for Semiconductor Materials, General Research Institute for Nonferrous
Metals, Beijing 100088, China）
Abstract：A comprehensive review was made with regard to the current research situation in studying the crystal growth, impurity behavior, defect control and surface quality of large diameter silicon monocrystal, as well silicon based materials. It concluded that the combination of strained silicon with silicon on insulation (SOI) would be a trend for future development.
Key words：nanometer integrated circuit；large diameter silicon monocrystal；silicon based materials