四位加法器的电路图

武汉大学教学实验报告

信息管理学院信息管理与信息系统专业2015年9月14 日

、半加器

两个一位二进制数相加，叫做半加，实现半加操作的电路，称为半加器。所谓“半加” 就是只考虑两个加数本身的求和，而没有考虑地位来的进位数。

(b)符号

半加器逻辑图及符号

、全加器

全加器可用两个半加器和一个或门组成，如图所示。

的和再跟C-1在第二个半加器中相加，即得出全加和s。两个半加器的进位数通过或门输出作

全加器逻辑图及符号

三、74238

74283为4位超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。

四位超前进位加法器真值表：

A和B在第一个半加器中相加，得出

si

为本位的进位数C。

Ci 1

Ai

进而可得各位进位信号的逻辑表达如下：（来自参考资料）

9 = 6 + =耳4■马q +乌幷第

- G3+ R5

-G, +冯q +号也G1+耳巴尺G.

电路图如下（来自参考资料）

五、四位二进制串行进位加法器电路图如下

C

一

V

1

叢噩

S

葛詩