LED倒装工艺流程分析
LED倒装工艺流程分析
近年来LED在电视机背光、手机、和平板电脑等方面的应用也迎来了爆发式的增长，LED具有广阔的应用发展前景。
倒装LED技术的发展及现状
倒装技术在LED领域上还是一个比较新的技术概念，但在传统IC行业中已经被广泛应用且比较成熟，如各种球栅阵列封装（BGA）、芯片尺寸封装（CSP）、晶片级芯片尺寸封装（WLCSP）等技术，全部采用倒装芯片技术，其优点是生产效率高、器件成本低和可靠性高。
倒装芯片技术应用于LED器件，主要区别于IC在于，在led芯片制造和封装过程中，除了要处理好稳定可靠的电连接以外，还需要处理光的问题，包括如何让更多的光引出来，提高出光效率，以及光空间的分布等。
针对传统正装LED存在的散热差、透明电极电流分布不均匀、表面电极焊盘和引线挡光以及金线导致的可靠性问题，1998年，J.J.Wierer等人制备出了1W倒装焊接结构的大功率AlGaInN-LED蓝光芯片，他们将金属化凸点的AIGalnN芯片倒装焊接在具有防静电保护二极管(ESD)的硅载体上。
测试结果表明，在相同的芯片面积下，倒装led芯片（FCLED）比正装芯片有着更大的发光面积和非常好的电学特性，在200-1000mA的电流范围，正向电压（VF）相对较低，从而导致了更高的功率转化效率。
2006年，O.B.Shchekin等人又报道了一种新的薄膜倒装焊接的多量子阱结构的LED（TFFC-LED）。所谓薄膜倒装LED，就是将薄膜LED与倒装LED的概念结合起来。
在将LED倒装在基板上后，采用激光剥离（Laser lift-off）技术将蓝宝石衬底剥离掉，然后在暴露的N型GaN层上用光刻技术做表面粗化。
随着硅基倒装芯片在市场上销售，逐渐发现这种倒装LED芯片在与正装芯片竞争时，其成本上处于明显的劣势。
由于LED发展初期，所有封装支架和形式都是根据其正装或垂直结构LED 芯片进行设计的，所以倒装LED芯片不得不先倒装在硅基板上，然后将芯片固定在传统的支架上，再用金线将硅基板上的电极与支架上的电极进行连接。
使得封装器件内还是有金线的存在，没有利用上倒装无金线封装的优势；而且还增加了基板的成本，使得价格较高，完全没有发挥出倒装LED芯片的优势。
为此，最早于2007年有公司推出了陶瓷基倒装led封装产品。这一类型的产品，陶瓷既作为倒装芯片的支撑基板，也作为整体封装支架，实现整封装光源的小型化。
这一封装形式是先将倒装芯片焊接（Bonding）在陶瓷基板上，再进行荧光粉的涂覆，最后用铸模（Molding）的方法制作一次透镜，这一方法将LED芯片和封装工艺结合起来，降低了成本。
这种结构完全消除了金线，同时散热效果明显改善，典型热阻<10℃/W，明显低于传统的K2形式的封装（典型10-20℃/W）。
随着倒装技术的进一步应用和发展，2012年开始，出现了可直接贴装（Direct Attach，DA）倒装芯片；随后几年，各个公司都开始研发和推出这一类型的倒装芯片。
该芯片在结构上的变化是，将LED芯片表面的P、N两个金属焊盘几何尺寸做大，同时保证两个焊盘之间的间距足够，这样使得倒装的LED芯片能够在陶
瓷基板上甚至是PCB板上直接贴片了，使40mil左右的倒装芯片焊盘尺寸能够
到达贴片机的贴片精度要求，简化了芯片倒装焊接工艺，降低了整体成本。
至目前为止（2014年中）倒装DA芯片已基本成熟，市场销售量逐步增加，未来将会成为大功率led芯片的主流。
在直接贴装DA芯片基础上，2013年开始发展出了白光芯片（部分公司称
为免封装或无封装）产品。它是在倒装DA芯片制造过程中同时完成了荧光粉的涂敷，应用时可在PCB上直接进行贴片，完全可以当作封装光源直接应用。
其优势是LED器件体积小，芯片直接贴片可以减少散热的界面，进一步降
低了热阻，散热性能进一步提高。到目前为止，白光芯片仍然处于研发阶段，
市场的应用还不成熟，需要大家共同努力，推动白光芯片技术和应用的发展。
倒装LED芯片的制作工艺
倒装LED芯片的制作工艺流程，总体上可以分为LED芯片制作和基板制造
两条线，芯片和基板制造完成后，将LED芯片倒装焊接在基板表面上，形成倒
装LED芯片。
蓝宝石衬底和GaN外延工艺技术
对于倒装芯片来说，出光面在蓝宝石的一侧，因此在外延之前，制作图形
化的衬底（PSS），将有利于蓝光的出光，减少光在GaN和蓝宝石界面的反射。因此PSS的图形尺寸大小、形状和深度等都对出光效率有直接的影响。在实际
开发和生产中需要针对倒装芯片的特点，对衬底图形进行优化，使出光效率最高。
在GaN外延方面，由于倒装芯片出光在蓝宝石一侧，其各层的吸光情况与
正装芯片有差异，因此需要对外延的缓冲层（Buffer）、N-GaN层、多层量子
阱（MQW）和P型GaN层的厚度和掺杂浓度进行调整，使之适合倒装芯片的出光要求，提高出光效率，同时适合倒装芯片制造工艺的欧姆接触的需要。
倒装芯片与正装芯片的圆片制作过程大致相同，都需要在外延层上进行刻蚀，露出下层的N型GaN；然后在P和N极上分别制作出欧姆接触电极，再在
芯片表面制作钝化保护层，最后制作焊接用的金属焊盘。
与正装芯片相比，倒装芯片需要制作成电极朝下的结构。这种特殊的结构，使得倒装芯片在一些工艺步骤上有特殊的需求，如欧姆接触层必须具有高反射率，使得射向芯片电极表面的光能够尽量多的反射回蓝宝石的一面，以保证良
好的出光效率。
倒装芯片的版图也需要根据电流的均匀分布，做最优化的设计。由于圆片
制作工艺中，GaN刻蚀（Mesa刻蚀）、N型接触层制作、钝化层制作、焊接金
属PAD制作都与正装芯片基本相同，这里就不详细讲述了，下面重点针对倒装
芯片特殊工艺进行简单的说明。
在LED芯片的制作过程中，欧姆接触层的工艺是芯片生产的核心，对倒装
芯片来说尤为重要。欧姆接触层既有传统的肩负起电性连接的功能，也作为反
光层的作用。
在P型欧姆接触层的制作工艺中，要选择合适的欧姆接触材料，既要保证
与P型GaN接触电阻要小，又要保证超高的反射率。此外，金属层厚度和退火
工艺对欧姆接触特性和反射率的影响非常大，此工艺至关重要，其关系到整个LED的光效、电压等重要技术参数，是倒装LED芯片工艺中最重要的一环。
目前这层欧姆接触层一般都是用银（Ag）或者银的合金材料来制作，在合
适的工艺条件下，可以获得稳定的高性能的欧姆接触，同时能够保证欧姆接触
层的反射率超过95%。
倒装LED芯片后段制程
与正装LED芯片一样，圆片工艺制程后，还包括芯片后段的工艺制程，其
工艺流程如图7所示，主要包括研磨、抛光、切割、劈裂、测试和分类等工序。这里工序中，唯一有不同的是测试工序，其它工序基本与正装芯片完全相同，
这里不再赘述。
倒装芯片由于出光面与电极面在不同方向，因此在切割后的芯片点测时，
探针在LED正面电极上扎针测量时，LED的光是从背面发出。要测试LED的光
特性（波长、亮度、半波宽等），必须从探针台的下面收光。
因此倒装芯片的点测机台与正装点测机台不同，测光装置（探头或积分球）必须放在探针和芯片的下面，而且芯片的载台必须是透光的，才能对光特性进
行测试。
所以，倒装芯片的点测机台需要特殊制造或改造。本文由中国标识网收集
整理,更多信息请访问标识商学院。
新型垂直结构氮化镓基半导体LED生产工艺
新型垂直结构氮化镓基半导体LED生产工艺 大功率半导体发光二极管具有取代白炽灯的巨大前途，但是，首先要解决技术上的问题。半导体发光二极管的几何结构包括两类：横向结构和垂直结构。以蓝宝石为生长衬底的横向结构的大功率氮化镓基半导体发光二极管的主要问题包括散热效率低，电流拥塞，电流密度低，和生产成本高。为解决横向结构的大功率氮化镓基半导体发光二极管的散热问题，倒装焊技术被提出。但是，倒装焊技术工艺复杂，生产成本高，以碳化硅晶片为原始生长衬底的传统的垂直结构的氮化镓基半导体发光二极管的两个电极分别在生长衬底的两侧，具备优良的散热效率，电流分布均匀，电流拥塞改善，电流密度增大，充分利用发光层的材料等优点。但是，碳化硅晶片成本极高。以蓝宝石为原始生长衬底的传统的垂直结构的氮化镓基半导体发光二极管的两个电极分别在支持衬底的两侧，该发光二极管具备散热效率高，电流分布均匀，电流拥塞改善，电流密度增大充分利用发光层的材料，光取出效率提高等优点。蓝宝石是电绝缘材料，因此需要剥离生长衬底。但是，剥离技术尚不成熟，有待进一步完善。因此，需要新型垂直结构的氮化镓基半导体发光二极管及其低成本的批量生产的工艺方法，同时避免上面提到的缺点。 新型垂直结构的氮化镓基半导体发光二极管的第一电极和第二电极分别层叠在氮化镓基外延层的两侧，因此具有传统的垂直结构的氮化镓基半导体发光二极管的优点。 新型垂直结构的氮化镓基半导体发光二极管的第一电极和第二电极层叠在生长衬底的同一侧，因此，不需要剥离生长衬底。 新型垂直结构的氮化镓基半导体发光二极管的低成本的批量生产的主要工艺步骤如下：在生长衬底上，层叠中间媒介层，生长氮化镓基外延层，在氮化
芯片制造倒装焊工艺与设备解决方案
倒装键合（Flip Chip）工艺及设备解决方案 前言：倒装芯片在产品成本、性能及满足高密度封装等方面体现出优势，它的应用也渐渐成为主流。由于倒装芯片的尺寸小，要保证高精度高产量高重复性，这给我们传统的设备及工艺带来了挑战。 器件的小型化高密度封装形式越来越多，如多模块封装 （ MCM ）、系统封装（ SiP ）、倒装芯片（ FC=Flip-Chip ）等应用得越来越多。这些技术的出现更加模糊了一级封装与二级装配之间的界线。毋庸置疑，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。 由于倒装芯片比BGA或CSP具有更小的外形尺寸、更小的球径和球间距，它对植球工艺、基板技术、材料的兼容性、制造工艺，以及检查设备和方法提出了前所未有的挑战。 一．倒装芯片焊接的概念 倒装芯片焊接（Flip-chip Bonding）技术是一种新兴的微电子封装技术，它将工作面（有源区面）上制有凸点电极的芯片朝下，与基板布线层直接键合。一般来说，这类器件具备以下特点： 1. 基材是硅； 2. 电气面及焊凸在器件下表面； 3. 球间距一般为 4-14mil 、球径为 2.5-8mil 、外形尺寸为 1 -27mm ； 4. 组装在基板上后需要做底部填充。 其实，倒装芯片之所以被称为“倒装”，是相对于传统的金属线键合连接方式（Wire Bonding）与植球后的工艺而言的。传统的通过
金属线键合与基板连接的芯片电气面朝上（图1），而倒装芯片的电气面朝下（图2），相当于将前者翻转过来，故称其为“倒装芯片”。在圆片（Wafer）上芯片植完球后（图3），需要将其翻转，送入贴片机以便于贴装，也由于这一翻转过程而被称为“倒装芯片”。 图1 图2 图3 倒装芯片在1964年开始出现，1969年由IBM发明了倒装芯片的C4工艺（Controlled Collapse Chip Connection可控坍塌芯片联接）。过去只是比较少量的特殊应用，近几年倒装芯片已经成为高性能封装的互连方法，它的应用得到比较广泛快速的发展。目前倒装芯片主要应用在Wi-Fi、SiP、MCM、图像传感器、微处理器、硬盘驱动器、医用传感器，以及RFID等方面（图4）。
倒装焊工艺bumping
BUMPING INTRODUCTION
BUMPING INTRODUCTION Bumping process introduction Domestic Bumping industry Reflow machine
Wafer bumping: planting ball on wafer pad Application: advanced package (BGA &WLP&CSP…..) Wafer bumps -gold bums -solder bumps -plating bumps -stencil printing bumps -solder ball attach
Methods of wafer bumping for flip chip Gold bumping (plated) Solder bumping (plated) Gold ball (stud) bumps (gold wire micro weld) Solder ball bumps placement Stencil Printed solder bumping
Solder bumping process is accomplished in a foundry-like processing setting. The bumps are generally made of lead, tin, or a combination of both. Solder Bumping process flow
?gold ball bumping is truly an extension of the wire bonding process. Wire bonding.Gold (stud) bumps Bumping process introduction
Flip-Chip倒装焊芯片原理
（Flip-Chip）倒装焊芯片原理 Flip Chip既是一种芯片互连技术，又是一种理想的芯片粘接技术．早在30年前IBM公司已研发使用了这项技术。但直到近几年来，Flip-Chip已成为高端器件及高密度封装领域中经常采用的封装形式。今天，Flip-Chip封装技术的应用范围日益广泛，封装形式更趋多样化，对Flip-Chip封装技术的要求也随之提高。同时，Flip-Chip也向制造者提出了一系列新的严峻挑战，为这项复杂的技术提供封装，组装及测试的可靠支持。以往的一级封闭技术都是将芯片的有源区面朝上，背对基板和贴后键合，如引线健合和载带自动健全（ＴＡＢ）。ＦＣ则将芯片有源区面对基板，通过芯片上呈阵列排列的焊料凸点实现芯片与衬底的互连．硅片直接以倒扣方式安装到ＰＣＢ从硅片向四周引出Ｉ／Ｏ，互联的长度大大缩短，减小了ＲＣ延迟，有效地提高了电性能．显然，这种芯片互连方式能提供更高的Ｉ／Ｏ密度．倒装占有面积几乎与芯片大小一致．在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装。 Flip chip又称倒装片，是在I/O pad上沉积锡铅球，然后将芯片翻转佳热利用熔融的锡铅球与陶瓷机板相结合此技术替换常规打线接合，逐渐成为未来的封装主流，当前主要应用于高时脉的CPU、 GPU(GraphicProcessor Unit)及Chipset 等产品为主。与COB相比，该封装形式的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上Flip chip已达到顶峰，特别是它可以采用类似SMT技术的手段来加工，因此是芯片封装技术及高密度安装的最终方向。 倒装片连接有三种主要类型Ｃ４(Controlled Collapse Chip Connection)、ＤＣＡ(Direct chip attach)和ＦＣＡＡ(Flip Chip Adhesive Attachement)。 Ｃ４是类似超细间距ＢＧＡ的一种形式与硅片连接的焊球阵列一般的间距为0.23、0.254mm。焊球直径为0.102、0.127mm。焊球组份为97Pb/3Sn。这些焊球在硅片上可以呈完全分布或部分分布。 由于陶瓷可以承受较高的回流温度，因此陶瓷被用来作为Ｃ４连接的基材，通常是在陶瓷的表面上预先分布有镀Au或Sn的连接盘，然后进行Ｃ４形式的倒装片连接。Ｃ４连接的优点在于： １）具有优良的电性能和热特性 ２）在中等焊球间距的情况下，Ｉ／Ｏ数可以很高３）不受焊盘尺寸的限制 ４）可以适于批量生产
倒装焊工艺简介
随着超导量子比特技术的进一步发展，实验上需要可以表面误码差校正以及更复杂的高保真量子电路[1-2]。相关报道介绍了一些平面二维阵列的设计[3-5]，但是这几种现行的设计方案中控制布线和读出电路往往使得量子比特数目与器件高保真度这二者与不能同时兼顾。例如，二维阵列的X mon单量子位就需要利用电容耦合到四个最近量子比特和读出谐振腔，此外还要考虑XY驱动线的设计[6]。多层膜加工工艺是解决这个问题的一种直观的方案[7]，但是该方案中制备的量子比特基片上制备的绝缘层会造成额外的退相干，从而影响量子比特的特性[8]。目前国际上解决上述困难的主流方法是通过将器件分离成两部分，其中一部分是密集的布线基片并在该基片上制备绝缘层，另一部分上制备量子比特而不生长大面积的绝缘层，随后将这两种基片通过倒装焊工艺结合起来形成一种同时满足多量子比特数目与高保真度的量子比特器件。 该种工艺已经在半导体工业中得到了广泛的应用，从手机到大型强子对撞机都有应用[9]。而在低温技术中的应用还较少。该工艺对两部分基片的连接部分提出了如下的要求： 1.连接材料应是常规的量子比特制备工艺中常用的并可以与现有的量子比特制备工艺兼容。 2.谐振腔的可加工数量与质量必须达到高要求。（在布线基片上需加工数百个高Q值的谐振腔）。 3.在极低温的条件下可以保证两部分的联通。 4.可以在不高的温度与大气压下进行两部分基片的连接，以避免退火改变约瑟夫森结临界电流[10]。 5.两部分基片的连接部分必须在测量条件下进入超导态，以保证芯片之间的无损连接与避免局部生热破坏测量条件。 6.相互连接偏置线临界电流应大于5nA，以保证可以进行实验测量。 铟的临界温度相对较高为3.4K，室温铟焊接工艺也是一种在半导体工业中较为成熟的技术[11]，而在量子比特的加工工艺中高纯度的铟可以通过常用的热蒸发工艺生长在指定的位置，因此基片之间连接材料可选高纯铟。 但是，由于量子比特的基底金属常用铝，而铝和铟接触层会形成交叠层[12]影响量子比特的性能，因此热蒸发的时候必须在铝基底上生长氮化钛介质缓冲层以防止上述现象的出现，氮化钛的临界温度高达5.64K，并且是一种高相干性能的量子比特材料[13，14]。