基于Cadence的数据采集系统信号完整性仿真与优化

李鹏飞，孟令军，乔文生，于磊

【摘要】【摘要】主要介绍高速数据采集系统工作原理以及设计中存在的信号完整性问题，使用EDA工具Cadence设计数据采集的印制板。通过Cadence 软件建立关键信号拓扑结构，进行串扰、布线等与信号质量相关的参数仿真，从仿真波形中可以测量出与信号时序相关的参数，根据仿真结果对PCB板布线进行优化，总结出部分设计规则。

【期刊名称】电视技术

【年(卷),期】2013(037)003

【总页数】5

【关键词】【关键词】信号完整性;数据采集;FPGA;Cadence

20世纪70年代初发展起来的新型半导体集成光电器件，经过30多年的发展，IC输出开关速度不断提高，电子系统的规模越来越大，工作频率不断提高，信号传输速度也越来越快，为了保证信号传输的质量，出现了对信号完整性的考虑和设计上的优化。另外，对低功耗的高速信号传输器件(如FPGA)常见的内核电压为1.2 V，对外界环境的要求也越来越高，如系统能容忍的噪声裕量，这也突出了信号完整性问题。对于高速数据采集系统，数字逻辑电路的频率达到或超过50 MHz，信号传输速度较高，延迟等就相对减少，建立时间、保持时间均在皮秒级［1］，从而增加了设计的复杂度。因此在高速数据采集系统设计时采用了对关键信号进行信号完整性的仿真，保证关键信号的传输质量，从而得出更为合理的设计。本设计采用具有较强高速信号仿真功能的Cadence软件，完成叠层参数、信号拓扑结构的建立以及布线等造成的影响、信号间的串