数字逻辑第四版白中英第三章
第三章时序逻辑
3.1 锁存器
3.2 触发器
3.3 寄存器和移位寄存器
3.4 计数器
3.5 定时脉冲产生器
3.6 同步时序逻辑分析
3.7 同步时序逻辑设计
返回目录
3.1 锁存器
3.1.1 锁存器的基本特性
3.1.2 基本SR锁存器
3.1.3 门控SR锁存器
3.1.4 门控D锁存器
3.1.1 锁存器的基本特性
图3.1
3.1.2 基本SR锁存器
图3.2
图3.3
图3.4
3.1.3 门控SR锁存器
图3.5
图3.6
3.1.4 门控D锁存器
图3.7图3.8
3.2 触发器
3.2.1 SR触发器
3.2.2 D触发器
3.2.3 JK触发器
3.2.4 触发器的应用和时间参数
图3.9 三种形式的触发器逻辑符号
3.2.1 SR触发器
图3.10
图3.11
图3.12
图3.13（a)
图3.14
图3.15 正沿JK触发器
图3.16
图3.17 JK触发器状态转换图
图3.18 触发器强置输入端
图3.19
数字逻辑(第六版 白中英)课后习题答案
第七章 A/D 转换与D/A 转换 1 ADC ：模/数转换器analogue digital converter ； DAC ：数/模转换器 digital analogue converter ； DSP ：数字信号处理器 digital signal processor 。 2. 3. 4
答：二进制编码0011来自ADC 输出，它通过丢失台阶来指示。可能情况下，转换器的输出“3”被粘住在不活动的状态（低电平）。 5. 由电路图知，R 0是输入二进制吗最低位对应的权电阻，所以有 V V K K V K R R K R D V R R V K R R K R R K R R o f i i i REF f o 0625.4)212121(2 5105代入得： ,10,5其中,22,108/,204/,402/023333 03030201-=?+?+??ΩΩ-=Ω==Ω=??-=Ω==Ω==Ω==∑= 6. （1）8为D/A 转换器的最小输出电压增量，即是数字量00000001对应的模拟电压量，或数字量每增加一个单位，输出模拟电压的增加量。输入代码01001101对应的模拟电压为： Vo ＝0.02(26+23+22+20)＝1.54 V （2）8位转换器的分辨率百分数为： %3922.0%100121 8 =?- （3）若要求D/A 转换器的精度小于0.25%，则其分辨率应小于0.5%，因此，这一8位D/A 转换器可满足系统的精度要求。 7. （1）仅最高位接通时，R 10提供的电流为 mA V I 11010103 10=Ω?= 由于最高位电阻的容差所造成的电流误差为： A mA μ5.0%)05.0(1±=±? （2）首先求最低位电阻的阻值 Ω=-?=M R R 12.51210101 仅最低位接通时，R1提供的电流为 A V I μ953.11012.5106 1=Ω?= 最低位造成的电流误差为： A A μμ009765.0%)5(953.1±=±? 对于权电阻网络的D/A 转换器，数字量的位数越多，高低位权电阻的阻值相差越大；相同容 差下，由于各电阻所在位的权值不同，所引入的误差相差也越大。
数字逻辑_习题四_答案
习题四部分习题参考答案 4.1 将下列函数简化，并用与非门和或非门画出逻辑电路图。& （3）C B C A D C A B A D C B A F +++=),,,( 解：化简得F=C B C A B A ++ F 的与非式为：F=C B C A B A ?? ，逻辑电路图如图1所示。 F 的或非式为：F=C B A C B A C B A ABC F +++++=+=，逻辑电路 图如图2所示。 图1 图2 4.3分析图4.59所示的逻辑电路图，并说明其逻辑功能。 解：（1）由逻辑电路图写出逻辑表达式并化简可得： D C D B D C D B F D BC D C B D C A D BC D C B D C A F CD ABD CD ABD F +=?=++=??=+=?=012 （2）根据逻辑表达式，其逻辑功能如表所示。 1 C 1 & 1 & & & & & & A B ≥1 0 ≥1 ≥1 ≥1 A C B ≥1 ≥1 F
由真值表可知，DCBA 表示的二进制数，当该值小于等于5，F0＝1，当当该值小于等于10，大于5，F1＝1，当该值小于等于15，大于10，F2=1。 4.4 试分析图4.60 所示的码制转换电路的工作原理 答：①写出逻辑表达式 001G B B =⊕ 112G B B =⊕ 223G B B =⊕ 33G B = D C B A F2 F1 F0 输 入 输 出 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0
第三章《数字逻辑》(第二版)习题答案
第三章 1．根据所采用的半导体器件不同，集成电路可分为哪两大类?各 自的主要优缺点是什么? 解答 双极型集成电路：采用双极型半导体器件作为元件.主要特点是速度快、 负载能力强，但功耗较大、集成度较低。 单极型集成电路：指MOS集成电路，采用金属-氧化物半导体场效应管 (Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件.MOS型集成电 路的特点是结构简单、制造方便、集成度高、功耗低， 但速度较慢。 2.简述晶体二极管的静态特性? 解答 “正向导通（相当于开关闭合），反向截止（相当于开关断开）”,硅管正向压降约0.7伏，锗管正向压降约0.3伏。 3．晶体二极管的开关速度主要取决于什么? 解答 晶体二极管的开关速度主要取决于反向恢复时间（二极管从正向导通到反向截止所需要的时间）和 开通时间（二极管从反向截止到正向导通所需要的时间）。相比之下，开通时间很短，一般可以忽略不计。因此，影响二极管开关速度的主要因素是反向恢复时间。 4.数字电路中，晶体三极管一般工作在什么状态? 解答 数字电路中，晶体三极管一般工作在“截止状态”（相当于开关断开）
和“饱和导通状态”（相当于开关闭合）。 5．晶体三极管的开关速度取决于哪些因素? 解答 晶体三极管的开关速度主要取决于开通时间t on（三极管从截止状态到饱和状态所需要的时间）和关闭时间t off （三极管从饱和状态到截止状态所需要的时间），它们是影响电路工作速度的主要因素。 6. TTL与非门有哪些主要性能参数? 解答 TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。 7.OC门和TS门的结构与一般TTL与非门有何不同?各有何主要应用? 解答 OC门:该电路在结构上把一般TTL与非门电路中的T3、D4去掉，令T4的集电极悬空，从而把一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。OC门可以用来实现“线与”逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。 TS门: 该电路是在一般与非门的基础上，附加使能控制端EN和控制电路构成的。在EN有效时为正常 工作状态，在EN无效时输出端被悬空，即处于高阻状态。TS门主要应用于 数据与总线的连接，以实现总线传送控制，它既可用于单向数据传送，也可用于双向数据传送。 8.有两个相同型号的TTL与非门，对它们进行测试的结果如下：
《数字逻辑》(白中英)(第六版)习题解答
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110 0.9475=0.1001 0100 0111 0101 4、一个电路有三个输入端A、B、C，当其中有两个输入端为高电平时，输出X
为高电平，试列出真值表，并写出X 的逻辑表达式。 [解]： 先列出真值表，然后写出X 的逻辑表达式 C AB C B A BC A X ++= 5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明： 所以由真值表得证。
数字逻辑武汉工程大学第四版
武汉工程大学数学逻辑答案 第3章 组合逻辑电路 3.1解题指导 例3-1 试写出图3-1所示电路输出F 的表达式。74148为优先编码器。其功能见表3-1所示。 表3-1 74148的真值表 解：图3-1中电路的74148的70~I I 虽然都接地，但只对7I 编码，74151的A 2A 1A 0等于74148的012A A A 等于000，使F =D 0=A 。 例3-2 试分析图3-2所示电路的逻辑功能。 图3-1 例3-1逻辑图 B A 0 5图3-2 例3-2 的逻辑图
解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。AB =00时，00=F 1321===F F F 。 若此时CD =00，则F =D 0=0；而CD ≠00时，F ≠D 0，F =1。故该电路的功能为AB =CD 时，输出F =0，AB ≠CD 时，F =1。 例3-3人类有四种基本血型—A 、B 、AB 、O 型。输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。 解：用变量A 、B 、C 、D 表示输血者、受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。得到血型与二进制数间的对应关系，从而得到真值表如表3-2所示。 血型与二进制数对应关系 表 由真值表画出卡诺图如图3-3所示。 由卡诺图得表达式如下：C B CD D A B A C B CD D A B A F ???=+++= 由表达式画出逻辑图如图3-4所示。 B O A B
《数字逻辑》(白中英)(第六版)习题解答教学提纲
《数字逻辑》(白中英)(第六版)习题解 答
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110
0.9475=0.1001 0100 0111 0101 4、一个电路有三个输入端A 、B 、C ，当其中有两个输入端为高电平时，输出X 为高电平，试列出真值表，并写出X 的逻辑表达式。 [解]： 先列出真值表，然后写出X 的逻辑表达式 C AB C B A BC A X ++= 5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明：
数字逻辑(第六版 白中英)课后习题
第四章习题答案1.设计4个寄存器堆。 解： 寄存器组 2. 设计具有4个寄存器的队列。 解： 输入数据输出数据 3．设计具有4个寄存器的堆栈 解：可用具有左移、右移的移位寄存器构成堆栈。
栈顶 SR 1 SR 2 SR 3 输入数据 输出数据 压入弹出 4．SRAM 、DRAM 的区别 解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM 拥有更高的密度，常常用于PC 中的主存储器。 SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。SRAM 常常用于高速缓冲存储器，因为它有更高的速率； 5. 为什么DRAM 采用行选通和列选通 解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。 6. 用ROM 实现二进制码到余3码转换 解： 真值表如下： 8421码 余三码 B 3B 2 B 1 G 3G 2G
数字逻辑第三章
第三章门电路 1 : 下列哪个逻辑门可以双向传输数据 A:OD门 B:三态门 C:传输门 D:OC门 您选择的答案: 正确答案：C 知识点：传输门可以双向传输数据 ---------------------------------------------------------------------------- 2 : 下列哪个逻辑门可以输出并联使用 A:卤门 B:三态门 C:传输门 D:OC门 您选择的答案: 正确答案：D 知识点：OC门输出并联使用形成“线与”关系 ---------------------------------------------------------------------------- 3 : 下列哪个逻辑门有三种状态 A:OD门 B:三态门 C:传输门 D:OC门 您选择的答案: 正确答案：B 知识点：三态门有高电平、低电平、高阻态三种状态 ---------------------------------------------------------------------------- 4 : 下列哪个逻辑门可以实现吸收大负载电流功能 A:卤门 B:三态门 C:传输门 D:OD门 您选择的答案: 正确答案：D 知识点：OD门输出并联使用形成“线与”关系，可以实现吸收大负载电流功能---------------------------------------------------------------------------- 5 : VIH表示什么含义 A:输出低电平
B:输入高电平 C:输出高电平 D:输入低电平 您选择的答案: 正确答案：B 知识点：I即input,表示输入；H即high，表示高电平 ---------------------------------------------------------------------------- 6 : VIL表示什么含义 A:输出低电平 B:输入高电平 C:输出高电平 D:输入低电平 您选择的答案: 正确答案：D 知识点：I即input,表示输入；L即low，表示低电平 ---------------------------------------------------------------------------- 7 : VOH表示什么含义 A:输出低电平 B:输入高电平 C:输出高电平 D:输入低电平 您选择的答案: 正确答案：C 知识点：O即output,表示输出；H即high，表示高电平 ---------------------------------------------------------------------------- 8 : VOL表示什么含义 A:输出低电平 B:输入高电平 C:输出高电平 D:输入低电平 您选择的答案: 正确答案：A 知识点：O即output,表示输出；L即low，表示低电平 ---------------------------------------------------------------------------- 9 : TTL反向器输入悬空时输出是什么状态 A:低电平 B:高电平 C:高阻态 D:不确定
白中英版 数字逻辑 第二章答案
第二章 组合逻辑 1. 分析图中所示的逻辑电路，写出表达式并进行化简 2. 分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明 F 与 A 、B 的关系。 F1= F2= F=F 1F 2= B F = AB + B = AB F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC 1 S B BS A ++3 2 S B A ABS +1 S B BS A ++
3. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能。 解： F1== 真值表如下： 当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0 F2= 真值表如下： C B BC A C AB C B A +++ABC C B A C B A ++A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 001101 00AC BC AB C A C B B A ++=++
当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。 4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。 解：F= 只有当变量A0~A15全为0时，F = 1；否则，F = 0。 因此，电路的功能是判断变量是否全部为逻辑“0”。 5. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能 解： 真值表如下： 因此，这是一个四选一的选择器。 6. 下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？ 解： A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 000011 111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=
数字逻辑 白中英 第六版 答案
第六章习题答案 1现有D触发器组成的三个n位寄存器，需要连接起来传送数据。当控制信号S a有效时，执行（Ra）→Rc的操作；当控制信号S b有效时，执行（R b）→R C的操作。试写出连接电路的逻辑表达式，并画出逻辑电路图。解： Rc = Ra·Sa·LDC + Rb·Sb·LDC 2 现有D触发器组成的四个8位寄存器，要求它们之间实现数据传送，试设计连接电路。 解： BUS 3 ALU的输出端一般带有一个移位器，其功能为：①ALU输出正常传送；②ALU输出左移1位（ALU i+1）传送；③ALU输出右移一位（ALU i-1）传送。试设计移位器的逻辑电路。 解：
4 一个系统有A,B两条总线，为了接收来自任何一条总线上的数据并驱动任何一条总线，需要一个总线缓冲寄存器。请用D触发器和三态门设计一个总线缓冲寄存器。 解： 5 试构造能完成下列程序操作的ASM图： （a）if X = N, then … 。 （b）if X≠N, then …, else …。 解：
（c）for X from A to B, step C, do… 。解：
（d）while X = Y, do …。 解： （e）if X > N OR X < O, then …, else …。解：
6 有一个数字比较系统，它能对两个8位二进制进行比较。其操作过程如下：先将两个8位二进制数存入寄存器A和B, 然后进行比较，最后将大数移入寄存器A中。要求： ⑴画出此系统方框图，并构造ASM流程图。 ⑵设计一个计数器型控制器。 解：（1）
②状态转移真值表
数字逻辑第三章课后答案
3-1 首先进行逻辑抽象。题目中输入为10个十进制数据，设为I 0到I 9。输出为四位的8421码，设为Y 0到Y 3。由此得系统框图为： 接着进行逻辑分析。假设输入数据中，I 9的优先权最高，I 0最低。则真值表为： 根据真值表，得逻辑函数表达式为： 899893I I I I I Y +=?+= 9 849859869879876549876598769872I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y ??+??+??+??=?????+????+???+??= 9 854329854398698798765432987654398769871I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y ?????+????+??+??=???????+??????+???+??= 8 6421864386587998765432198765439876598790I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I Y ????+???+??+?+=????????+??????+????+??+= 最后，采用数据流描述方法，根据逻辑函数表达式，得VHDL 描述的程序： 实体： library IEEE;
use IEEE.std_logic_1164.all; entity encoder8421 is port( I: in std_logic_vector(0 to 9); Y: out std_logic_vector(3 downto 0) ); end encoder8421; 结构体： architecture encoder8421a of encoder8421 is signal tmp1,tmp2,tmp3: std_logic; begin Y(3)<=I(8) or I(9); tmp1<=(not I(8)) and (not I(9)); Y(2)<=(I(7) or I(6) or I(5) or I(4)) and tmp1; tmp2<=(not I(4)) and (not I(5)); Y(1)<=( I(7) or I(6) or (I(3) and tmp2) or (I(2) and (not I(3)) and tmp2)) and tmp1; tmp3<=(not I(8)) and (not I(6)); Y(0)<=I(9) or (I(7) and (not I(8))) or (I(5) and tmp3) or (I(3) and (not I(4)) and tmp3) or (I(1) and (not I(2)) and (not I(4)) and tmp3); end encoder8421a; 3-3 首先进行逻辑抽象。题目中输入为一组4位的二进制数，设为A3 A2A1A0。4位二进制代码从0000~1111共16个码字，因此，输出是输入对应的16个信号，用Y15~Y0表示。由此得系统框图为： A A 15 0 接着进行逻辑分析。当译码器的输入是0000时，Y0有效，输入是0001时，Y1有效。依次类推，得到对应的真值表：
数字逻辑白中英第六版习题解答完整版
数字逻辑白中英第六版 习题解答 标准化管理处编码[BBX968T-XBB8968-NNJ668-MM9N]
《数字逻辑》（白中英）（第六版） 习题解答 第1章开关理论基础 1、将下列十进制数化为二进制数和八进制数： 十进制二进制八进制 49 110001 61 53 110101 65 127 1111111 177 635 1173 2、将下列二进制数转换成十进制数和八进制数： 二进制十进制八进制 1010 10 12 111101 61 75 1011100 92 134
101111 47 57 01101 13 15 3、将下列十进制数转换成8421BCD码： 1997=0001 1001 1001 0111 =0110 0001 0010 = 0100 0001 0110 = 0100 0111 0101 4、一个电路有三个输入端A、B、C，当其中有两个输入端为高电平时，输出X为高电平，试列出真值表，并写出X的逻辑表达式。 [解]：先列出真值表，然后写出X的逻辑表达式
5、求下列函数的值： 当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1 当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=0 6、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。 证明：
数字设计原理与实践_第四版_课后习题答案
第1章习题参考答案: 1-6一个电路含有一个2输入与门（AND2），其每个输入/输出端上都 连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该 电路简化？ 解：电路图和真值表如下： 由真值表可以看出，该电路与一个2输入或门（OR2）相同。 第2章习题参考答案: 2.2将下面的八进制数转换成二进制数和十六进制数。 (a)12348=10100111002=29C16 (b)1746378=11111001100111112=F99F16 (c)3655178=111101011010011112=1EB4F16 (d)25353218=101010111010110100012=ABAD116 (e)7436.118=111100011110.0010012=F1E.2416 (f)45316.74748=100101011001110.11110011112=4ACE.F2C16 2.3将下面的十六进制数转换为二进制数和八进制数。 (a)102316=10000001000112=100438 (b)7E6A16=1111110011010102=771528
(c)ABCD16=10101011110011012=1257158 (d)C35016=11000011010100002=1415208 (e)9E36.7A16=1001111000110110.011110102=117066.3648 (f)DEAD.BEEF16=1101111010101101.10111110111011112 =157255.5756748 2.5将下面的数转换成十进制数。 (a)11010112=107(b)1740038=63491(c)101101112=183 (d)67.248=55.3125(e)10100.11012=20.8125(f)F3A516= 62373 (g)120103=138(h)AB3D16=43837(i)71568=3694 (j)15C.3816=348.21875 2.6完成下面的数制转换。 (a)125=11111012(b)3489=66418(c)209=110100012 (d)9714=227628(e)132=100001002(f)23851=5D2B16 (g)727=104025(h)57190=DF6616(i)1435=26338 (j)65113=FE5916 2.7将下面的二进制数相加，指出所有的进位： (a)S：1001101C：100100 (b)S:1010001C:1011100
数字逻辑第六版白中英课后习题答案
第四章习题答案 1.设计4个寄存器堆。 解： 2. 设计具有4个寄存器的队列。 解： 3．设计具有4个寄存器的堆栈 解：可用具有左移、右移的移位寄存器构成堆栈。 4．SRAM、DRAM的区别 解：DRAM表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM拥有更高的密度，常常用于PC中的主存储器。 SRAM是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM要快。SRAM常常用于高速缓冲存储器，因为它有更高的速率； 5. 为什么DRAM采用行选通和列选通 解：DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS有效选中某一行时，该行的所有存储体单元进行刷新。 6. 用ROM实现二进制码到余3码转换 解：真值表如下： 8421码余三码 B B2B1B0G G2G1G0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 10 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 最小项表达式为： G=∑)9,8,7,6,5(G2=∑)9,4,3,2,1(G1=∑)8,7,4,3,0(G0=∑)8,6,4,2,0( 33 3
《数字逻辑》(白中英)(第六版)习题解答分析
数字逻辑》（白中英）（第六版） 习题解答 第 1 章 开关理论基础 3、将下列十进制数转换成 8421BCD 码： 1997=0001 1001 1001 0111 65.312=0110 0101.0011 0001 0010 3.1416=0011.0001 0100 0001 0110 0.9475=0.1001 0100 0111 0101 十进制 二进制 八进制 49 110001 61 53 110101 65 127 1111111 177 635 1001111011 1173 7.493 111.011111100 7.374 79.43 1001111.0110110 117.33 将下列二进制数转换成十进制数和八进制数： 二进制 十进制 八进制 1010 10 12 111101 61 75 1011100 92 134 0.10011 0.59375 0.46 101111 47 57 01101 13 15 1、将下列十进制数化为二进制数和八进制数： 2、
4、一个电路有三个输入端A、B、C,当其中有两个输入端为高电平时，输出 X
为咼电平，试列出真值表，并写出 X 的逻辑表达式。 ［解］:先列出真值表，然后写出X 的逻辑表达式 ABC X 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 X = ABC +ABC +ABC 5、求下列函数的值： 当 A,B,C 为 0,1,0 时: AB + BC =1 (A+B+C)(A + B+C) =1 (AB+AC)B=1 当 A,B,C 为 1,1,0 时: AB + BC =0 (A+B+C)(A + B+C) =1 (AB+AC)B=1 当 A,B,C 为 1,0,1 时: AB + BC=0 (A+B+ C)(A + B+C) =1 (AB+AC)B=0 A ? B ? C = A ? B ? C 成立。 ABC A ? B ? C A ? B ?C 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 6用真值表证明恒等式 证明: 所以由真值表得证。
数字逻辑 习题与答案
习题与答案 《数字逻辑与数字系统（第四版）》，白中英 第1章习题P30 7 证明下列等式 (2) AC AB C AB C B A ABC +=++ 证明: AB AC ABC C AB C B A ABC +=+++=左式 8 用布尔代数简化下列各逻辑函数表达式 (4) C AB C B BC A AC F +++= 解: BC BC BC A C B A BC C B A BC A ABC C B A C B BC A AC F =+=++=+++=++++=) () )(())()(( 9 将下列函数展开为最小项表达式 (1) )(),,(C B A C B A F += 解: ∑=+++++=+++++=+++=+++=+=() 7,6,5,4,1()()()()(),,(m C B A C B A C B A C B A C AB ABC C B A C B A C C B A C C AB C B A C B A B A AB C B A A B B A C B A C B A F 10 用卡诺图化简下列各式 （2） C B A D A B A D C AB CD B A F ++++= 解： C 由卡诺图知，D A B A F +=
（4） ∑∑ +=?)11,10,9,3,2,1()15,14,13,0(),,,(m D C B A F 解： A C AD AC B A F ++= 12 逻辑函数 A C C B B A X ++=，试用真值表、卡诺图、逻辑图、波形图表示该函数。 解：（1）真值表 （2）卡诺图 （3）逻辑图 （4）波形图 14 输入信号A ，B ，C 的波形如图P1.2所示，试画出电路输出F1、F2的波形图 B F C B A
数字逻辑课程三套作业及答案资料
数字逻辑课程作业A 、单选题。 1.(4 分)如图xl-229 某一译码器的输出端共有臼种不的组颌U其输入端備几个输入线? (A)3；(B J4；(0)5； 1D16 A.(A) B.(B) C.(C) D.(D) 知识点：第五章 解析第五章译码器 2.(4 分)如图xl-82 F图所示河一逻辑电路，八"是输入端，F是输出端，则其输出与输入关系式是, {AiiA+B}iC+ DiE; .B^A+B+C+p-FE)； iC) (A +云)QO+童)； (D)AB[CD+Ei (C ) A.(A) B.(B)
C.(C)
D.(D) 知识点：第二章 解析第二章其他复合逻辑运算及描述 3.（4分）N个触发器可以构成最大计数长度（进制数）为（ A.N B.2N C.N2次方 D.2N次方 知识点：第九章解析第九章计数器 4.（4分）n个触发器构成的扭环型计数器中，无效状态有（ B. B.2n C.C. 2n —1 D. D . 2n-2n 知识点：第九章 解析第九章集成计数器 5.(4 分)如图X1-293D ）的计数器。 D ）个。
在数字系统中其信号系 仅貝E与即高电位与低电位两种: 迢】依电压犬小不等而定； 依电流大小不等而定； ①〕看需要而定 A.(A) B.(B) C.(C) D.(D) 知识点：第十一章解析第十一章数字系统概述 6.(4 分)如图X1-317 和项#只式的基本架构矢何？ | A A'A ND—MAXD ? IB i A XD—OR；(Q AND ― A.(A) B.(B) C.(C) D.(D) 知识点：第二章 解析第二章其他复合逻辑运算及描述 7.(4 分)EPROM 是指( C ) A.A、随机读写存储器 B. B、只读存储器 C.C、光可擦除电可编程只读存储器R? (DiO罠一AND (D )
数字逻辑设计第三章
Chapter 3 Digital Circuits
Study emphases 1 Switch characteristics of semiconductor diode, transistor and field-effect transistor 2 To analyze the static , dynamic characteristics and equivalent input-output models of logic circuit composed by CMOS inverter .
1
Chapter 3 Digital Circuits
To know about 1 Special input, output structures:CMOS transmission gates schmitt-trigger inputs threestate outputs open-drain outputs. 2 Other logic circuits:TTL ECL 3 The input and output logic level criterion values of logic circuits of different kinds and different supply voltages , and their interfacing questions .
2
? 3.1 Logic Signals and Gates
Digital logic: positive logic and negative logic How to get high level and low level?
Whether does High level map 0 or 1? HIGH Vcc R VOUT
1
0 HIGH
VIN
LOW 0
Positive logic
1
LOW
Negative logic
Principle of getting high level and low level
3
Not often used
数字电子技术基础第三版第三章答案
第三章组合逻辑电路 第一节重点与难点 一、重点： 1.组合电路的基本概念 组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计 组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。 组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规X且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。 若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。 无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述的要求变成一个逻辑函数表达式。 3.常用中规模集成电路的应用 常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。 4.竞争冒险现象 竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 二、难点： 1.组合电路设计 无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下： （1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。 （2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。 （3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用 同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。 3.硬件描述语言VHDL的应用 VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。 三、考核题型与考核重点 1.概念与简答 题型1为填空、判断和选择； 题型2为叙述基本概念与特点。 建议分配的分数为3～6分。
数字逻辑(第六版 白中英)课后习题答案
第五章习题答案 1. 画出与阵列编程点 解： --- 2. 画出或阵列编程点 解： ----X 1X 2X 3X 4 3. 与、或阵列均可编程，画出编程点。 解;
1 A -B B -F 32 4. 4变量LUT 编程 解： A 0A 1A 2A 3 SOP 输出 5. 用VHDL 写出4输入与门 解：源代码： LIBRARY IEEE ； USE IEEE .STD_LOGIC_1164.ALL ； ENTITY and4 IS PORT (a ，b ，c ，d ：IN STD_LOGIC ； x ：OUT STD_LOGIC ）； END and4； ARCHITECTURE and4_arc OF and4 IS BEGIN x ＜＝a AND b AND c AND d ； END and4_arc ； 6. 用VHDL 写出4输入或门
解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY or4 IS PORT (a，b，c，d：IN STD_LOGIC； x：OUT STD_LOGIC）； END or4； ARCHITECTURE or4_arc OF or4 IS BEGIN x＜＝a OR b OR c OR d； END or4_arc； 7.用VHDL写出SOP表达式 解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY sop IS PORT (a，b，c，d，e，f：IN STD_LOGIC； x：OUT STD_LOGIC）； END sop； ARCHITECTURE sop_arc OF sop IS BEGIN x＜＝(a AND b) OR (c AND d) OR (e AND f)； END sop_arc； 8.用VHDL写出布尔表达式 解：源代码： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY boolean IS PORT (a，b，c：IN STD_LOGIC； f：OUT STD_LOGIC）； END boolean； ARCHITECTURE boolean_arc OF boolean IS BEGIN f＜＝(a OR (NOT b) OR c) AND (a OR b OR (NOT c)) AND ((NOT a)OR (NOT b) OR (NOT c))； END boolean_arc；