晶圆制备

半导体晶圆制备详解-芯片晶圆制备详解

漫谈晶圆制备

---讲述沙子转变成晶体及晶圆和用于芯片制造级的抛光片的生产步骤

介绍

高密度和大尺寸芯片的发展需要大直径的晶圆。在上世纪60年代开始使用的是

1²直径的晶圆,而现在业界根据90年代的工艺要求生产200毫米直径的晶圆。300 毫米直径的晶圆也已经投入生产线了,而根据SIA的技术路线图,到2007年,300毫米将成为标准尺寸。以后预期会是400毫米或450毫米直径的晶圆。大直径的晶圆是由不断降低芯片成本的要求驱动的。然而,这对晶圆制备的挑战是巨大的。大直径意味着高重量,这就需要更多坚固的工艺设备。在晶体生长中,晶体结构上和电学性能一致性及污染的问题是一个挑战,这些挑战和几乎每一个参数更紧的工艺规格要求共存。与挑战并进和提供更大直径晶圆是芯片制造不断进步的关键。

半导体硅制备

半导体器件和电路在半导体材料晶圆的表层形成,半导体材料通常是硅。这些晶圆的杂质含量水平必须非常低,必须掺杂到指定的电阻率水平,必须是指定的晶体结构,必须是光学的平面,并达到许多机械及清洁度的规格要求。制造IC级的硅晶圆分四个阶段进行:

晶圆制备阶段

**矿石到高纯气体的转变

**气体到多晶的转变

**多晶到单晶,掺杂晶棒的转变

**晶棒到晶圆的制备

半导体制造的第一个阶段是从泥土里选取和提纯半导体材料的原料。提纯从化学反应开始。对于硅,化学反应是从矿石到硅化物气体,例如四氯化硅或三氯硅烷。杂质,例如其他金属,留在矿石残渣里。硅化物再和氢反应(图3.1)生成半导体级的硅。这样的硅的纯度达99.9999999%,是地球上最纯的物质之一。1它有一种称为多晶或多晶硅(polysilicon)的晶体结构。

晶体材料

材料中原子的组织结构是导致材料不同的一种方式。有些材料,例如硅和锗,原子在整个材料里重复排列成非常固定的结构,这种材料称为晶体(crystals)。

原子没有固定的周期性排列的材料称为非晶或无定形(amorphous)。塑料是无定形材料的例子。

晶胞

对于晶体材料实际上可能有两个级别的原子组织结构。第一个是单个原子的组织结构。晶体里的原子排列在称为晶胞(unit cell)的结构的特定点。晶胞是晶体结构的第一个级别。晶胞结构在晶体里到处重复。

另一个涉及晶胞结构的术语是晶格(lattice)。晶体材料具有特定的晶格结构,并且原子位于晶格结构的特定点。

在晶胞里原子的数量、相对位置及原子间的结合能会引发材料的许多特性。每个晶体材料具有独一无二的晶胞。硅晶胞具有16个原子排列成金刚石结构(图3.2)。砷化镓晶体具有18个原子的晶胞结构称为闪锌矿结构(图3.3)。

多晶和单晶

晶体结构的第二个级别和晶胞的构成有关。在本征半导体中,晶胞间不是规则的排列。这种情形和方糖杂乱无章的堆起来相似,每个方糖代表一个晶胞。这样排列的材料具有多晶结构。

当晶胞间整洁而有规则的排列时第二个级别的结构发生了(图3.4)。那样排列的材料具有单晶结构。

单晶材料比多晶材料具有更一致和更可预测的特性。单晶结构允许在半导体里一致和可预测的电子流动。在晶圆制造工艺的结尾,晶体的一致性对于分割晶圆成无粗糙边缘的晶元是至关重要的(见18章)。

晶圆是制造IC的基本原料

硅是由沙子所精练出来的,晶圆便是硅元素加以纯化(99.999%),接着是将这些纯硅制成长硅晶棒,成为制造积体电路的石英半导体的材料,经过照相制版,研磨,抛光,切片等程序,将多晶硅融解拉出单晶硅晶棒,然后切割成一片一片薄薄的晶圆。我们会听到几

寸的晶圆厂,如果硅晶圆的直径越大,代表著这座晶圆厂有较好的技术。另外还有scaling 技术可以将电晶体与导线的尺寸缩小,这两种方式都可以在一片晶圆上,制作出更多的硅晶粒,提高品质与降低成本。所以这代表6寸、8寸、12寸晶圆当中,12寸晶圆有较高的产能。当然,生产晶圆的过程当中,良品率是很重要的条件。

晶圆是指硅半导体积体电路制作所用的硅晶片,由于其形状为圆形,故称为晶圆;在硅晶片上可加工制作成各种电路元件结构,而成为有特定电性功能之IC产品。晶圆的原始材料是硅,而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达0.99999999999。晶圆制造厂再将此多晶硅融解,再于融液内掺入一小粒的硅晶体晶种,然后将其慢慢拉出,以形成圆柱状的单晶硅晶棒,由于硅晶棒是由一颗小晶粒在熔融态的硅原料中逐渐生成,此过程称为“长晶”。硅晶棒再经过研磨,抛光,切片后,即成为积体电路工厂的基本原料——硅晶圆片,这就是“晶圆”。

一,晶圆制备关键术语和概念

晶体籽晶

晶胞熔融物

多晶晶体生长

单晶直拉法

晶体定向区熔法

<100>晶面液体掩盖直拉法

<111>晶面晶圆参考面

点缺陷晶圆参考面代码

晶体位错化学机械抛光

原生缺陷背损伤

边缘倒角切片

滑移空位

光刻和晶圆级键合技术在3D互连中的研究

光刻和晶圆级键合技术在3D互连中的研究 作者:Margarete Zoberbier、Erwin Hell、Kathy Cook、Marc Hennemayer、Dr.-Ing. Barbara Neuber t,SUSS MicroTec 日益增长的消费类电子产品市场正在推动当今半导体技术的不断创新发展。各种应用对增加集成度、降低功耗和减小外形因数的要求不断提高,促使众多结合了不同技术的新结构应运而生,从而又催生出诸多不同的封装方法,因此可在最小的空间内封装最多的功能。正因如此,三维集成被认为是下一代的封装方案。 本文将探讨与三维互连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、所面临的各种挑战、有效的解决方案及未来发展趋势。 多种多样的三维封装技术 为了适应更小引脚、更短互连和更高性能的要求,目前已开发出系统封装(SiP)、系统芯片(SoC)和封装系统(SoP)等许多不同的三维封装方案。SiP即“单封装系统”,它是在一个IC封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、SAW/BA W滤波器、预封装IC、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一种外形因数相对较小的堆叠式芯片封装方案。 SoC可以将所有不同的功能块,如处理器、嵌入式存储器、逻辑心和模拟电路等以单片集成的方式装在一起。在一块半导体芯片上集成系统设计需要这些功能块来实现。通常,So C设计与之所取代的多芯片系统相比,它的功耗更小,成本更低,可靠性更高。而且由于系统中需要的封装更少,因而组装成本也会有所降低。 SoP采用穿透通孔和高密度布线以实现更高的小型化。它是一种将整个系统安装在一个芯片尺寸封装上的新兴的微电子技术。过去,“系统”往往是一些容纳了数百个元件的笨重的盒子,而SoP可以将系统的计算、通信和消费电子功能全部在一块芯片上完成,从而节约了互连时间,减少了热量的产生。 最近穿透硅通孔(TSV)得到迅速发展,已成为三维集成和晶圆级封装(WLP)的关键技术之一。三维TSV已显现出有朝一日取代引线键合技术的潜力,因此它可以使封装尺寸进

红外检测晶圆键合质量系统说明书

红外检测晶圆键合质量系统说明书 ? 概述 该系统是用于晶圆键合过程后的质量检测系统。能够提供给使用者快速、精确的无损界面检测图像。该系统具有很强的通用性,不仅适用于硅-硅、玻璃-硅或者玻璃-玻璃晶圆键合,还适用于GaAs 、InP 等半导体晶圆。该系统克服了X 射线投射法和扫面声学显微探测法费时费力、系统复杂和成本昂贵的特点。最大能检测的晶圆直径为200mm ,满足绝大多数科研和生产所需。该系统具有高效、实时、无损、低成本、结果清晰的特点,是实时检测空洞和键合过程的理想手段。 ? 特点 1.红外光源以提供高的检测质量 2.键合晶圆对的自动成像 3.高灵敏度CCD 以提供高分辨率、高对比度图像 4.微米级的检测精度 5.可检测的最大晶圆直径为200mm 6.搭载不同波长的滤波片可以检测绝大多数的晶圆材料 7.基于计算机的图像获取软件 8.支持Windows/Linux 系统,集成多种二次开发工具 ? 工作原理 图1 检测系统结构图 对于理想晶体来说,光是否透射晶体取决于光子的能量和晶体材料的禁带宽度: g E hc />λ 对于硅的禁带宽度为1.12eV ,故其透射光最小波长为1.1μm 。如果两片晶圆的键合界面存在未键合区域,则入射光在上下表面两次反射后形成相干光,经红外摄像机处理后,会在显示器上出现明暗交替的干涉条纹。如果未键合区域面积较大且间隙高度不大,则会出现很多较大的干涉条纹;当键合界面处间隙较大时,入射光无法形成干涉现象,在图片上的对应

位置将只能出现颜色较暗的图案。因此,根据键合片的红外透射图像,就可以检测到键合圆片的缺陷状态及分布。根据干涉的圈数还可以定量的计算出空洞的大小。 产生暗条纹,应满足: λλ21212+= m nd ),2,1,0( =m 其中n 为空洞中介质的折射率,d 为空洞高度,m 为干涉环数,λ为所用红外光的波长。若已知n 、m 、λ,则可得: n n m d 44λλ+ = ),2,1,0( =m 图2 未键合区域光线反射图 图3 红外透射干涉图 检测系统主要有四个部分:光源部分、工作台部分、红外相机部分和计算机部分。测试系统的结构如图1所示,主要部分包括:底座、盒体、白炽灯、匀光片、待检测圆片、滤光片、放大镜头和红外摄像机。不同尺寸的晶圆成像距离不同,镜头和晶圆间距离的调节可以通过改变横梁的高度和改变摄像机的焦距来实现。 盒体设计如图4所示。采用4光源,以获得较为均匀一致的光强分布,避免不均匀光强对观测结果的影响。为了获得较高对比度的图像和适应不同尺寸晶圆的成像,通常需要调节功率调节器以使照明系统提供的光强可控制。低光强的图像对比度较高,而高光强的图像分辨率更高。 图4 盒体结构图 图5 检测系统实物图 红外相机镜头滤光片横梁待检测圆片匀光片盒 体白 炽灯底 座红外相机镜头滤光片横梁待检测圆片匀光片盒体 白炽灯底座 红外相机 镜头 滤光片横梁待检测圆片匀光片盒体白炽灯底座红外相机镜头 滤光片横梁待检测圆片 匀光片盒体白炽灯底座电源供应 功率调节器 盒体

晶圆级键合技术的最新发展

晶圆级键合技术的最新发展 2011-11-24 19:37:28 来源:SUSS MicroTec 评论:0点击:179 晶圆片键合应用于MEMS工业已达数十年时间,业界有责任建立标准规范,设定气密性、键合强度、缺陷检测、批量生产设备。而高级CMP工艺、硅垂直深孔刻蚀、金属填充互联技术的发展将促使CMOS工业继续进步。MEMS 和CMOS生产制造技术的交叉彻底变革了整个市场。 Shari Farrens 博士 晶圆键合部-首席科学家 SUSS MicroTec 1. 引言 晶圆级MEMS(微电子机械系统)键合技术应用于生产加速度计、压力传感器和陀螺仪等领域已数十年。汽车工业一直以来都是这些MEMS器件的主要最终用户。但近期例如手机和游戏机产业的需求导致MEMS消费类产品市场爆发性增长,使得这一行业发生了巨大变化。最重大的变化可能就是更大的市场和更低的成本要求。同时,集成MEMS 器件和CMOS控制器或其它IC部件的需求,使得该技术研究开始转向关注怎样才能制造这些器件。 MEMS的晶圆级键合方式以往主要为阳极键合和玻璃浆料键合。这两种键合方式在产品使用寿命期间,都具有十分良好的气密性,并且对于上游制造方面的严苛要求如颗粒沾污和表层形貌,都具有相对良好的适应性。然而,这些方法并不能解决极限尺寸、集成度和垂直封装的问题。 2. 高级MEMS 键合要求 新型MEMS芯片需要满足更小产品尺寸的要求。实现这一目标最合适的方式应当是金属封装技术。相比其它材料,金属具有更低的透气性,因此可以提供更好的气密等级。金属密封材料在晶圆片上占用更小的面积,晶圆也就可以容纳更多的器件,所以在提高气密性的同时,微机械部件的实际尺寸也减小了。 金属密封技术的另一个特点是,它为芯片提供了电通路。所以在设计芯片时可以引入垂直互联金属层,实现晶圆堆叠和先进封装技术,从而进一步减小芯片尺寸,降低成本。 3. 金属键合技术 金属键合技术大体上可以分为两类:非熔化型扩散法以及自平坦化(熔化)共熔晶反应。在运用这两种技术时,可以根据所希望的技术参数和要求,分别选取适合的金属系。 金属扩散键合,是一种典型的热压力键合。首先,使金或铜沉积到需要连接的部件表面,然后将部件相互对准后置入精密晶圆键合机,如SUSS MicroTec公司的CB200中。键合机控制腔室内气氛,加热加压将部件键合到一起。扩散键合是物质界面间原子相互混合的结果,键合结果气密性极好。 对于表面粗糙度和形貌都符合一定要求的器件,扩散键合是一种很好的选择。键合中,金属层并不熔化,因此必须与需要键合的表面紧密接触,对于粗糙表面、表面有颗粒或其它表面缺陷的情况,这种键合方式就不合适了。 在共熔晶键合过程中,两种金属熔合为合金并固化。可用于共熔晶键合的金属材料有AuSi,、AuSn、AuGe、CuSn、AlGe,以及其它一些不常用的合金材料。共熔晶键合过程中,基片上的金属层在被称为共熔温度Te的特定温度下相互熔合。合金沉积当量或金属层厚度决定了合金的合金温度Te。金属共熔后发生了数个重要的工艺变化。 首先,金属材料熔化会导致金属层在结合面加速混合和消耗。这提供了一个良好的控制反应,可以形成均匀界面。其次,金属形成流体状态,这样在界面上,包括任何表面异形区域都可以自平坦化。 最后,共熔晶键合的重点是在重新凝固后使混合物形成晶体结构,从而获得很高的热稳定性。因此在任何时候T>Te 时,晶圆键合中的合金过程并不会由于一定的合金比例成分而结束,而是在界面处形成一个更稳定的熔融金相。

【CN110047911A】一种半导体晶圆、键合结构及其键合方法【专利】

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910324533.8 (22)申请日 2019.04.22 (71)申请人 武汉新芯集成电路制造有限公司 地址 430205 湖北省武汉市东湖开发区高 新四路18号 (72)发明人 周云鹏 郭万里 胡杏 黄宇恒  (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 党丽 王宝筠 (51)Int.Cl. H01L 29/06(2006.01) H01L 23/544(2006.01) H01L 21/18(2006.01) (54)发明名称 一种半导体晶圆、键合结构及其键合方法 (57)摘要 本发明提供一种半导体晶圆、键合结构及其 键合方法,该半导体晶圆将与其他晶圆进行晶圆 级键合,在该晶圆中,在顶层覆盖层中形成有与 互连结构电连接的键合垫,同时,在该顶层覆盖 层中形成有键合对准图形,该键合对准图形的图 案由设置于顶层覆盖层中的点阵组成。这样,由 于键合对准图形设置于顶层覆盖层中,顶层覆盖 层之上将不再覆盖其他的材料层,提升键合设备 对键合对准图形的识别能力,增大了键合制程工 艺对准窗口,同时,键合对准图形的图案由点阵 组成,更易于键合孔工艺集成,且避免制造工艺 中碟陷等缺陷的产生。权利要求书1页 说明书6页 附图2页CN 110047911 A 2019.07.23 C N 110047911 A

权 利 要 求 书1/1页CN 110047911 A 1.一种半导体晶圆,其特征在于,包括: 半导体衬底; 衬底上的器件结构,以及所述器件结构的互连结构; 覆盖所述互连结构的顶层覆盖层; 设置于所述顶层覆盖层中且与所述互连结构接触连接的键合垫; 设置于所述顶层覆盖层中的键合对准图形,所述键合对准图形的图案由设置于顶层覆盖层中的点阵组成。 2.根据权利要求1所述的晶圆,其特征在于,所述键合对准图形的图案由多个子图形组成,且所述键合对准图形为中心对称图形。 3.根据权利要求2所述的晶圆,其特征在于,多个所述子图形中的一部分构成环绕图案,另一部分构成内置图案,所述内置图案设置于环绕图案中。 4.根据权利要求3所述的晶圆,其特征在于,所述环绕图案为一个多边形的子图形。 5.根据权利要求3所述的晶圆,其特征在于,所述环绕图案为多个条形子图形构成的多边形图案。 6.根据权利要求2所述的晶圆,其特征在于,所述键合对准图形包括多个区域,相邻区域中的子图形具有不同的延伸方向。 7.根据权利要求1-6中任一项所述的晶圆,其特征在于,所述晶圆包括阵列排布的芯片区,所述器件结构形成于所述芯片区,所述键合对准图形形成于所述芯片区之间的切割道上。 8.根据权利要求1-6中任一项所述的晶圆,其特征在于,所述点阵中的各点为圆形柱、椭圆形柱或方形柱。 9.一种键合结构,其特征在于,包括多个晶圆,所述多个晶圆沿垂直于晶圆方向键合在一起,所述多个晶圆中的至少一个为权利要求1-8中任一项所述的晶圆。 10.一种晶圆的键合方法,其特征在于,包括: 提供待键合晶圆,所述待键合晶圆为如权利要求1-8中任一项所述的半导体晶圆; 利用所述待键合晶圆中的键合对准图形进行对准; 进行待键合晶圆与另一晶圆的键合。 2

红外检测晶圆键合质量系统说明书

红外检测晶圆键合质量系统说明书 ?概述 该系统是用于晶圆键合过程后的质量检测系统。能够提供给使用者快速、精确的无损界面检测图像。该系统具有很强的通用性,不仅适用于硅-硅、玻璃-硅或者玻璃-玻璃晶圆键合,还适用于GaAs、InP等半导体晶圆。该系统克服了X射线投射法和扫面声学显微探测法费时费力、系统复杂和成本昂贵的特点。最大能检测的晶圆直径为200mm,满足绝大多数科研和生产所需。该系统具有高效、实时、无损、低成本、结果清晰的特点,是实时检测空洞和键合过程的理想手段。 ?特点 1.红外光源以提供高的检测质量 2.键合晶圆对的自动成像 3.高灵敏度CCD以提供高分辨率、高对比度图像 4.微米级的检测精度 5.可检测的最大晶圆直径为200mm 6.搭载不同波长的滤波片可以检测绝大多数的晶圆材料 7.基于计算机的图像获取软件 8.支持Windows/Linux系统,集成多种二次开发工具 ?工作原理

待检测圆片 白炽灯 图1 检测系统结构图 对于理想晶体来说,光是否透射晶体取决于光子的能量和晶体材料的禁带宽度: g E hc />λ 对于硅的禁带宽度为1.12eV ,故其透射光最小波长为1.1μm 。如果两片晶圆的键合界面存在未键合区域,则入射光在上下表面两次反射后形成相干光,经红外摄像机处理后,会在显示器上出现明暗交替的干涉条纹。如果未键合区域面积较大且间隙高度不大,则会出现很多较大的干涉条纹;当键合界面处间隙较大时,入射光无法形成干涉现象,在图片上的对应位置将只能出现颜色较暗的图案。因此,根据键合片的红外透射图像,就可以检测到键合圆片的缺陷状态及分布。根据干涉的圈数还可以定量的计算出空洞的大小。 产生暗条纹,应满足: λλ21212+=m nd ),2,1,0( =m 其中n 为空洞中介质的折射率,d 为空洞高度,m 为干涉环数,λ为所用红外光的波长。若已知n 、m 、λ,则可得: n n m d 44λλ+= ),2,1,0( =m

用于下一代3DIC的晶圆熔融键合技术

用于下一代3DIC的晶圆熔融键合技术 在晶圆熔融键合技术上的最新进展已显示了它在提升键合对准精度上的能力在过去的30年中,尺寸缩小和摩尔定律已成为硅平面工艺领域推动成本降低的主要动力。在这期间,主要的技术进步都已在CMOS工艺中获得了应用。最近的一些技术进展已经变得极其复杂,包括有多重光刻图形化、新的应变增强材料和金属氧化物栅介质等。尽管在工程和材料科学上已经取得了这些重大的成就,经常被预测的所谓阻碍半导体产业发展的“红砖墙”还是很快会再一次出现,需要采取措施来加以应对。事实上,一些半导体供应商指出经济性上的“红砖墙”在采用22nm技术节点时就已经出现,继续缩小尺寸已经不能降低单位晶体管的成本。如今,越来越难以找到一种解决方案来满足在增加器件性能的同时又能降低成本的要求。 光刻尺寸的进一步缩小会相应增加IC制造的复杂性,并且必须要使用日益昂贵的光刻设备,同时也会引入更多的图形化工序。3DIC集成提供了一种能在满足下一代器件性能/成本需求的同时,又避免了采用进一步缩小光刻尺寸的解决路径。在另一方面,3DIC集成还使半导体业界可以继续使用具有较低复杂性的工艺,在保持一个较为宽松栅长的情况下来提升芯片的性能,而这些都不需要增加额外的成本。 尽管对于3DIC集成的初步展望还是有些模糊,但还是对它的一些集成途径来进行了分类,以在第三个维度上对未来的发展做出清晰的观察。目前3DIC集成所处的状态有点类似于穿越阿尔卑斯山脉,可以有不同的选项来越过山脉区域:明智地利用山谷;更加直接但也更危险地攀登和翻越;花大力气修建隧道来进行穿越。最终最为经济的工艺路线将会是组合了所有这三种途径的结合体。在3DIC 领域我们看到现在正在出现一种类似的工艺过程,一些3D器件是在工艺制造过程的中期(MEOL)来形成立体结构的,而另一些是在工艺制造过程的后期(BEOL)通过芯片叠层来实现的。在未来,一些3D堆叠工序也将会向工艺上游推进而在工艺制造过程的前期(FEOL)中来完成。制造商会依据目标器件的类型、市场的规模和工艺的复杂程度来选择究竟采用何种工艺路线。3DIC集成最具有成本优势的方法应该是上述这三种工艺路线的结合。这就是说,未来对于很多应用场合,在前道制造工艺(FEOL)中实现实现3DIC集成将具有更大的潜力来帮助降低成本、提升性能和提高能耗效率。 前道工艺(FEOL)目前仍然被看作为一个纯粹的平面工艺,它是在硅衬底材料上实现器件的功能/性能。然而,许多具有创新性的工艺和材料,例如SiGe和其他材料的外延层,已经引入到前道工艺(FEOL)中来提升器件的性能。因此,平面和3D堆叠的界限已经开始变得模糊,并且这也为异质器件集成(例如制作在存储器上的存储器,制作在逻辑器件上的存储器等等)的广泛应用和发展铺平了道路。 图1. 在前道工艺(FEOL)中实现不同3D集成结构的对比 图1列出了在前道工艺(FEOL)中实现不同3D集成结构的概览。第一种集成方案是逐层进行外

相关文档
最新文档