半导体工艺技术

半导体工艺技术
半导体工艺技术

半导体工艺技术Semiconductor Process Technology

(Lecture Notes)

复旦大学

信息科学技术学院微电子学系

微电子研究院

李炳宗

2004.3

Semiconductor Process Technology

Contents

Chapter 1. Progress and Main Factors of Semiconductor Technology z Invention of Transistor and Integrated Circuits

z From SSI to VLSI/ULSI/SLSI

z Device Miniaturization---The Key of Progress

z Micro-fabrication Technology---The Way to Progress

z Si and its based Thin Films---The Material Base for Progress z Moore’s Law

z Semiconductor Technology Roadmap

z Leading Edge CMOS Technology

z Microelectronics Revolution and Information Age

z From Micro- to Nano-

Chapter 2. Basic VLSI/ULSI Fabrication Process Technology

z Evolution of IC Process Technology

z Main LSI/VLSI processes developed in history

z CMOS core based ULSI technology---basis of present Microelectronics

z Main elemental devices and process flow of IC fabrication

z Major chip fabrication material and technology

z Ultra clean technologies-of vital importance for VLSI/ULSI manufacturing

Chapter 3 CMOS Process Technology

z Evolution of Si MOSFET

z Si substrate selection for MOS devices

z Basic structure and advantage of CMOS

z Formation of two types MOSFETs on the same Si substrate

z CMOS Device isolation

z A typical CMOS fabrication process flow

z Latch-up effect in CMOS devices

z Sub-micron CMOS device engineering optimization

---Well engineering

---Channel engineering

---Source/drain doping engineering

---Salicide (Self-aligned silicide) process engineering

Chapter 4 Basic Bipolar and BiCMOS Process Technology

z Requirements and structure of bipolar devices for high performance IC

z Main fabrication process of oxide isolation bipolar IC

z Poly-Si self-aligned (PSA) process for bipolar VLSI technology

z SBD clamps for better speed performance of bipolar logic IC

z Hetro-junction bipolar transistor (HBJT or HBT) technology

z BiCMOS technology

Chapter 5. Device Scaling-down Principles and Limitations

z MOS device downscaling principles

z Verification of scaling relationship of device parameters

z Practical scaling for MOS devices

z Bipolar device scaling

z Two approaches of deep submicron CMOS device scaling

and

Low-power

---High-performance

z Semiconductor technology roadmap based on scaling-down principle

z Device scaling limitation

z Exploration of the nanometer CMOS technology

Chapter 6 SiO2, Si/SiO2 Interface and High-k/Low-k Dielectrics

z SiO2---one of the key materials for semiconductor technology

z Structure of SiO2 films

z Growth mechanisms of thermal oxide

z Deal-Grove model of oxidation kinetics

z Oxidation rate dependence on T, P, Orientation

z Impurity effects on oxidation rate

z Si/ SiO2 Interface and Oxide traps

z Other properties of thermal SiO2

z High-k and low-k dielectrics

Chapter 7 Lithography

z Fine line lithography – Key for micro-fabrication

z Progress of patterning technology

z Optical alignment and exposure system

z Photoresist

z Optical lithography for sub-micron fabrication

z Light sources for optical lithography

z Phase shifting mask technology

z Novel lithography technology beyond Optical

Chapter 8 Ion Implantation

z Basic Principle and Method

z Interaction Between Incident Ions and Substrate Atoms

z Stopping Power and Projected Range

z Ion Channeling Effect

z Implant Damage

z Thermal Annealing

Chapter 9 Diffusion

z Diffusion Mechanism

1.Interstitial Diffusion

2.Substitutional Diffusion

3.Interstitialcy diffusion

4.Simplified model of diffusivity

z Diffusion Equation and Distribution of Impurities

1.Fick’s Law & diffusion equation

2.Diffusion coefficient

3.Predeposition (constant surface concentration diffusion)

4.Drive-in Diffusion (constant total dopant diffusion)

z Diffusion impurities and sources

z Field aided extrinsic diffusion

z Concentration dependence and atomistic model of diffusion z Diffusion coefficient and depth profile of B, As, P

z Oxidation effect on diffusion

z Diffusion in Poly-Si

Chapter 10 Plasma and Sputtering PVD

z Low energy plasma for semiconductor processing:

z Plasma generation and potential

1.DC glow discharge modes

2.Dependence of discharge on gas pressure and separation of

electrodes

3.Plasma potential

4.Sheath formation at floating substrate and electrodes

5.Maintenance of the discharge and plasma

6.Collision processes during glow discharge

z Principle fundamentals of sputtering process

1.The mechanism of sputtering

2.The sputtering yield

3.Energy of the sputtered particles

z Magnetron Sputtering

1.Variety of sputtering techniques

2.Magnetically enhanced sputtering

3.Magnetron configuration

4. Collimated Sputtering Technique

z RF Plasma and Sputtering

1. RF sputtering for dielectric films

2. Self-bias generation at target during RF discharge

3. Distribution of voltage in RF system

4. Matching network

5. A highly directional sputtering technology----the ionized

metal plasma (IMP) technology

Chapter 11 Chemical Vapor Deposition

z CVD – Formation of a solid film on a substrate by the reaction of vapor phase chemical reactants

z CVD process kinetics

z Plasma Enhanced CVD

z Photo-Enhanced CVD

z CVD of SiO2 and Si3N4

Chapter 12Dry Etching by Plasma Processing

z Dry etching-one of the key technologies for VlSI/ULSI

z Plasma etching mechanisms

z Various plasma-etching reactors

z Etching Anisotropy

z Dry etching for different materials

z Contamination During Plasma Etching

z Radiation Damage

z Endpoint Detection

Chapter 13 Contact and Interconnection

z Contact and Interconnection–Increasing importance for VLSI/ULSI Technology

z Advanced Contact & Interconnection Technology – Integration of various thin film materials and process techniques

z Contact Resistance

z Al/Si Ohmic Contact and Interconnect

z Cu Interconnection by Damascene Technology

z Silicide, Polycide and Salicide

Reference Books:

Stephen A. Campbell 原著,曾莹等译

The Science and Engineering of Microelectronic Fabrication

微电子制造科学原理与工程技术

S. Wolf and R. Tauber Silicon Processing for VLSI Era

V.1 Process Technology

V.2 Process Integration

V.3 The Submicron MOSFET

V.4 Deep-submicron Process Technology J. D. Plummer, M. E. Deal, P. B. Griffin

Technology

VLSI

Silicon

C.Y. Chang and S.M. Sze ULSI Technology

S.M. Sze VLSI Technology

S.K. Ghandi VLSI Fabrication Principles

-----Silicon and Gallium Arsenide

W.R. Runyan and J.R. Brews

Semiconductor Integrated Circuit Processing Technology E.H. Nicollian and J. R. Brews

MOS Physics and Technology

Y. Taur and T. H. Ning

Fundamentals of Modern VLSI Devices

王阳元等集成电路工艺基础

庄同曾等集成电路制造技术

Major Periodical Publications on Semiconductor Process Technology

Solid State Technology

Semiconductor International

J. of Applied Physics

Applied Physics Letter

J. of Vacuum Science & Technology (A, B)

IEEE Electron Device Letters

IEEE Transactions on Electron Devices

IEEE Transactions on Semiconductor Manufacturing

J. of Electronic Materials

J. of Electrochemical Society

J. of Material Research

Thin Solid Films

Applied Surface Science

半导体学报, 半导体技术等

Proceedings/Publications of Conferences on

Semiconductor Process Technology

International Electron Device Meeting (IEDM)

VLSI Technology Symposium (VLSI Sym.)

ECS (Electrochemical Society) Meeting

MRS (Material Research Society) Meeting, etc.

Websites on Semiconductor Process Technology https://www.360docs.net/doc/664999036.html,; https://www.360docs.net/doc/664999036.html,; https://www.360docs.net/doc/664999036.html,; https://www.360docs.net/doc/664999036.html,; https://www.360docs.net/doc/664999036.html,;

https://www.360docs.net/doc/664999036.html,; etc

半导体全制程介绍

《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗(Cleaning)之后,送到热炉管 (Furnace)内,在含氧的环境中,以加热氧化(Oxidation)的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层,紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition;CVP)的方式沈积(Deposition)在刚刚长成的二氧化硅上,然后整个晶圆将进行微影(Lithography)的制程,先在 晶圆上上一层光阻(Photoresist),再将光罩上的图案移转到光阻上面。接着利用蚀刻(Etching)技术,将部份未被光阻保护的氮化硅层加以除去,留下的就是所需要的线路图部份。接着以磷为离子源(Ion Source),对整片晶圆进行磷原子的植入(Ion Implantation),然后再把光阻剂去除(Photoresist Scrip)。制程进行至此,我们已将构成集成电路所需的晶体管及部份的字符线(Word Lines),依光罩所提供的设计图案,依次的在晶圆上建立完成,接着进行金属化制程(Metallization),制作金属导线,以便将各个晶体管与组件加以连接,而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测,以检验加工结果是否在规格内(Inspection and Measurement);如此重复步骤制作第一层、第二层...的电路部份,以在硅晶圆上制造晶体管等其它电子组件;最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要,FAB厂内通常可分为四大区: 1)黄光本区的作用在于利用照相显微缩小的技术,定义出每一层次所需要的电路图,因为采用感光剂易曝光,得在黄色灯光照明区域内工作,所以叫做「黄光区」。 2)蚀刻经过黄光定义出我们所需要的电路图,把不要的部份去除掉,此去除的步骤就> 称之为蚀刻,因为它好像雕刻,一刀一刀的削去不必要不必要的木屑,完成作品,期间又利用酸液来腐蚀的,所 以叫做「蚀刻区」。 3)扩散本区的制造过程都在高温中进行,又称为「高温区」,利用高温给予物质能量而产生运动,因为本区的机台大都为一根根的炉管,所以也有人称为「炉管区」,每一根炉管都有不同的作用。 4)真空

半导体基础知识和半导体器件工艺

半导体基础知识和半导体器件工艺 第一章半导体基础知识 通常物质根据其导电性能不同可分成三类。第一类为导体,它可以很好的传导电流,如:金属类,铜、银、铝、金等;电解液类:NaCl水溶液,血液,普通水等以及其它一些物体。第二类为绝缘体,电流不能通过,如橡胶、玻璃、陶瓷、木板等。第三类为半导体,其导电能力介于导体和绝缘体之间,如四族元素Ge锗、Si硅等,三、五族元素的化合物GaAs砷化镓等,二、六族元素的化合物氧化物、硫化物等。 物体的导电能力可以用电阻率来表示。电阻率定义为长1厘米、截面积为1平方厘米的物质的电阻值,单位为欧姆*厘米。电阻率越小说明该物质的导电性能越好。通常导体的电阻率在10-4欧姆*厘米以下,绝缘体的电阻率在109欧姆*厘米以上。 半导体的性质既不象一般的导体,也不同于普通的绝缘体,同时也不仅仅由于它的导电能力介于导体和绝缘体之间,而是由于半导体具有以下的特殊性质: (1) 温度的变化能显著的改变半导体的导电能力。当温度升高时,电阻率会降低。比如Si在200℃时电阻率比室温时的电阻率低几千倍。可以利用半导体的这个特性制成自动控制用的热敏组件(如热敏电阻等),但是由于半导体的这一特性,容易引起热不稳定性,在制作半导体器件时需要考虑器件自身产生的热量,需要考虑器件使用环境的温度等,考虑如何散热,否则将导致器件失效、报废。 (2) 半导体在受到外界光照的作用是导电能力大大提高。如硫化镉受到光照后导电能力可提高几十到几百倍,利用这一特点,可制成光敏三极管、光敏电阻等。 (3) 在纯净的半导体中加入微量(千万分之一)的其它元素(这个过程我们称为掺杂),可使他的导电能力提高百万倍。这是半导体的最初的特征。例如在原子密度为5*1022/cm3的硅中掺进大约5X1015/cm3磷原子,比例为10-7(即千万分之一),硅的导电能力提高了几十万倍。 物质是由原子构成的,而原子是由原子核和围绕它运动的电子组成的。电子很轻、很小,带负电,在一定的轨道上运转;原子核带正电,电荷量与电子的总电荷量相同,两者相互吸引。当原子的外层电子缺少后,整个原子呈现正电,缺少电子的地方产生一个空位,带正电,成为电洞。物体导电通常是由电子和电洞导电。前面提到掺杂其它元素能改变半导体的导电能力,而参与导电的又分为电子和电洞,这样掺杂的元素(即杂质)可分为两种:施主杂质与受主杂质。将施主杂质加到硅半导体中后,他与邻近的4个硅原子作用,产生许多自由电子参与导电,而杂质本身失去电子形成正离子,但不是电洞,不能接受电子。这时的半导体叫N型半导体。施主杂质主要为五族元素:锑、磷、砷等。 将施主杂质加到半导体中后,他与邻近的4个硅原子作用,产生许多电洞参与导电,这时的半导体叫p型半导体。受主杂质主要为三族元素:铝、镓、铟、硼等。电洞和电子都是载子,在相同大小的电场作用下,电子导电的速度比电洞快。电洞和电子运动速度的大小用迁移率来表示,迁移率愈大,截流子运动速度愈快。假如把一些电洞注入到一块N型半导体中,N型就多出一部分少数载子――电洞,但由于N型半导体中有大量的电子存在,当电洞和电子碰在一起时,会发

半导体封装制程简介

(Die Saw) 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片(Die)切割分離。首先要在晶圓背面貼上蓝膜(blue tape)並置於鋼 製的圆环上,此一動作叫晶圓粘片(wafer mount),如圖一,而後再 送至晶片切割機上進行切割。切割完後,一顆顆之芯片井然有序的排 列在膠帶上,如圖二、三,同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞,而圆环撐住膠帶以便於搬運。 圖一 圖二

(Die Bond) 粘晶(装片)的目的乃是將一顆顆分離的芯片放置在导线框架(lead frame)上並用銀浆(epoxy )粘着固定。引线框架是提供芯片一個粘着的位置+ (芯片座die pad),並預設有可延伸IC芯片電路的延伸腳(分為內 引腳及外引腳inner lead/outer lead)一個引线框架上依不同的設計可以有 數個芯片座,這數個芯片座通常排成一列,亦有成矩陣式的多列排法 。引线框架經傳輸至定位後,首先要在芯片座預定粘着芯片的位置上点

上銀浆(此一動作稱為点浆),然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒(magazine) 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定,胶可分为银浆(导电胶)和绝缘胶两种,根据不同芯片的性能要求使用不同的胶,通常导电胶在200度烤箱烘烤两小时;绝缘胶在150度烤箱烘烤两个半小时。 (Wire Bond) 焊线的目的是將芯片上的焊点以极细的金或铜线(18~50um)連接到引线框架上的內引腳,藉而將IC芯片的電路訊號傳輸到外界。當

半导体工艺主要设备大全

清洗机超音波清洗机是现代工厂工业零件表面清洗的新技术,目前已广泛应用于半导体硅 片的清洗。超声波清洗机“声音也可以清洗污垢”——超声波清洗机又名超声波清洗器,以其洁净的清洗效果给清洗界带来了一股强劲的清洗风暴。超声波清洗机(超声波清洗器)利用空化效应,短时间内将传统清洗方式难以洗到的狭缝、空隙、盲孔彻底清洗干净,超声波清洗机对清洗器件的养护,提高寿命起到了重要作用。CSQ 系列超声波清洗机采用内置式加热系统、温控系统,有效提高了清洗效率;设置时间控制装置,清洗方便;具有频率自动跟踪功能,清洗效果稳定;多种机型、结构设计,适应不同清洗要求。CSQ 系列超声波清洗机适用于珠宝首饰、眼镜、钟表零部件、汽车零部件,医疗设备、精密偶件、化纤行业(喷丝板过滤芯)等的清洗;对除油、除锈、除研磨膏、除焊渣、除蜡,涂装前、电镀前的清洗有传统清洗方式难以达到的效果。恒威公司生产CSQ 系列超声波清洗机具有以下特点:不锈钢加强结构,耐酸耐碱;特种胶工艺连接,运行安全;使用IGBT 模块,性能稳定;专业电源设计,性价比高。反渗透纯水机去离子水生产设备之一,通过反渗透原理来实现净水。 纯水机清洗半导体硅片用的去离子水生产设备,去离子水有毒,不可食用。 净化设备主要产品:水处理设备、灌装设备、空气净化设备、净化工程、反渗透、超滤、电渗析设备、EDI 装置、离子交换设备、机械过滤器、精密过滤器、UV 紫外线杀菌器、臭氧发生器、装配式洁净室、空气吹淋室、传递窗、工作台、高校送风口、空气自净室、亚高、高效过滤器等及各种配件。 风淋室:运用国外先进技术和进口电器控制系统, 组装成的一种使用新型的自动吹淋室.它广 泛用于微电子医院制药生化制品食品卫生精细化工精密机械和航空航天等生产和科研单位,用于吹除进入洁净室的人体和携带物品的表面附着的尘埃,同时风淋室也起气的作用 防止未净化的空气进入洁净区域,是进行人体净化和防止室外空气污染洁净的有效设备. 抛光机整个系统是由一个旋转的硅片夹持器、承载抛光垫的工作台和抛光浆料供给装置三大部分组成。化学机械抛光时,旋转的工件以一定的压力压在旋转的抛光垫上,而由亚微米或纳米磨粒和化学溶液组成的抛光液在工件与抛光垫之间流动,并产生化学反应,工件表面形成的化学反应物由磨粒的机械作用去除,即在化学成膜和机械去膜的交替过程中实现超精密表面加工,人们称这种CMP 为游离磨料CMP 。 电解抛光电化学抛光是利用金属电化学阳极溶解原理进行修磨抛光。将电化学预抛光和机械精抛光有机的结合在一起,发挥了电化学和机构两类抛光特长。它不受材料硬度和韧性的限制,可抛光各种复杂形状的工件。其方法与电解磨削类似。导电抛光工具使用金钢石导电锉或石墨油石,接到电源的阴极,被抛光的工件(如模具)接到电源的阳极。 光刻胶又称光致抗蚀剂,由感光树脂、增感剂(见光谱增感染料)和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后,在曝光区能很快地发生光固化反应,使得这种材料的物理性能,特别是溶解性、亲合性等发生明显变化。经适当的溶剂处理,溶去可溶性部分,得到所需图像(见图光致抗蚀剂成像制版过程)。光刻胶广泛用于印刷电路和集成电路的制造以及印刷制版等过程。光刻胶的技术复杂,品种较多。根据其化学反应机理和显影原理,可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶;反之,对某些溶剂是不可溶的,经光照后变成可溶物质的即为正性胶。利用这种性能,将光刻胶作涂层,就能在硅片表面刻蚀所需的电路图形。基于感光树脂的化学结构,光刻胶可以分为三种类型。①光聚合型,采用烯类单体,在光作用下生成自由基,自由基再进一步引发 单体聚合,最后生成聚合物,具有形成正像的特点。②光分解型,采用含有叠氮醌类化合

半导体FAB里基本的常识简介

CVD 晶圆制造厂非常昂贵的原因之一,是需要一个无尘室,为何需要无尘室 答:由于微小的粒子就能引起电子组件与电路的缺陷 何谓半导体?; I* s# N* v8 Y! H3 a8 q4 a1 R0 \- W 答:半导体材料的电传特性介于良导体如金属(铜、铝,以及钨等)和绝缘和橡胶、塑料与干木头之间。最常用的半导体材料是硅及锗。半导体最重要的性质之一就是能够藉由一种叫做掺杂的步骤刻意加入某种杂质并应用电场来控制其之导电性。 常用的半导体材料为何' u* k9 `+ D1 v1 U# f5 [7 G 答:硅(Si)、锗(Ge)和砷化家(AsGa): j* z$ X0 w& E4 B3 m. M( N( _; o4 D 何谓VLSI' b5 w; M# }; b; @; \8 g3 P. G 答:VLSI(Very Large Scale Integration)超大规模集成电路5 E3 U8 @- t& \ t9 x5 L4 K% _2 f 在半导体工业中,作为绝缘层材料通常称什幺0 r7 i, `/ G1 P! U" w! I 答:介电质(Dielectric). w- j" @9 Y2 {0 L0 f w 薄膜区机台主要的功能为何 答:沉积介电质层及金属层 何谓CVD(Chemical Vapor Dep.) 答:CVD是一种利用气态的化学源材料在晶圆表面产生化学沉积的制程 CVD分那几种? 答:PE-CVD(电浆增强型)及Thermal-CVD(热耦式) 为什幺要用铝铜(AlCu)合金作导线?4 Z* y3 A, G f+ z X* Y5 ? 答:良好的导体仅次于铜 介电材料的作用为何?% Y/ W) h' S6 J, l$ i5 B; f9 [ 答:做为金属层之间的隔离 何谓PMD(Pre-Metal Dielectric) 答:称为金属沉积前的介电质层,其界于多晶硅与第一个金属层的介电质5 |3 X. M$ o; T8 Y, N7 l5 q+ b 何谓IMD(Inter-Metal Dielectric)9 u9 j4 F1 U! Q/ ?" j% y7 O/ Q" m; N, b 答:金属层间介电质层。1 X8 g' q a0 h3 k4 r" X$ l. l 何谓USG? 答:未掺杂的硅玻璃(Undoped Silicate Glass): u0 F0 d! A M+ U( w/ Q 何谓FSG? 答:掺杂氟的硅玻璃(Fluorinated Silicate Glass) 何谓BPSG?& ~- I3 f8 i( Y! M) q, U 答:掺杂硼磷的硅玻璃(Borophosphosilicate glass)6 f/ g4 U& D/ }5 W 何谓TEOS? 答:Tetraethoxysilane用途为沉积二氧化硅 TEOS在常温时是以何种形态存在? 答:液体" q) ]0 H- @9 p7 C8 P; D8 Y. P) X 二氧化硅其K值为3.9表示何义( Y! @1 J! X+ P; b* _$ g 答:表示二氧化硅的介电质常数为真空的3.9倍6 H9 v' O5 U U" R9 w! o$ ` 氟在CVD的工艺上,有何应用 答:作为清洁反应室(Chamber)用之化学气体4 Z& Z5 a* E6 m+ F 简述Endpoint detector之作用原理.6 [2 d$ j" l7 p4 V. f 答:clean制程时,利用生成物或反应物浓度的变化,因其特定波长光线被detector 侦测

国际半导体技术发展路线图

国际半导体技术发展路线图 为了回答如何保持半导体产业按照摩尔定律继续发展的问题,国际上主要的半导体协会共同组织制定了国际半导体技术发展路线图 ITRS《International technology roadmap for semiconductors》它为半导体产业界提供了被工业界广泛认同的;对未来十年内研发需求的最佳预测以及可能的解决方案,它对整个半导体茶叶需要开发什么样的技术起到了一个导向作用。 国际半导体技术发展路线图 一、半导体产业生态环境 半导体产业诞生于上世纪70年代,当时主要受两大因素驱动:一是为计算机行业提供更符合成本效益的存储器;二是为满足企业开发具备特定功能的新产品而快速生产的专用集成电路。 到了80年代,系统规范牢牢地掌握在系统集成商手中。存储器件每3年更新一次半导体技术,并随即被逻辑器件制造商采用。 在90年代,逻辑器件集成电路制造商加速引进新技术,以每2年一代的速度更新,紧跟在内存厂商之后。技术进步和产品性能增强之间不寻常的强相关性,使得相当一部分系统性能和利润的控制权转至集成

电路(IC)制造商中。他们利用这种力量的新平衡,使整个半导体行业收入在此期间年均增速达到17%。 21世纪的前十年,半导体行业全新的生态环境已经形成: 一是每2年更新一代的半导体技术,导致集成电路和数以百万计的晶体管得以高效率、低成本地生产,从而在一个芯片上或同一封装中,可以以较低的成本整合极为复杂的系统。此外,封装技术的进步使得我们可以在同一封装中放置多个芯片。这类器件被定义为系统级芯片(system on chip,SOC)和系统级封装(system in package, SIP)。 二是集成电路晶圆代工商能够重新以非常有吸引力的成本提供“新一代专用集成电路”,这催生出一个非常有利可图的行业——集成电路设计。 三是集成电路高端设备的进步带动了相邻技术领域的发展,大大降低了平板显示器、微机电系统传感器、无线电设备和无源器件等设备的成本。在此条件下,系统集成商再次控制了系统设计和产品集成。 四是互联网应用和移动智能终端的崛起,带动了光纤电缆的广泛部署和多种无线技术的发展,实现前所未有的全球移动互联。这个生态系统创造了“物联网”这一新兴的市场,而创新的产品制造商、电信公司、数据和信息分销商以及内容提供商正在争夺该市场的主导权。

半导体工艺讲解

半导体工艺讲解(1)--掩模和光刻(上) 概述 光刻工艺是半导体制造中最为重要的工艺步骤之一。主要作用是将掩膜板上的图形复制到硅片上,为下一步进行刻蚀或者离子注入工序做好准备。光刻的成本约为整个硅片制造工艺的1/3,耗费时间约占整个硅片工艺的40~60%。 光刻机是生产线上最贵的机台,5~15百万美元/台。主要是贵在成像系统(由15~20个直径为200~300mm的透镜组成)和定位系统(定位精度小于 10nm)。其折旧速度非常快,大约3~9万人民币/天,所以也称之为印钞机。光刻部分的主要机台包括两部分:轨道机(Tracker),用于涂胶显影;扫描曝光机(Scanning ) ?光刻工艺的要求:光刻工具具有高的分辨率;光刻胶具有高的光学敏感性;准确地对准;大尺寸硅片的制造;低的缺陷密度。 ? 光刻工艺过程 一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序。 ?1、硅片清洗烘干(Cleaning and Pre-Baking) 方法:湿法清洗+去离子水冲洗+脱水烘焙(热板150~2500C,1~2分钟,氮气保护) 目的:a、除去表面的污染物(颗粒、有机物、工艺残余、可动离子);b、除去水蒸气,是基底表面由亲水性变为憎水性,增强表面的黏附性(对光刻胶或者是HMDS-〉六甲基二硅胺烷)。 2、涂底(Priming) 方法:a、气相成底膜的热板涂底。HMDS蒸气淀积,200~2500C,30秒钟;优点:涂底均匀、避免颗粒污染;? ?b、旋转涂底。缺点:颗粒污染、涂底不均匀、HMDS用量大。 目的:使表面具有疏水性,增强基底表面与光刻胶的黏附性。 3、旋转涂胶(Spin-on PR Coating) 方法:a、静态涂胶(Static)。硅片静止时,滴胶、加速旋转、甩胶、挥发溶剂(原光刻胶的溶剂约占65~85%,旋涂后约占10~20%);

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL(生产线)后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线,引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质(ILD) 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅(SOI)

半导体制造基本概念

半导体制造基本概念 晶圆(Wafer) 晶圆(Wafer)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状的「多晶硅」。一般晶圆制造厂,将多晶硅融解后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的8?? 硅晶棒,约需2天半时间长成。经研磨、??光、切片后,即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序,把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率,更在IC 制程的进步上,扮演着最关键的角色。由于光学上的需要,此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中,蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻(又称为电浆蚀刻)是目前最常用的蚀刻方式,其以气体作为主要的蚀刻媒介,并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先,电浆会将蚀刻气体分子分解,产生能够快速蚀去材料的高活性分子。此外,电浆也会把这些化学成份离子化,使其带有电荷。 晶圆系置于带负电的阴极之上,因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时,会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻,而后者也是干式蚀刻的重要角色。 基本上,随着所欲去除的材质与所使用的蚀刻化学物质之不同,蚀刻由下列两种模式单独或混会进行:

1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后,将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面,并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键,进而将晶圆表面材质分子一个个的打击或溅击(sputtering)出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时,被用来沉积出某种薄膜(film)的技术,所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有,不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有: ■二气化硅(通常直接称为氧化层) ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层(plasmas nitride dielectrics)是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜:内层介电层(ILD)、内金属介电层(IMD)、以及保护层。此外、金层化学气相沉积(包括钨、铝、氮化钛、以及其它金属等)也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示,物理气相沉积(Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气,藉由在高真空中将氩离子加速以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅击出来的材质(通常为铝、钛或其合金)如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境,可使这些金属原子结成晶粒,再透过微影图案化(patterned)与蚀刻,来得到半导体组件所要的导电电路。 解离金属电浆(IMP)物理气相沉积技术

半导体的生产工艺流程

半导体的生产工艺流程 微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining),原本就肇源于半导体组件的制程技术,所以必须先介绍清楚这类制程,以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵。为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型 鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统 中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆 放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴(airshower)的程序,将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人 员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。)当然,化妆是在禁绝之内,铅笔等也禁止使用。 7、除了空气外,水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel),影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏,一般要求至 17.5MΩ-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使 用氮气(98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔

半导体工艺新发展概述

半导体工艺新发展概述 发表时间:2018-06-05T16:01:48.103Z 来源:《基层建设》2018年第9期作者:顾荣军孙远见张雪玲 [导读] 摘要:半导体是我们生活当中的重要材料类型,在特征尺寸不断缩小的过程中,新技术与材料也具有了重要的产生价值。 江苏新苏机械制造有限公司江苏省无锡市 214000 摘要:半导体是我们生活当中的重要材料类型,在特征尺寸不断缩小的过程中,新技术与材料也具有了重要的产生价值。在本文中,将就半导体工艺新发展进行一定的研究。 关键词:半导体;工艺;发展概述; 1 引言 在半导体技术发展当中,特征尺寸的缩小是其一项重要的标志,在有效等比缩小的过程中,其主要研究方面即通过提高器件速度以及在芯片上对更多的功能与器件进行提升,以此实现整体性能的提升。对此,即需要做好半导体技术的研究把握,更好的做好其应用。 2 应变硅技术 在现今晶体管沟道区域当中,在迁移率不断增强的过程当中,也获得了较为显著的性能收益。同其余性能提升方式相比,以该技术实现芯片性能的提升则成为了非常重要的一项内容。就目前来说,应变工程技术在晶体管沟道内的载流子迁移率方面具有了较为广泛的应用,在栅氧厚度保持不变的情况下,使得驱动电流因此获得了较大的增长。从本质上来说,其具有两种应变类型,即本征应变以及工艺致应变。其中,工艺致应变即仅仅在单个方向上具有应变的产生,而本征应变则体现在应变绝缘层上硅晶圆当中。对于电子来说,其在硅衬底上具有最快的移动速度,在该种情况下,能够对几何性能进行充分发挥的混合晶向方案即得到了提出。在实际应用当中,应变物所具有的一项重要优势即相互间能够叠加,对于半导体制造商,其通过SiGe源以及压应力衬垫等技术的结合性应用,则能够在对晶体管迁移率提升量进行获得的基础上使期间因此具有更大的驱动电流。除了能够为逻辑器件带来优点,应变方式的应用也能够增加NAND闪存电荷的保存时间,在降低隧穿泄露电流的基础上实现DRAM刷新时间的增加。 目前,已经出现了一种将SiGe埋层应变实现对nFET器件沟道引入的新方式,对于所嵌入的SiGe来说,其通常应用在pEFT当中实现对沟道压应变的引入,该方式也称之为反嵌入SiGe法。目前,IBM公司已经通过SiGe发的应用对沟道当中的单轴张应变进行形成,同无应变类型器件相比,具有40%的迁移率提升以及15%的驱动电流提升。在沟道当中,可通过SiGe应变结构实现沟道当中的应变,且可实现对其余支撑技术形成沟道的叠加应用。而当SiGe较薄时,在限制应变外延缺陷的形成方面也具有有利作用。 3 超深亚微米技术 3.1 栅介质 在CMOS晶体管发展当中,栅介质是其中的重要组成部分,目前,栅氧化层氮化技术是晶圆制作当中的重要方式。氮氧化物是由SiO2所发展形成的,具有高击穿场电压、高介电常数以及低栅泄露的有点。在氮氧化技术不断研究的过程中,也对CMOS技术的发展起到了积极的推动作用。在氮实际引入当中,其可以分为化学、物理以及热这几种方式。在氮引入SiO2方面,则具有氮注入以及离子束建设这两种方式。对于这部分方式来说,其在实际应用当中具有无氢薄膜以及低温工作,其常用的化学方式为等离子体化学气相淀积法,能够在温度较低的环境下工作,且能够SiON薄膜实现在已有SiO2薄层以及硅上。热方法方面,则具有氮大气当中氧化层薄膜的退火处理。其中,热NH3氮化法以及等离子体法是最为常用的两种方式,通过这两种方式的应用,则能够有效达成高比例氮引入以及工艺控制的目标。在典型的氮化工艺当中,其主要工艺流程为:第一,高温NH3处理,即在原始SiO2当中实现氧气以及氮气的引入;第二,高温N2退火,从薄膜中对多余的H2进行排出;第三,低温O2浸泡,以此对前两个步骤当中所形成的SiON进行稳定处理。在这三个步骤当中,对于NH3的处理是一项关键性内容,这是因为对于器件性能来说,其将受到温度、时间以及NH3浓度的控制。高k栅极电介质方面,目前研究工作的重点即是对高k电介质/多晶硅栅极结构的测试。同时,研究者在很多方面也加大了研究力度,试图实现对击穿现象的解释,即寻找到高k电介质迁移率降低的原因。在经过研究后,提出了部分载流子迁移降低问题出现的原因同低能量光学声子散射具有一定的联系,即高k材料高度以及软声子散射高度易极化键结构。对于其余原因来说,如库仓散热也将对迁移率造成降低,但也可以通过工艺优化方式的应用对这部分不利影响进行消除,即需要在实际处理当中对栅极漏电流以及迁移率方面做出适当的取舍。 3.2 Cu互连工艺 目前,集成电路制造技术已经跨入到了新的时代,同Al相比,Cu具有更优越的抗电迁移特性以及更低的电阻率,能够在实现较小RC 延迟形成的基础上使电路具有更高的可靠性,目前作为较为理想的互连线材料得到了应用。目前,大部分铜布线还处于0.18-10.13mm工艺,有四成的逻辑电路生产线在实际应用当中会对铜布线工艺进行使用。 目前,使用化学机械抛光的大马士革镶嵌工艺是目前成功在IC制造当中应用、且成熟的工艺。在该结构应用的情况下,能够有效提升铜互连的刻蚀特性,通过微通孔的应用进行上下层铜导线间的连接。在该工艺当中,通常会通过SiC以及SiN基扩散阻挡层的使用避免铜在电介质当中过多的扩散,在成型当中也将作为蚀刻停止层进行应用。同时,蚀刻停止层的质量以及沉积条件也将在较大程度上影响到器件

半导体基础知识和半导体器件工艺

半导体基础知识和半导体器件工艺 第一章半導體基礎知識 通常物質根據其導電性能不同可分成三類。第一類爲導體,它可以很好的傳導電流,如:金屬類,銅、銀、鋁、金等;電解液類:NaCl 水溶液,血液,普通水等以及其他一些物體。第二類爲絕緣體,電流不能通過,如橡膠、玻璃、陶瓷、木板等。第三類爲半導體,其導電能力介於導體和絕緣體之間,如四族元素Ge鍺、Si矽等,三、五族元素的化合物GaAs砷化鎵等,二、六族元素的化合物氧化物、硫化物等。 物體的導電能力可以用電阻率來表示。電阻率定義爲長1 釐米、截面積爲1 平方釐米的物質的電阻值,單位爲歐姆*釐米。電阻率越小說明該物質的導電性能越好。通常導體的電阻率在10-4 歐姆*釐米以下,絕緣體的電阻率在109 歐姆*釐米以上。 半導體的性質既不象一般的導體,也不同于普通的絕緣體,同時也不僅僅由於它的導電能力介於導體和絕緣體之間,而是由於半導體具有以下的特殊性質: (1) 溫度的變化能顯著的改變半導體的導電能力。當溫度升高時,電阻率會降低。 比如Si在200C時電阻率比室溫時的電阻率低幾千倍。可以利用半導體的這個特性製成自動控制用的熱敏元件 (如熱敏電阻等),但是由於半導體的這一特性,容易引起熱不穩定性,在製作半導體器件時需要考慮器件自身産生的熱量,需要考慮器件使用環境的溫度等,考慮如何散熱,否則將導致器件失效、報廢。 (2)半導體在受到外界光照的作用是導電能力大大提高。如硫化鎘受到光照後導電能力可提高幾十到幾百倍,利用這一特點,可製成光敏三極管、光敏電阻等。

(3)在純淨的半導體中加入微量(千萬分之一)的其他元素(這個過程我們稱爲摻雜),可使他的導電能力提高百萬倍。這是半導體的最初的特徵。例如在原子密度爲 5*1022/cm3 的矽中摻進大約5X1015/cm3 磷原子,比例爲10-7(即千萬分之一),矽的導電能力提高了幾十萬倍。 物質是由原子構成的,而原子是由原子核和圍繞它運動的電子組成的。電子很輕、很小,帶負電,在一定的軌道上運轉;原子核帶正電,電荷量與電子的總電荷量相同,兩者相互吸引。當原子的外層電子缺少後,整個原子呈現正電,缺少電子的地方産生一個空位,帶正電,成爲電洞。物體導電通常是由電子和電洞導電。 前面提到摻雜其他元素能改變半導體的導電能力,而參與導電的又分爲電子和電洞,這樣摻雜的元素(即雜質)可分爲兩種:施主雜質與受主雜質。 將施主雜質加到矽半導體中後,他與鄰近的4個矽原子作用,産生許多自由電子參與導電,而雜質本身失去電子形成正離子,但不是電洞,不能接受電子。這時的半導體叫N 型半導體。施主雜質主要爲五族元素:銻、磷、砷等。將施主雜質加到半導體中後,他與鄰近的4 個矽原子作用,産生許多電洞參與導電,這時的半導體叫p 型半導體。受主雜質主要爲三族元素:鋁、鎵、銦、硼等。電洞和電子都是載子,在相同大小的電場作用下,電子導電的速度比電洞快。電洞和電子運動速度的大小用遷移率來表示,遷移率愈大,截流子運動速度愈快。\ 假如把一些電洞注入到一塊N型半導體中,N型就多出一部分少數載子一一電洞, 但由於N型半導體中有大量的電子存在,當電洞和電子碰在一起時,會發生作用, 正負電中和,這種現象稱爲複合 單個N型半導體或P型半導體是沒有什麽用途的。但使一塊完整的半導體的一部分是N 型,另一部分爲P型,並在兩端加上電壓,我們會發現有很奇怪的現象。如果將P型半導體接電源的正極,N型半導體接電源的負極,然後緩慢地加電壓。當電壓很小時,一般小

(完整版)半导体工艺试卷及答案

杭州电子科技大学研究生考试卷(B卷)

1、什么是CMOS器件的闩锁效应?描述三种阻止闩锁效应的制造技术。(12分) 答:闩锁效应就是指CMOS器件所固有的寄生双极晶体管(又称寄生可控硅,简称SCR)被触发导通,在电源和地之间形成低阻抗大电流的通路,导致器件无法正常工作,甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分,包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时,就可能诱发闩锁,这种外来干扰噪声常常是随机的,如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域,有两种情况:一种是闩锁只发生在外围与输入、输出有关的地方,另一种是闩锁可能发生在芯片的任何地方,在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体?比较FZ和CZ优缺点。(10分) 答:(1)原因:因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的,不需要坩埚。柱状的高纯多晶材料固定于卡盘,一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶,在金属线圈中通过高功率的射频电流,射频功率技法的电磁场将在多晶柱中引起涡流,产生焦耳热,通过调整线圈功率,可以使得多晶柱紧邻线圈的部分熔化,线圈移过后,熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中,或者有保护气氛的封闭腔室内 (2)CZ和FZ区别:CZ是直拉法,就是首先把多晶硅置于坩埚内加热熔化,然后采用小的结晶“种子”——籽晶,再慢慢向上提升、结晶,获得大的单晶锭。 (3)CZ和FZ优缺点比较:FZ是水平区域熔化生长法,就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用,占75%以上。直拉法制备Si单晶的优点是:1)成本低;2)能制备更大的圆片尺寸,6英吋(150mm)及以上的Si单晶制备均采用直拉法,目前直拉法已制备出400mm(16英吋)的商用Si单晶;3)制备过程中的剩余原材料可重复使用;4)直拉法制备的Si单晶位错密度低,0~104cm-2。直拉法制备Si单晶的主要缺点是,由于使用坩埚,Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是,由于不使用坩锅,可制备高纯度的硅单晶,电阻率高达2000Ω-mm,因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是:1)成本高; 3、什么是LOCOS和STI?为什么在高级IC工艺中,STI取代了LOCOS?(12分) 答:(1)LOCOS:即“硅的局部氧化”技术(Local Oxidation of Silicon)CMOS工艺最常用的隔离技术就是LOCOS(硅的选择氧化)工艺,它以氮化硅为掩膜实现了硅的选择氧化,在这种工艺中,除了形成有源晶体管的区域以外,在其它所有重掺杂硅区上均生长一层厚的氧化层,称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀(SiN边缘形成类似鸟嘴的结构,称为“鸟喙效应”bird beak)和场注入的横向扩散,使LOCOS工艺受到很大的限制。STI:浅沟槽隔离(STI)是用于隔绝活动区域的制造方法,它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。 (2)取代原因:LOCOS结构影响了有源区长度,为了减小鸟嘴,出现了改进的LOCOS 结构,PBL和PELOX结构。PBL(poly buffer LOCOS多晶衬垫LOCOS)结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶,这样减小了场氧生长时SiN薄膜的应力,也减小了鸟嘴。PELOX(poly encapsulated Locol Oxidation多晶镶嵌LOCOS)结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜,然后在生长场氧,它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性,故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要,尤其是对于DRAM器件而言;对晶

半导体工艺(精)

半导体的生产工艺流程 -------------------------------------------------------------------------------- 一、洁净室 一般的机械加工是不需要洁净室(clean room)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。 为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class 10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵。 为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴(air shower) 的程序,将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。) 当然,化妆是在禁绝之内,铅笔等也禁止使用。 7、除了空气外,水的使用也只能限用去离子水(DI water, de-ionized water)。一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS) 晶体管结构之带电载子信道(carrier channel),影响半导体组件的工作特性。去离子水以电阻率(resistivity) 来定义好坏,一般要求至17.5MΩ-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使用氮气(98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆(silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体,显然是经过纯炼与结晶的程序。目前晶体化的制程,大多是采「柴可拉斯基」(Czycrasky) 拉晶法(CZ 法)。拉晶时,将特定晶向(orientation) 的晶种(seed),浸入过饱和的纯硅熔汤(Melt) 中,并同时旋转拉出,硅原子便依照晶种晶向,乖乖地一层层成长上去,而得出所谓的晶棒(ingot)。晶棒的阻值如果太低,代表其中导电杂质(impurity dopant) 太多,还需经过FZ悬浮区熔法法(floating-zone) 的再结晶(re-crystallization),将杂质逐出,提高纯度与阻值。

相关文档
最新文档