逐次逼近式转换原理(终审稿)
逐次逼近式转换原理公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]
一、逐次逼近式AD转换器与计数式A/D转换类似，只是数字量由“逐次逼近寄存器SAR”产生。SAR使用“对分搜索法”产生数字量，以8位数字量为例，SAR首先产生8位数字量的一半，即B,试探模拟量Vi的大小，若Vo>Vi，清除最高位，若Vo 转换过程： (1)首先发出“启动信号”信号S。当S由高变低时，“逐次逼近寄存器SAR”清0，DAC输出Vo=0，“比较器”输出1。当S变为高电平时，“控制电路”使SAR开始工作。 (２)SAR首先产生8位数字量的一半，即B,试探模拟量的Vi大小，若Vo>Vi，“控制电路”清除最高位，若Vo (３)在最高位确定后，SAR又以对分搜索法确定次高位，即以低7位的一半y1000000B(y为已确定位) 试探模拟量Vi的大小。在bit6确定后，SAR以对分搜索法确定bit5位，即以低6位的一半yy100000B(y为已确定位) 试探模拟量Vi的大小。重复这一过程，直到最低位bit0被确定。 (4)在最低位bit0确定后，转换结束，“控制电路”发出“转换结束”信号EOC。该信号的下降沿把SAR的输出锁存在“缓冲寄存器”里，从而得到数字量输出。从转换过程可以看出：启动信号为负脉冲有效。转换结束信号为低电平。 ? 我觉得，这有点像数学中的二分法，如给一个数a，先用8'b1000000（设为b）与a相比较，如果a大于b，则保留最高位1，即原来的范围变成了0-7'b1111111（第8位已确认）。之后的过程都是这样，重复执行就可以了。 根据以上理论，举个例子，例如满量程应该是5V，所以，第一次DA输出，输入电压与比较，输入电压大，故而取之间，即最高位保留1。然后在新的范围内取中间电压，即，依此类推。。。。 理解逐次逼近寄存器型ADC：与其它类型ADC 的架构对比 Jul 02, 2009 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对比。 引言 特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。 SAR ADC的架构 尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(V IN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100 (00) MSB设置为1)。这样，DAC输出(V DAC)被设为V REF/2，V REF是提供给ADC的基准电压。然后，比较判断V IN是小于还是大于V DAC。如果V IN大于V DAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果V IN小于V DAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。 图1. 简单的N位SAR ADC架构 图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明V IN < V DAC。所以，位3置为0。然后DAC被置为01002，并执行第二次比较。由于V IN > V DAC，位2保持为1。DAC置为01102，执行第三次比较。根据比较结果，位1置0，DAC又设置为01012，执行最后一次比较。最后，由于V IN > V DAC，位0确定为1。 图2. SAR工作原理(以4位ADC为例) 注意，对于4位ADC需要四个比较周期。通常，N位SAR ADC需要N个比较周期，在前一位转换完成之前不得进入下一次转换。由此可以看出，该类ADC能够有效降低功耗和空间，当然，也正是由于这个原因，分辨率在14位至16位，速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。MAX1115/MAX1116和 MAX1117/MAX1118 8位ADC以及分辨率更高的可互换产品MAX1086和MAX1286 (分别为10位和12位)，采用微小的SOT23封装，尺寸只有3mm x 3mm。12位MAX11102采用3mm x 3mm TDFN封装或3mm x 5mm μMAX?封装。 SAR ADC的另一个显著的特点是：功耗随采样速率而改变。这一点与闪速ADC或流水线ADC 逐次逼近型模数转换器基本原理 逐次逼近型模数转换器一般由顺序脉冲发生器、逐次逼近寄存器、数模转换器和电压比较器等几部分组成，其原理框图如图11-3所示。 图11-3 逐次逼近型模数转换器的原理框图 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被数模转换器转换成相应的模拟电 压，送到比较器中与进行比较。若＞，说明数字过大了，故将最高位的 1清除；若＜，说明数字还不够大，应将最高位的1保留。然后，再按同 样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。 可见逐次逼近转换过程与用天平称量一个未知质量的物体时的操作过程一样，只不过使用的砝码质量一个比一个小一半。 能实现图11-3所示方案的电路很多。图11-4所示电路是其中的一种，这是 一个四位逐次逼近型模数转换器。图中四个JK触发器～组成四位逐次逼 近寄存器；5个D触发器～接成环形移位寄存器(又称为顺序脉冲发生器)， 它们和门～一起构成控制逻辑电路。 图11-4 四位逐次逼近型模数转换器 现分析电路的转换过程。为了分析方便，设D/A转换器的参考电压为=+8 V，输入的模拟电压为=4.52 V。 转换开始前，先将逐次逼近寄存器的四个触发器～清零，并把环形计数器的状态置为00001。 第1个时钟脉冲C的上升沿到来时，环形计数器右移一位，其状态变为10000。 由于，均为0，于是触发器被置1，和被置0。 所以，这时加到D/A转换器输入端的代码为1000，D/A转换器的输出电压为 和在比较器中比较，由于＜，所以比较器的输出电压为。 第2个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 01000。这时由于，，均为0，于是触发器的1保留。 与此同时，的高电平将触发器置1。所以，这时加到D/A转换器输入端的 代码为1100，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第3个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为 00100。这时由于，，均为0，于是触发器的1保留， 而被置0。与此同时，的高电平将置1。所以，这时加到D/A转换器输入端的代码为1010，D/A转换器的输出电压为 和在比较器中比较，由于＞，所以比较器的输出电压为。 第4个时钟脉冲C的上升沿到来时，环形计数器又右移一位，其状态变为00010。 这时由于，，均为0，于是触发器、的状态保持不变， 而触发器被置0。与此同时，的高电平将触发器置1。所以，这时加到 一、逐次逼近式AD转换器与计数式A/D转换类似，只是数字量由“逐次逼近寄存器SAR” 产生。SAR使用“对分搜索法”产生数字量，以8位数字量为例，SAR首先产生8位数字量的一半，即10000000B,试探模拟量Vi的大小，若Vo>Vi，清除最高位，若Vo 逐次逼近寄存器型ADC设计报告 组员（学号）：刘秀春20083511 贾明20083431 李强20083444 王紫彤20083526 专业（年级）：集成电路设计2008级 课程名称：数模混合集成电路设计 提交日期：2011年12月22日 一、组员分工： 序 号 组 员 承 担 工 作 1 刘秀春 比较器、SAR （设计，仿真，电路图，版图） 2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图） 3 李强 DAC （设计，仿真，电路图，版图） 4 王紫彤 MOS 开关、运算放大电路（设计，仿真，电路图，版图） 二、项目设计要求： 设计一个12bit 逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求： 分 辨 率 12bit 采样频率 100KHz 功 耗 < 2mW 电源电压 2.5V 面 积 < 3mm 2 工作温度 0~80℃ 工艺技术 0.25um 四、项目设计内容： 1. 逐次逼近寄存器型模数转换器（SAR ADC ）整体结构： 2. 逐次逼近寄存器型模数转换器（SAR ADC ）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸 Analog In S/H DAC SAR LOGIC V DAC V COMP Vin SAR REGISTER COMPARE 图1 逐次逼近寄存器型模数转换器工作原理框图 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等 3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN 第三章 高精度逐次逼近ADC 设计分析 第二章已经简单介绍了逐次逼近ADC 的原理，尽管其工作原理比较简单，但是具体的实现结构多种多样。其中按照内部DAC 的实现方式大概可以分为电压定标、电流定标和电荷定标三种结构。电压定标DAC 是指基于开关树电阻串分压结构，这种结构在实现较高精度时总的电阻阻值很大，会占用很大面积，所以通常很少用来实现高精度的数模转换。电流定标DAC 是指在Bipolar 工艺中比较常用的R-2R 结构，这种结构避免了电阻比值范围大的缺点。但由于CMOS 工艺中电阻占用面积较大，而且电阻的阻值精确性较双极性工艺低，电阻网络还存在较大的静态功耗，所以在高精度逐次逼近ADC 中也已经很少采用R-2R 结构。电荷定标DAC 是目前最常用的一种结构，它是基于电容阵列电荷再分配实现数模转换。由于CMOS 工艺中电容之间的匹配高于电阻匹配，所以这种结构可以实现较高的精度。另外，由于这种结构是基于开关电容方式，因此不存在静态功耗，所以已经成为目前SAR ADC 的主流结构。因此，本文从电荷再分配DAC 结构讲起，也分析了电阻电容混合结构DAC 结构，并重点介绍了带失调消除技术的高精度比较器的设计以及误差自动校准算法。最后，还对其它影响A/D 转换器的因素如噪声、开关非理想效应作了分析。 3.1 SAR ADC 中的高精度DAC 模块 1975年James L. McCREARY 首次提出将电荷再分配技术[23]应用到逐次逼近ADC 的设计当中，该技术是基于二进制加权电容阵列，利用电容的电荷再分配完成二进制搜索算法，由于该结构功耗小，而且不需要额外的采样保持电路，因而成为了目前逐次逼近ADC 中最常用的一种结构。然而由于在高精度应用中，最低位电容和最高位电容之间存在很大的比值，例如对于12位精度，最大电容和最小电容的比值2048：1，这必然将占用很大的芯片面积。解决这个问题的方法主要有两种，一种是采用分段电容阵列结构，另外一种是采用电阻电容混合结构。 3.1.1 分段电容阵列结构DAC 模块 文献[24]中提出了一种分段电容DAC 结构，该结构中由MSB 电容阵列和LSB 电容阵列通过一个耦合电容s C 级联，其中耦合电容s C 与MSB 电容阵列总电容MSB C 和 模数转换器(ADC)的几种主要类型 现在的软件无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度，一般的测控系统也希望在精度上有所突破，人类数字化的浪潮推动了A/D转换器不断变革，而A/D转换器是人类实现数字化的先锋。A/D转换器发展了30多年，经历了多次的技术革新，从并行、逐次逼近型、积分型ADC，到近年来新发展起来的∑-Δ型和流水线型ADC，它们各有其优缺点，能满足不同的应用场合的使用。 逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解调等方面。∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面对各种类型的ADC作简要介绍。 1．逐次逼近型 逐次逼近型ADC是应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器（SAR）和1个逻辑控制单元。它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。这一类型ADC的分辨率和采样速率是相 互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。 优点：分辨率低于12位时，价格较低，采样速率可达1MSPS；与其它ADC相比，功耗相当低。 缺点：在高于14位分辨率情况下，价格较高；传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。 2．积分型ADC 积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。 积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰（如50Hz或60Hz），适合在嘈杂的工业环境中使用。这类ADC主要应用于低速、精密测量等领域，如数字电压表。 优点：分辨率高，可达22位；功耗低、成本低。 理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比 摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC 市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-ΔADC进行了对比。 引言 逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps (每秒百万次采样)的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。 顾名思义，SAR ADC实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，ADC采样速率仅是该数值的几分之一。 SAR ADC的架构 尽管实现SAR ADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100... .00，MSB设置为1)。这样，DAC输出(VDAC)被设为VREF/2，VREF是提供给ADC 的基准电压。然后，比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果VIN小于VDAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内。 图1. 简单的N位SAR ADC架构 图片简介: 本技术涉及模数转换技术，尤其涉及一种逐次逼近寄存器型模数转换器，包括取样比较器，数模转换器，控制器，寄存器，存储器，处理器和参考电路，比较器将输入模拟量与每个参考模拟量依次进行比较，并输出反映比较结果的一组组数字信号到存储器中，处理器读取并分析一时间段内的存储器中的数字信号，输出与该时间段对应的分析结果，实现处理器对分析结果的自学习更新过程；控制器从处理器接收分析结果，并根据分析结果改变参考模拟量或改变自身的控制信号，使得逐次逼近寄存器型模数转换器改变搜索策略，减少逼近次数，从而达到降低功耗，加快速度，增大分辨率的目的。 技术要求 1.一种逐次逼近寄存器型模数转换器，其特征在于，包括： 比较器，包括一正相输入端、一反相输入端和一比较输出端； 所述正相输入端用于接收一输入模拟量； 数模转换器，包括一输入引脚、一参考电源引脚和一输出引脚；所述模数转换器通过所 述输出引脚输出多个大小均不相同的参考模拟量； 所述比较器的所述反相输入端与所述数模转换器连接； 所述比较器通过所述反相输入端依次接收每个所述参考模拟量，并将所述输入模拟量与 每个所述参考模拟量依次进行比较，并通过所述比较输出端输出反映比较结果的一数字 信号； 控制器，包括一第一控制输入端，一第二控制输入端，一控制输出端和一信号输出端； 所述控制器的所述第一控制输入端与所述数模转换器的所述输入引脚连接，以接收所述数字信号； 所述控制器的所述第一控制输出端与所述数模转换器的所述输入引脚连接，以将一第一控制信号输出至所述数模转换器中，所述第一控制信号用于控制所述数模转换器输出的所述参考模拟量的大小； 所述控制器的所述信号输出端用于输出所述数字信号； 寄存器，与所述控制器的所述信号输出端连接，用于接收并暂存所述控制器输出的所述数字信号； 存储器，与所述寄存器连接，以从所述寄存器中提取暂存的所述数字信号并存储； 处理器，包括一信号输入口，一第一控制输出口和一第二控制输出口； 所述处理器的所述信号输入口与所述存储器连接，以接收并分析一预设的时间段内的所述数字信号，输出对应的分析结果； 所述处理器的所述第一控制输出口与所述控制器的所述第二控制输入端连接，以将与所述时间段对应的所述分析结果输出至所述控制器内，以实现所述处理器对所述分析结果的自学习更新过程； 参考电路，连接所述处理器的所述第二控制输出口，以接收与所述时间段对应的一第二控制信号； 所述参考电路还与所述数模转换器的所述参考电源引脚连接，以根据所述第二控制信号输出一参考电压至所述数模转换器中； 所述数模转换器对接收到的所述第一控制信号和所述参考电压进行权值计算形成所述参考模拟量。 摘要：首先介绍一种新型的多通道高分辨率AD7656型模，数转换器的功能和性能，详细描述它在并行接口模式下的工作方式和原理。然后介绍AD7656在信号采集系统中的应用，给出设计方案和电路。 关键词：ADC；AD7656；信号采集；应用 1 引言 美国模拟器件公司(ADI)发布了一种创新的半导体制造工艺，这种工艺技术是将高电压半导体工艺与亚微米CMOS和互补双极型工艺相结合，并将该工艺命名为iCMOS(工业CMOS)。使诸如工厂自动化和过程控制等高电压应用在性能、设计和节省成本方面均得到极大提升。iCMOS能把更多的信号链路功能集成在一个尺寸比以前小很多的芯片内，并且不牺牲性能，将数字逻辑电路与高速模拟电路集成在一起，并且采用前所未有的小尺寸封装，提供更高的性能和更低的功耗。AD7656就是采用iC-MOS工艺制造的，是高集成度、6通道16-bit逐次逼近(SAR)型ADC，内含1个2.5V基准电压源和基准缓冲器。该器件的功耗比最接近的同类双极型ADC降低了60％。AD7656在每通道250kS／s采样速率下的精度(±4LSB最大值积分线性误差)是同类产品的2倍。基于iCOMS技术制造的ADC可以满足工业领域对高分辨率、多通道、高转换速率和低功耗的要求。 2 AD7656的特性及引脚功能 2.1 AD7656的特性 图1示出AD7656的功能框图。AD7656的主要特性如下： ●6通道16-bit逐次逼近型ADC； ●最大吞吐率为250kS／s； ●AVcc范围为4.75V-5.25V； ●低功耗：在供电电压为5V、采样速率为250kS／s时的功耗为160mW； ●宽带宽输入：输入频率为50kHz时的信噪比(SNR)为85dB； ●片上有2.5V基准电压源和基准缓冲器； ●有并行和串行接口； ●与SPI／QSPI／μWire／DSP兼容的高速串行接口； ●可通过引脚或软件方式设定输入电压范围(±10V，±5V)； ●采用iCMOS工艺技术； ●64引脚QFP。 2.2 AD7656的引脚功能 REFCAPA、REFCAPB、REFCAPC是参考电压引脚，这几个引脚应该接去耦电容器来减小每1个ADC通道参考缓冲器的衰减。 V1一V6是模拟输入1-6引脚，它们是模拟前端输入，对应通道的输入范围取决于RANGE 引脚的定义。 AGND是模拟地，所有的模拟输入信号和外部参考信号都要用AGND。 DVcc是5V数字电源端。 VDRIVE是逻辑电源输入，该引脚的电压取决于内部参考电压，应接10μF或100μF的去耦电容器。 DGND是数字地，它是数字电路的参考点。 AVcc是模拟电压输入(4.5V-5.5V)，它只给ADC的内核供电。 CONVSTA／B／C是转换使能逻辑输入，每对有其相关的CONVST信号，用来启动每对或每4个或6个ADC同步采样。 CS是片选信号，逻辑低电平时使能。 RD是读信号，逻辑低电平时使能。 WR/PEFEN/DIS是写数据/参考使能/非使能。 BUSY是忙信号输出，当转换开始时为高电平，并且在转换结束前一直为高电平。 SER/PAR是串行/并行选择输入信号。低电平时选择并行接口模式，高电平时选择串行接口模式。 DB[0]/SEL A是数据0位／选择输出A路。 DB[1]/SEL B是数据1位/选择输出B路。 DB[2]/SEL C是数据2位/选择输出C路。 DB[3]/DCIN C是数据3位，C路为菊花链式。 DB[4]DCIN B是数据4位/B路为菊花链式。 DB[5]/DCIN A是数据5位/A路为菊花链式。 DB[6]/SCLK是数据6位/串行时钟。 DB[7]/HBEN/DCEN是数据7位/高位使能/菊花链式使能。 DB[8]DOUTA是数据8位/串行数据输出A。 DB[9]/DOUTB是数据9位/串行数据输出B。 DB[10]/DOUTC是数据10位/串行数据输出C。 DB[11]/DGND是数据11位/数字地。 DB[12]、DB[13]、DB[15]是数据12位、数据13位、数据15位。 DB [14]/REFBUFEN/DIS是数据14位/参考缓冲使能(低电平时)/非使能(高电平时)。 RESET是复位信号输入。 几种模数转换技术的分析比较 摘要：对几种最为常用的模数转换技术及其特点加以比较，着重介绍最新的模数转换技术——流水线技术；阐述其工作原理、性能特点及其优点，以助于读者更好地选择适合自己设计的模数转换器。 关键词：模数转换闪烁型模数转换器∑-Δ型模数转换器流水线模数转换器 引言 模数转换是将模拟输入信号转换为N位二进制数字输出信号的技术。采用数字信号处理能够方便实现各种先进的自适应算法，完成模拟电路无法实现的功能，因此，越来越多的模拟信号处理正在被数字技术所取代。与之相应的是，作为模拟系统和数字系统之间桥梁的模数转换的应用日趋广泛。为了满足市场的需求，各芯片制造公司不断推出性能更加先进的新产品、新技术，令人目不暇接。本文就几种最为常用的模数转换技术进行分析比较。 1 模数转换技术 模数转换包括采样、保持、量化和编程四个过程。采样就是将一个连续变化的信号x(t)转换成时间上离散的采样信号x(n)。根据奈奎斯特采样定理，对于采样信号x(t)，如果采样频率fs大于或等于2fmax（fmax为x(t)最高频率成分），则可以无失真地重建恢复原始信号x（t）。实际上，由于模数转换器器件的非线性失真，量化噪声及接收机噪声等因素的影响，采样速率一般取fs=2.5fmax。通常采样脉冲的宽度tw是很短的，故采样输出是断续的窄脉冲。要把一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。假设噪声信号在量化电平中是均匀分布的，则量化噪声均方值与量化间隔和模数转换器的输入阻抗值有关。编码是将量化后的信号编码成二进制代码输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程同时实现的，且所用时间又是保持时间的一部分。实现这些过程的技术有很多，从早在上世纪70年代就出现的积分型到最新的流水线模数转换技术，种类繁多。由于原理的不同，决定了它们性能特点的差别。 1.1 积分型模数转换器 积分型模数转换器称双斜率或多斜率数据转换器，是应用最为广泛的转换器类型。典型的是双斜率转换器，我们就以其为例说明积分型模数转换器的工作原理。双斜率转换器包括两个主要部分：一部分电路采样并量化输入电压，产生一个时域间隔或脉冲序列，再由一个计数器将其转换为数字量输出，如图1所示。逐次逼近型ADC
逐次逼近型模数转换器基本原理
逐次逼近式AD转换原理
12位逐次逼近寄存器型ADC转换器设计
一种高精度逐次逼近模数转换器的研究与设计_(优选.)
模数转换器(ADC)的几种主要类型
理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比
逐次逼近寄存器型模数转换器的制作方法
AD7656型模数转换器在信号采集系统中的应用
几种模数转换技术的分析比较解读