数字电路实验报告
数字电路实验
目录
实验一组合逻辑电路分析 (2)
实验二组合逻辑实验（一） (6)
实验三组合逻辑实验（三） (11)
实验四触发器和计数器 (19)
实验五数字电路综合实验 (24)
实验六555集成定时器 (27)
实验七数字秒表 (31)
实验一组合逻辑电路分析
一、参考元件
1、74LS00（四2输入与非门）
2、74LS20（双4输入与非门）
二、实验内容
1、组合逻辑电路分析
A B C D
X1
5 V
图1.1 组合逻辑电路分析
电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
实验表格记录如下：
表1.1 实验分析：
由实验逻辑电路图可知：输出X1=AB CD ?=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题：
密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。 试分析下图中密码锁的密码ABCD 是什么？
X1
X2
5 V
A
B
C
D
图1.2 密码锁电路分析
实验真值表记录如下：
表1.2 实验分析：
由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，
X2=1X 。
实验二 组合逻辑实验（一）
半加器和全加器 一、实验目的
熟悉用门电路设计组合电路的原理和方法步骤。 二、预习内容
1、复习用门电路设计组合逻辑电路的原理和方法步骤。
2、复习二进制数的运算
①用“与非”门设计半加器的逻辑图 ②完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图 ③完成用“异或”门设计三变量判奇电路的原理图 三、参考元件
1、74LS283（集成超前4位进位加法器）
2、74LS00（四2输入与非门）
3、74LS51（双与或非门）
4、74LS136（四2输入异或门） 四、实验内容
1、用与非门组成半加器 由理论课知识可知：
i S =i i A B ⊕=i i i i AB A B +=i i i i i i A B A A B B ??? i C =i i A B =i i A B
根据上式，设计如下电路图：
Ai
Bi Si
Ci
图2.1与非门设计半加器电路图
得到如下实验结果：
表2.1 半加器实验结果记录表格
2、用异或门、与或非门、与非门组成全加器 由理论课知识可知：
i S =1i i i A B C -⊕⊕ i C =1()i i i i i A B A B C -+⊕
根据上式，设计如下电路：
Ai Bi
Ci-1
Si
Ci
图2.2 用异或门、与或非门、与非门设计的全加器
表2.2 3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0. 根据题目要求可知：
输出L=ABC ABC ABC ABC A B C +++=⊕⊕ 则可以设计出如下电路：
74LS136N
A B C
L
图2.3 用异或门设计的3变量判奇电路
根据上图，可以得到如下实验数据表格：
表2.3 4、用“74LS283”全加器逻辑功能测试
U1
74LS283N
S U M _410S U M _313S U M _1
4
S U M _21C 4
9
B 411A 412B 315A 314B 22A 23B 16
A 1
5
C 0
7
图2.4 元件74LS283
利用74LS283进行如下表格中的测试：
表2.4 “74LS283
实验三 组合逻辑实验（三）
数据选择器和译码器的应用 一、实验目的
熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。 二、预习内容
1、了解所用元器件的逻辑功能和管脚排列
2、复习有关数据选择器和译码器的内容
3、用八选一数据选择器产生逻辑函数L ABC ABC ABC ABC =+++和L A B C =⊕⊕
4、用3线-8线译码器和与非门构成一个全加器 三、参考元件
1、数据选择器74LS151
2、3—8线译码器74LS138 四、实验内容
1、数据选择器的使用：
当使能端EN=0时，Y 是2A 、1A 、0A 和输入数据0D ～7D 的与或函数，其表达式为：
7
i i i Y m D ==?∑（表达式1）
式中i m 是2A 、1A 、0A 构成的最小项，显然当i D =1时，其对应的最小项i m 在与或表达式中出现。当i D =0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路。 将数据选择器的地址信号2A 、1A 、0A 作为函数的输入变量，数据输入0D ～7D 作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端EN 始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。
①用八选一的数据选择器74LS151产生逻辑函数L ABC ABC ABC ABC =+++ 将上式写成如下形式：11336677L m D m D m D m D =+++
该式符合表达式1的标准形式，显然1D 、3D 、6D 、7D 都应该等于1，而式中没有出现的最小项0m 、2m 、4m 、5m ，它们的控制信号0D 、2D 、4D 、5D 都应该等于0，由此可画出该逻辑函数产生器的逻辑图：
1
0X1
图3.1 逻辑电路图
表3.1 真值表
由实验所得真值表可知：此逻辑电路能实现逻辑表达式L ABC ABC ABC ABC =+++ 的功能
②用八选一的数据选择器74LS151产生逻辑函数L A B C =⊕⊕，根据上述原理自行设计逻辑图，并验证实际结果。
L A B C =⊕⊕=(1,2,4,7)m ∑
由以上最小项形式可以设计如下逻辑电路图：
X1
01
C B A
图3.2 逻辑电路图
表3.2 真值表
2、3-8线译码器的应用
用3-8线译码器74LS 138和与非门构成一个全加器，写出逻辑表达式并设计逻辑电路图。验证实际结果。
全加器的和i S 与新进位i C 的表达式如下：
i S =1i i i A B C -⊕⊕=1111i i i i i i i i i i i i A BC AB C A B C ABC ----+++=(1,2,4,7)m ∑ i C =1()i i i i i A B A B C -+⊕=1111i i i i i i i i i i i i ABC A BC AB C ABC ----+++=(3,5,6,7)m ∑
做出如下逻辑电路图：
U2B
74LS20N
Si
Ci
图3.3 74LS138做成的全加器逻辑电路图
表3.3
通过真值表中的数据可以看出，按照图3.3的逻辑电路可以做成全加器。
3.扩展内容
用一片74LS151构成四变量的判奇电路。
L ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD
=+++++++
01234567m D m D m D m D m D m D m D m D =+++++++
画出如下电路图：
D
D'
图3.4 74LS151做成的判奇电路
通过实验得到如下真值表：
表3.4