半导体设备硅刻蚀机概述
半导体设备硅刻蚀机概述
在众多半导体工艺中，刻蚀是决定特征尺寸的核心工艺技术之一。刻蚀分为湿法刻蚀和干法刻蚀。湿法刻蚀采用化学腐蚀进行，是传统的刻蚀工艺。它具有各向同性的缺点，即在刻蚀过程中不但有所需要的纵向刻蚀，也有不需要的横向刻蚀，因而精度差，线宽一般在3um以上。干法刻蚀是因大规模集成电路生产的需要而开发的精细加工技术，它具有各向异性特点，在最大限度上保证了纵向刻蚀，还可以控制横向刻蚀。本节介绍的硅刻蚀机就是属于干法ICP（Inductively Coupled Plasma）刻蚀系统。它被广泛应用在微处理器（CPU）、存储（DRAM）和各种逻辑电路的制造中。
典型的硅刻蚀机系统结构如下图2-1所示。整个系统分为传输模块（Transfer Module）、工艺模块（Process Module）等。
图2-1 典型的硅刻蚀机系统结构
传输模块由Loadport、机械手（Robot）、硅片中心检测器等主要
部件组成，其功能是完成硅片从硅片盒到PM的传输。Loadport用于装载硅片盒，机械手负责硅片的传入和传出。在传送过程中，中心检测器会自动检测硅片中心在机械手上的位置，进而补偿机械手伸展和旋转的步数以保证硅片被放置在PM静电卡盘的中心。
工艺模块（PM，如图2-2所示）是整个系统的核心，刻蚀工艺就在PM中完成。一个机台可以带2－4个工艺模块，工艺模块包括反应腔室、真空及压力控制系统、射频（RF）系统、静电卡盘和硅片温度控制系统、气体流量控制系统以及刻蚀终点检测系统等。其反应原理概述如下：
刻蚀气体（主要是F基和Cl基的气体）通过气体流量控制系统通入反应腔室，在高频电场（频率通常为13.56MHZ）作用下产生辉光放电，使气体分子或原子发生电离，形成“等离子体”（Plasma）。在等离子体中，包含由正离子（Ion＋）、负离子（Ion－）、游离基（Radical）和自由电子（e）。游离基在化学上很活波、它与被刻蚀的材料发生化学反应，生成能够由气流带走的挥发性化合物，从而实现化学刻蚀。另一方面，如图2-2所示，反应离子刻蚀腔室采用了阴极面积小，阳极面积大的不对称设计。在射频电源所产生的电场作用下带负电的自由电子因质量小，运动速度快，很快到达阴极；而正离子则由于质量大，速度慢不能在相同的时间内到达阴极，从而使阴极附近形成了带负电的鞘层电压。同时由于反应腔室的工作气压在10－3～10－2Torr，这样正离子在阴极附近得到非常有效的加速，垂直轰击放置于阴极表面的硅片，这种离子轰击可大大加快表面的化学反应以及反应生产物
的脱附，从而导致很高的刻蚀速率。正是由于离子轰击的存在才使得各向异性刻蚀得以实现。
图2-2工艺模块腔室结构图
半导体工艺主要设备大全
清洗机超音波清洗机是现代工厂工业零件表面清洗的新技术,目前已广泛应用于半导体硅 片的清洗。超声波清洗机“声音也可以清洗污垢”——超声波清洗机又名超声波清洗器，以其洁净的清洗效果给清洗界带来了一股强劲的清洗风暴。超声波清洗机（超声波清洗器）利用空化效应，短时间内将传统清洗方式难以洗到的狭缝、空隙、盲孔彻底清洗干净，超声波清洗机对清洗器件的养护，提高寿命起到了重要作用。CSQ 系列超声波清洗机采用内置式加热系统、温控系统，有效提高了清洗效率；设置时间控制装置，清洗方便；具有频率自动跟踪功能，清洗效果稳定；多种机型、结构设计，适应不同清洗要求。CSQ 系列超声波清洗机适用于珠宝首饰、眼镜、钟表零部件、汽车零部件，医疗设备、精密偶件、化纤行业（喷丝板过滤芯）等的清洗；对除油、除锈、除研磨膏、除焊渣、除蜡，涂装前、电镀前的清洗有传统清洗方式难以达到的效果。恒威公司生产CSQ 系列超声波清洗机具有以下特点：不锈钢加强结构，耐酸耐碱；特种胶工艺连接，运行安全；使用IGBT 模块，性能稳定；专业电源设计，性价比高。反渗透纯水机去离子水生产设备之一，通过反渗透原理来实现净水。 纯水机清洗半导体硅片用的去离子水生产设备，去离子水有毒，不可食用。 净化设备主要产品：水处理设备、灌装设备、空气净化设备、净化工程、反渗透、超滤、电渗析设备、EDI 装置、离子交换设备、机械过滤器、精密过滤器、UV 紫外线杀菌器、臭氧发生器、装配式洁净室、空气吹淋室、传递窗、工作台、高校送风口、空气自净室、亚高、高效过滤器等及各种配件。 风淋室：运用国外先进技术和进口电器控制系统, 组装成的一种使用新型的自动吹淋室.它广 泛用于微电子医院制药生化制品食品卫生精细化工精密机械和航空航天等生产和科研单位,用于吹除进入洁净室的人体和携带物品的表面附着的尘埃,同时风淋室也起气的作用 防止未净化的空气进入洁净区域,是进行人体净化和防止室外空气污染洁净的有效设备. 抛光机整个系统是由一个旋转的硅片夹持器、承载抛光垫的工作台和抛光浆料供给装置三大部分组成。化学机械抛光时，旋转的工件以一定的压力压在旋转的抛光垫上，而由亚微米或纳米磨粒和化学溶液组成的抛光液在工件与抛光垫之间流动，并产生化学反应，工件表面形成的化学反应物由磨粒的机械作用去除，即在化学成膜和机械去膜的交替过程中实现超精密表面加工，人们称这种CMP 为游离磨料CMP 。 电解抛光电化学抛光是利用金属电化学阳极溶解原理进行修磨抛光。将电化学预抛光和机械精抛光有机的结合在一起，发挥了电化学和机构两类抛光特长。它不受材料硬度和韧性的限制，可抛光各种复杂形状的工件。其方法与电解磨削类似。导电抛光工具使用金钢石导电锉或石墨油石，接到电源的阴极，被抛光的工件（如模具）接到电源的阳极。 光刻胶又称光致抗蚀剂，由感光树脂、增感剂（见光谱增感染料）和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后，在曝光区能很快地发生光固化反应，使得这种材料的物理性能，特别是溶解性、亲合性等发生明显变化。经适当的溶剂处理，溶去可溶性部分，得到所需图像（见图光致抗蚀剂成像制版过程）。光刻胶广泛用于印刷电路和集成电路的制造以及印刷制版等过程。光刻胶的技术复杂，品种较多。根据其化学反应机理和显影原理，可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。利用这种性能，将光刻胶作涂层，就能在硅片表面刻蚀所需的电路图形。基于感光树脂的化学结构，光刻胶可以分为三种类型。①光聚合型，采用烯类单体，在光作用下生成自由基，自由基再进一步引发 单体聚合，最后生成聚合物，具有形成正像的特点。②光分解型，采用含有叠氮醌类化合
反应离子刻蚀技术的原理
反应离子刻蚀技术的原理-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
摘要：详细阐述离子刻蚀技术的原理，反应腔功能与结构设计，着重介绍适应集成电路特征尺寸微细化发展所采用的新技术。关键词：刻蚀，等离子体，射频 Author: 刘晓明 from Applied Material (China) --SolidState Technology( China) 前言目前，整个集成电路制造技术向着高集成度、小特征尺寸（CD）的方向发展。硅片直径从最初的4英寸发展到已批量生产的12英寸生产线。同时，衡量半导体制造技术的关键参数－特征尺寸亦朝着微细化方向发展，从最初的5祄发展到当前的110nm、90nm、65nm。而刻蚀是决定特征尺寸的核心工艺技术之一。刻蚀技术分为湿法刻蚀和干法刻蚀。湿法刻蚀采用化学腐蚀进行，是传统的刻蚀工艺。它具有各项同性的缺点，即在刻蚀过程不但有所需要的纵向刻蚀，还有不需要的横向刻蚀，因而精度差，线宽一般在3祄以上。干法刻蚀是因应大规模集成电路电路生产的需要而被开发出的精细加工技术，它具有各项异性的特点，在最大限度上保证了纵向刻蚀，还控制了横向刻蚀。目前流行的典型设备为反应离子刻蚀（RIE-Reactive Ion Etch）系统。它已被广泛应用于微处理器（CPU）、存储（DRAM）和各种逻辑电路的制造中。其分类按照刻蚀的材料分为介电材料刻蚀（Dielectric Etch）、多晶硅刻蚀（Poly-silicon Etch）和金属刻蚀（Metal Etch）。反应离子刻蚀技术的原理刻蚀精度主要是用保真度（Profile）、选择比（Selectivity）、均匀性（Uniformity）等参数来衡量。所谓保真度度，就是要求把光刻胶的图形转移到其下的薄膜上,即希望只刻蚀所要刻蚀的薄膜，而对其上的掩膜和其下的衬底没有刻蚀。事实上，以上三个部分都会被刻蚀，只是刻蚀速率不同。选择比（Selectivity）就是用来衡量这一指标的参数。S=V/U（V为对薄膜的刻蚀速率，U为对掩膜或衬底的刻蚀速率），S越大则选择比越好。由于跨越整个硅片的薄膜厚度和刻蚀速率不尽相同，从而也导致图形转移的不均匀，尤其是中心（Center）和边缘（Edge）相差较大。因而均匀性（Etch Rate Uniformity）成为衡量这一指标的重要参数。除以上参数外，刻蚀速率（Etch Rate）也是一个重要指标，它用来衡量硅片的产出速度，刻蚀速率越快，则产出率越高。反应离子刻蚀是以物理溅射为主并兼有化学反应的过程。通过物理溅射实现纵向刻蚀，同时应用化学反应来达到所要求的选择比，从而很好地控制了保真度。刻蚀气体（主要是F基和CL基的气体）在高频电场（频率通常为13.56MHz）作用下产生辉光放电，使气体分子或原子发生电离，形成“等离子体”（Plasma）。在等离子体中，包含有正离子（Ion+)、负离子（Ion-）、游离基（Radical）和自由电子（e）。游离基在化学上是很活波的，它与被刻蚀的材料发生化学反应，生成能够由气流带走的挥发性化合物，从而实现化学刻蚀。另一方面，如图1所示，反应离子刻蚀腔体采用了阴极（Cathode）面积小，阳极面积大的不对称设计。在射频电源所产生的电场的作用下带负电的自由电子因质量小、运动速度快，很快到达阴极；而正离子则由于质量大，速度慢不能在相同的时间内到达阴极, 从而使阴极附近形成了带负电的鞘层电压。同时由于反应腔的工作气压在10-3~10-2Torr, 这样正离子在阴极附近得到非常有效的加速，垂直轰击放置于阴极表面的硅片，这种离子轰击可大大加快表面的化学反应及反应生成物的脱附，从而导致很高的刻蚀速率。正是由于离子轰击的存在才使得各向异性刻蚀得以实现。 [attach]201183[/attach] 图1. DPSII 刻蚀腔结构图初期的射频系统普遍为电容式耦合单射频系统设计（Bias RF）。但随着工艺要求的不断提高，双射频设计（Bias RF 和Source RF）开始被广泛应用。特别是到65nm以后，这已经成为必然选择。该设计方式能把离子的轰击速度和浓度分开控制，从而更好地控制刻蚀速率、选择比、均匀性和特
半导体工艺 干法刻蚀 铝刻蚀
干法刻蚀之铝刻蚀 在集成电路的制造过程中，刻蚀就是利用化学或物理方法有选择性地从硅片表面去除不需要的材料的过程。从工艺上区分，刻蚀可以分为湿法刻蚀和干法刻蚀。前者的主要特点是各向同性刻蚀；后者是利用等离子体来进行各向异性刻蚀，可以严格控制纵向和横向刻蚀。 干法的各向异性刻蚀，可以用表面损伤和侧壁钝化两种机制来解释。表面损伤机制是指，与硅片平行的待刻蚀物质的图形底部，表面的原子键被破坏，扩散至此的自由基很容易与其发生反应，使得这个方向的刻蚀得以持续进行。与硅片垂直的图形侧壁则因为表面原子键完整，从而形态得到保护。侧壁钝化机制是指，刻蚀反应产生的非挥发性的副产物，光刻胶刻蚀产生的聚合物，以及侧壁表面的氧化物或氮化物会在待刻蚀物质表面形成钝化层。图形底部受到离子的轰击，钝化层会被击穿，露出里面的待刻蚀物质继续反应，而图形侧壁钝化层受到较少的离子轰击，阻止了这个方向刻蚀的进一步进行。 在半导体干法刻蚀工艺中，根据待刻蚀材料的不同，可分为金属刻蚀、介质刻蚀和硅刻蚀。金属刻蚀又可以分为金属铝刻蚀、金属钨刻蚀和氮化钛刻蚀等。目前，金属铝作为连线材料，仍然广泛用于DRAM和flash等存储器，以及以上的逻辑产品中。本文着重介绍金属铝的刻蚀工艺。
金属铝刻蚀通常用到以下气体：Cl2、BCl3、Ar、 N2、CHF3和C2H4等。Cl2作为主要的刻蚀气体，与铝发生化学反应，生成的可挥发的副产物AlCl3被气流带出反应腔。BCl3一方面提供BCl3＋，垂直轰击硅片表面，达到各向异性的刻蚀。另一方面，由于铝表面极易氧化成氧化铝，这层自生氧化铝在刻蚀的初期阻隔了Cl2和铝的接触，阻碍了刻蚀的进一步进行。添加BCl3 则利于将这层氧化层还原（如方程式1），促进刻蚀过程的继续进行。 Al2O3 + 3BCl3→ 2AlCl3 + 3BOCl （1） Ar电离生成Ar＋，主要是对硅片表面提供物理性的垂直轰击。 N2、CHF3和C2H4是主要的钝化气体，N2与金属侧壁氮化产生的AlxNy，CHF3和C2H4与光刻胶反应生成的聚合物会沉积在金属侧壁，形成阻止进一步反应的钝化层。 一般来说，反应腔的工艺压力控制在6-14毫托。压力越高，在反应腔中的Cl2浓度越高，刻蚀速率越快。压力越低，分子和离子的碰撞越少，平均自由程增加，离子轰击图形底部的能力增强，这样刻蚀反应速率不会降低甚至于停止于图形的底部。
第三代半导体面-SiC(碳化硅)器件及其应用
第三代半导体面-SiC(碳化硅)器件及其应用 作为一种新型的半导体材料，SiC以其优良的物理化学特性和电特性成为制造短波长光电子器件、高温器件、抗辐照器件和大功率／高额电子器件最重要的半导体材料．特别是在极端条件和恶劣条件下应用时，SiC器件的特性远远超过了Si器件和GaAs器件．因此，SiC器件和各类传感器已逐步成为关键器件之一，发挥着越来超重要的作用． 从20世纪80年代起，特别是1989年第一种SiC衬底圆片进入市场以来，SiC器件和电路获得了快速的发展．在某些领域，如发光二极管、高频大功率和高电压器件等，SiC器件已经得到较广泛的商业应用．发展迅速．经过近10年的发展，目前SiC器件工艺已经可以制造商用器件．以Cree为代表的一批公司已经开始提供SiC器件的商业产品．国内的研究所和高校在SiC材料生长和器件制造工艺方面也取得厂可喜的成果．虽然SiC材料具有非常优越的物理化学特性，而且SiC器件工艺也不断成熟，然而目前SiC器件和电路的性能不够优越．除了SiC材料和器件工艺需要不断提高外．更多的努力应该放在如何通过优化S5C器件结构或者提出新型的器件结构以发挥SiC材料的优势方面． 1 SiC分立器件的研究现状 目前．SiC器件的研究主要以分立器件为主．对于每一种器件结构，共最初的研究部是将相应的Si或者GaAs器件结构简单地移植到SiC上，而没有进行器件结构的优化．由于SiC的本征氧化层和Si相同，均为SiO2，这意味着大多数Si器件特别是M帕型器件都能够在Si C上制造出来．尽管只是简单的移植，可是得到的一些器件已经获得了令人满意的结果，而且部分器件已经进入厂市场．S iC光电器件，尤其是蓝光发光二极管在20世纪90年代初期已经进入市场，它是第一种大批量商业生产的SiC器件．日前高电压SiC肖特基二极管、SiC射频功率晶体管以及SiC M OSFET和MESFET等也已经有商业产品．当然所有这些SiC产品的性能还远没有发挥SiC 材料的超强特性，更强功能和性能的SiC器件还有待研究与开发．这种简单的移植往往不能完全发挥SiC材料的优势．即使在SiC器件的一些优势领域．最初制造出来的SiC器件有些还不能和相应的Si或者CaAs器件的性能相比． 为了能够更好地将SiC材料特性的优势转化为SiC器件的优势，目前正在研究如何对器件的制造工艺与器件结构进行优化或者开发新结构和新工艺以提高SiC器件的功能和性能．1．1 SiC肖特基二极管 肖特基二极管在高速集成电路、微波技术等许多领域有重要的应用．由于肖特基二极管的制造工艺相对比较简单，所以对SiC肖特基二极管的研究较为成熟．普渡大学最近制造出了阻断电压高达4．9kV的4H-SiC肖特基二极管，特征导通电阻为43mΩ?c㎡，这是目前SiC 肖特基二极管的最高水平． 通常限制肖特基二极管阻断电压的主要因素是金—半肖特基接触边沿处的电场集中．所以提高肖特基二极管阻断电压的主要方法就是采用不同的边沿阻断结构以减弱边沿处的电场集中．最常采用的边沿阻断结构有3种：深槽阻断、介质阻断和pn结阻断．普放大学采用的方法是硼注入pn结阻断结构，所选用的肖特基接触金属有Ni，Ti．2000年4月Cree和K ansai联合研制出一只击穿电压高达12．3kV的SiC整流器，主要采用了新的外延工艺和改进的器件设计．该器件具有很低的导通电阻，正向导通电压只有4.9 V ,电流密度高，可以达到100A／c㎡，是同类Si器件的5倍多. 1.2 SiC功率器件 由于SIC的击穿电场强度大约为Si的8倍．所以SiC功率器件的特征导通电阻可以做得小到相应Si器件的1/400．常见的功率器件有功率MOSFET、IGBT以及多种MOS控制闸流管等．为了提高器件阻断电压和降低导通电阻，许多优化的器件结构已经被使用．表1给出了已报道的最好的SiC功率MOSFET器件的性能数据Si功率MOSFET的功率优值的理论极限
SiC功率半导体器件技术发展现状及市场前景
SiC功率半导体器件技术发展现状及市场前景 近年来，Si功率器件结构设计和制造工艺日趋完善，已经接近其材料特性决定的理论极限，依靠Si器件继续完善来提高装置与系统性能的潜力十分有限。本文首先介绍了SiC功率半导体器件技术发展现状及市场前景，其次阐述了SiC功率器件发展中存在的问题，最后介绍了SiC功率半导体器件的突破。 SiC功率半导体器件技术发展现状1、碳化硅功率二极管 碳化硅功率二极管有三种类型：肖特基二极管（SBD）、PiN二极管和结势垒控制肖特基二极管（JBS）。由于存在肖特基势垒，SBD具有较低的结势垒高度。因此，SBD具有低正向电压的优势。SiC SBD的出现将SBD的应用范围从250 V提高到了1200 V。同时，其高温特性好，从室温到由管壳限定的175℃，反向漏电流几乎没有增加。在3 kV以上的整流器应用领域，SiC PiN和SiC JBS二极管由于比Si整流器具有更高的击穿电压、更快的开关速度以及更小的体积和更轻的重量而备受关注。 2、单极型功率晶体管，碳化硅功率MOSFET器件 硅功率MOSFET器件具有理想的栅极电阻、高速的开关性能、低导通电阻和高稳定性。在300V以下的功率器件领域，是首选的器件。有文献报道已成功研制出阻断电压10 kV 的SiC MOSFET。研究人员认为，碳化硅MOSFET器件在3kV～5 kV领域将占据优势地位。尽管遇到了不少困难，具有较大的电压电流能力的碳化硅MOSFET器件的研发还是取得了显著进展。 另外，有报道介绍，碳化硅MOSFET栅氧层的可靠性已得到明显提高。在350℃条件下有良好的可靠性。这些研究结果表明栅氧层将有希望不再是碳化硅MOSFET的一个显著的问题。 3、碳化硅绝缘栅双极晶体管（SiC BJT、SiC IGBT）和碳化硅晶闸管（SiC Thyristor） 最近报道了阻断电压12kV的碳化硅P型IGBT器件，并具有良好的正向电流能力。碳化硅IGBT器件的导通电阻可以与单极的碳化硅功率器件相比。与Si双极型晶体管相比，SiC 双极型晶体管具有低20～50倍的开关损耗以及更低的导通压降。SiC BJT主要分为外延发
第三代半导体材料碳化硅
第三代半导体材料碳化硅 一、第三代半导体发展简述 半导体产业的基石是芯片。制作芯片的核心材料按照历史进程分为三代：第一代半导体材料（主要为目前广泛使用的高纯度硅）、第二代化合物半导体材料（砷化镓、磷化铟）、第三代化合物半导体材料（碳化硅、氮化镓）。 第三代半导体材料也称为禁带半导体材料，是指禁带宽度在2.3eV（电子伏特）及以上的半导体材料（硅的禁带宽度为1.12eV），其中较为典型的和成熟的包括碳化硅（SiC）、氮化镓（GaN）等，其余包括氧化锌（ZnO）、金刚石、氮化铝（AlN）等的研究尚处于起步阶段。 第三代半导体材料在禁带宽度、热导率、介电常数、电子漂移速度方面的特性使其适合制作高频、高功率、高温、抗辐射、高密度集成电路；其在禁带宽度方面的特性使其适合制作发光器件或光探测器等。 5G基站射频器件对高频材料的需求，以及功率器件正向着大功率化、高频化、集成化方向发展的趋势凸显出了第三代半导体材料的重要性及广阔前景。而该领域基本由美日企业主导，我国相对薄弱，研发仍主要集中于军工领域。 国家战略新兴产业政策中多次提到以碳化硅、氮化镓为代表的第三代半导体器件，随着国内多家企业开始重视该领
域，积极布局相关项目，我国的第三代半导体材料及器件有望实现较快发展。 二、第三代半导体---碳化硅概述 碳化硅是第三代化合物半导体材料的，具有优越的物理性能：高禁带宽度（对应高击穿电场和高功率密度）、高电导率、高热导率。 半导体芯片分为集成电路和分立器件，但不论是集成电路还是分立器件，基本结构都可以划分为“衬底—外延—器件”结构。碳化硅在半导体中存在的主要形式是作为衬底材料。 图：碳化硅晶片产业链
三代半导体之碳化硅
半导体也分代？三代半导体之碳化硅。 三代半导体是什么？？？ 随着半导体逐渐进入人们的视野 时至今日半导体材料家族也在逐渐扩大 现在的半导体迭代也已经到了第三代 第三代半导体以碳化硅以及氮化镓为代表 可应用在更高阶的高压功率元件 以及高频通讯元件领域：例如高温、高频、抗辐射、大功率器件等等~
第三代半导体的优势在哪里呢？ —比导通电阻是硅器件的近千分之一（在相同的电压/电流等级），可以大大降低器件的导通损耗； —开关频率是硅器件的20倍，可以大大减小电路中储能元件的体积，从而成倍地减小设备体积，减少贵重金属等材料的消耗； —理论上可以在600 ℃以上的高温环境下工作，并有抗辐射的优势，可以大大提高系统的可靠性，在能源转换领域具有巨大的技术优势和应用价值。 第三代半导体器件如今的应用领域非常广泛 智能电网、电动汽车、轨道交通、新能源并网、开关电源、工业电机以及家用电器等领域得到应用，并展现出良好的发展前景，可以说全球正在逐渐进入第三代半导体时代。
而就第三代半导体来说：碳化硅是目前发展最成熟的半导体材料，氮化镓紧随其后，金刚石、氮化铝和氧化镓等也成为国际前沿研究热点。以下将通过一个系列3篇分别介绍当前的发展状况。 既然提到了成熟的碳化硅 那么我们就来聊一聊这个碳化硅是什么 碳化硅又名碳硅石、金刚砂，是一种无机物，化学式为SiC，是用石英砂、石油焦（或煤焦）、木屑（生产绿色碳化硅时需要加食盐）等原料通过电阻炉高温冶炼而成。碳化硅在大自然也存在罕见的矿物，莫桑石。在C、N、B等非氧化物高技术耐火原料中，碳化硅为应用最广泛、最经济的一种，可以称为金钢砂或耐火砂。
半导体工艺试卷及答案
杭州电子科技大学研究生考试卷（B卷）
共页第页
1、什么是CMOS器件的闩锁效应描述三种阻止闩锁效应的制造技术。（12分） 答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。? 2、为什么要用区熔法生长硅晶体比较FZ和CZ优缺点。（10分） 答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内 （2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。 （3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英寸（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英寸）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI为什么在高级IC工艺中，STI取代了LOCOS（12分） 答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。 STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情
半导体刻蚀技术简介终稿
一、等离子体刻蚀技术的产生： 在积体电路制造过程中，常需要在晶圆上定义出极细微尺寸的图案，这些图案主要的形成方式，乃是藉由刻蚀技术，将微光刻后所产生的光阻图案忠实地转印至光阻下的材质上，以形成积体电路的复杂架构。因此蚀刻技术在半导体制造过程中占有极重要的地位。 广义而言，所谓的蚀刻技术，包含了将材质整面均匀移除及图案选择性部份去除的技术。而其中大略可分为湿式蚀刻与干式蚀刻两种技术。 早期半导体制程中所采用的蚀刻方式为湿式蚀刻，即利用特定的化学溶液将待蚀刻薄膜未被光阻覆盖的部分分解，并转成可溶于此溶液的化合物后加以排除，而达到蚀刻的目的。湿式蚀刻的进行主要是藉由溶液与待蚀刻材质间的化学反应，因此可藉由调配与选取适当的化学溶液，得到所需的蚀刻速率，以及待蚀刻材料与光阻及下层材质良好的蚀刻选择比（选择性）。 然而，随着积体电路中的元件尺寸越做越小，由于化学反应没有方向性，因而湿式蚀刻是各向同性的，此时，当蚀刻溶液做纵向蚀刻时，侧向的蚀刻将同时发生，进而造成咬边现象，导致图案线宽失真。因此湿式蚀刻在次微米元件的制程中已被干式蚀刻所取代。 干式蚀刻通常指利用辉光放电方式，产生包含离子，电子等带电粒子及具有高度化学活性的中性原子与分子及自由基的电浆来进行图案转印的蚀刻技术。 由部份解离的气体及等量的带正，负电荷粒子所组成的等离子体被称为电浆。蚀刻用的电浆中，气体的解离程度很低，其中所含的气体具高度的活性，它是利用外加电场的驱动而形成，并且会产生辉光放电现象。 自1970年代以来元件制造首先开始采用电浆蚀刻技术，对于电浆化学新的了解与认知也就蕴育而生。在现今的积体电路制造过程中，必须精确的控制各种材料尺寸至次微米大小且具有极高的再制性，而由于电浆蚀刻是现今技术中唯一能极有效率地将此工作在高良率下完成，因此电浆蚀刻便成为积体电路制造过程中的主要技术之一。 影响电浆蚀刻特性好坏的因素包括了：1）电浆蚀刻系统的型态，2）电浆蚀刻的参数; 3）前制程相关参数，如光阻，待蚀刻薄膜之沉积参数条件，待蚀刻薄膜下层薄膜的型态及表面的平整度等。 二、电浆的基本概念： 1、电浆形成的原理： 电浆的产生可藉由直流（DC）的偏压或交流射频（RF）的偏压下的电场形成，而在电浆中的电子来源通常有二：一为分子或原子解离后所产生的电子，另一则为离子撞击电极所产生的二次电子，在直流（DC）的电场下产生的电浆其电子源主要以二次电子为主，而交流射频（RF）的电场下产生的电浆其电子源则以分子或原子解离后所产生的电子为主。 在电浆蚀刻中以直流方式产生辉光放电的缺点包含了：1）需要较高的功率消耗，也就是说产生的离子密度低; 2）须要以离子撞击电极以产生二次电子，如此将会造成电极材料的损耗。三）所需之电极材料必须为导体如此一来将不适用于晶圆制程中。 在射频放电状况下，由于高频操作，使得大部份的电子在半个周期内没有足够的时间移动至正电极，因此这些电子将会在电极间作振荡，并与气体分子产生碰撞。而射频放电所需的振荡频率下限将视电极间的间距，压力，射频电场振幅的大小及气体分子的解离位能等因素而定，而通常振荡频率下限为50kHz的。一般的射频系统所采用的操作频率大都为13.56。 相较于直流放电，射频放电具有下列优点：1）放电的情况可一直持续下去而无需二次电子的发射，当晶圆本身即为电极的一部份时，这点对半导体材料制程就显得十分重要了; 2）由于电子来回的振荡，因此离子化的机率大为提升，蚀刻速率可因而提升; 3）可在较低的电极电压下操作，以减低电浆对元件所导致之损坏; 4）对于介电质材料同样可以运作。
半导体工艺流程
集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水；且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即采用无机酸将其氧化去除，最后用超纯水进行清洗，如图1－6所示。 图1－6硅片清洗工艺示意图 工具的清洗基本采用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250℃高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2→SiO2
扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B 2H 6）作为N －源和磷烷（PH 3）作为P +源。工艺生产过程中通常分为沉积源和驱赶两步，典型的化学反应为： 2PH 3 → 2P + 3H 2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的基片 涂胶后基片 光刻胶 阻挡层
半导体蚀刻技术
简介 在积体电路制造过程中，常需要在晶圆上定义出极细微尺寸的图案（图案），这些图案主要的形成方式，乃是藉由蚀刻（蚀刻）技术，将微影（微光刻）后所产生的光阻图案忠实地转印至光阻下的材质上，以形成积体电路的复杂架构。因此蚀刻技术在半导体制造过程中占有极重要的地位。 广义而言，所谓的蚀刻技术，包含了将材质整面均匀移除及图案选择性部份去除的技术。而其中大略可分为湿式蚀刻（湿蚀刻）与干式蚀刻（干式蚀刻）两种技术。 早期半导体制程中所采用的蚀刻方式为湿式蚀刻，即利用特定的化学溶液将待蚀刻薄膜未被光阻覆盖的部分分解，并转成可溶于此溶液的化合物后加以排除，而达到蚀刻的目的。湿式蚀刻的进行主要是藉由溶液与待蚀刻材质间的化学反应，因此可藉由调配与选取适当的化学溶液，得到所需的蚀刻速率（蚀刻率），以及待蚀刻材料与光阻及下层材质良好的蚀刻选择比（选择性）。 然而，随着积体电路中的元件尺寸越做越小，由于化学反应没有方向性，因而湿式蚀刻是等向性（各向同性）的，此时，当蚀刻溶液做纵向蚀刻时，侧向的蚀刻将同时发生，进而造成底切（咬边）现象，导致图案线宽失真。因此湿式蚀刻在次微米元件的制程中已被干式蚀刻所取代。 干式蚀刻通常指利用辉光放电（辉光放电）方式，产生包含离子，电子等带电粒子及具有高度化学活性的中性原子与分子及自由基的电浆来进行图案转印（模式传输）的蚀刻技术。在本章节中，将针对半导体制程中所采用的蚀刻技术加以说明，其中内容包括了湿式蚀刻与干式蚀刻的原理，以及其在各种材质上的应用。但基于干式蚀刻在半导体制程中与日俱增的重要地位，因此本章节将以干式蚀刻作为描述的重点。涵盖的内容包括电浆产生的原理，电浆蚀刻中基本的物理与化学现象，电浆蚀刻的机制，电浆蚀刻制程参数，电浆蚀刻设备与型态，终点侦测，各种物质（导体，半导体，绝缘体）蚀刻的介绍，微负载效应及电浆导致损坏等。 5-1-1蚀刻技术中的术语 5 - 1 - 1A型等向性与非等向性蚀刻（各向同性和各向异性蚀刻） 不同的蚀刻机制将对于蚀刻后的轮廓（资料）产生直接的影响。纯粹的化学蚀刻通常没有方向选择性，蚀刻后将形成圆弧的轮廓，并在遮罩（面膜）下形成底切（咬边），如图5-1所示，此谓之等向性蚀刻。等向性蚀刻通常对下层物质具有很好的选择比，但线宽定义不易控制。而非等向性蚀刻则是借助具有方向性离子撞击，造成特定方向的蚀刻，而蚀刻后形成垂直的轮廓，如图5-1所示。采用非等向性蚀刻，可定义较细微的线宽。 5 - 1 - 1B的选择比（性）（选择性） 选择比即为不同物质间蚀刻速率的差异值。其中又可分为对遮罩物质的选择比及对待蚀刻物质下层物质的选择比。 5 - 1 - 1C的负载效应（负载效应） 负载效应就是当被蚀刻材质裸露在反应气体电浆或溶液时，面积较大者蚀刻速率较面积较小者为慢的情形。此乃由于反应物质在面积较大的区域中被消耗掉的程度较为严重，导致反应物质浓度变低，而蚀刻速率却又与反应物质浓度成正比关系，大部份的等向性蚀刻都有这种现象。 湿式蚀刻技术 最早的蚀刻技术是利用特定的溶液与薄膜间所进行的化学反应来去除薄膜未被光阻覆盖的部分，而达到蚀刻的目的，这种蚀刻方式也就是所谓的湿式蚀刻。因为湿式蚀刻是利用化学反应来进行薄膜的去除，而化学反应本身不具方向性，因此湿式蚀刻过程为等向性，一
半导体工艺制造论文
请回答以下问题： 题目：（1）在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理! 题目：（2）在电极形成或布线工艺中,用到金属Ti,请详尽说明金属Ti的特性、金属Ti 的相关工艺、以及金属Ti在电路中的作用! 题目：（3）在化学气相淀积反应中低压会带来什么好处? 题目：（4）在光刻胶工艺中要进行，软烘，曝光后烘焙和坚膜烘焙，请详细说明这三步工艺的目的和条件。 题目：（5）请对Si（以一种刻蚀气体为例）和SiO2（以一种刻蚀气体为例）刻蚀工艺进行描述，并给出主要的化学反应方程式。 （每题20分，满分100分） （1）在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理! 答：轻掺杂漏区（LDD）注入用于定义MOS晶体管的源漏区。这种区域通常被称为源漏扩展区。注入使LDD杂质位于栅下紧贴沟道区边缘，为源漏区提供杂质浓度梯度。LDD在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。nMOS和pMOS的LDD 注入需用两次不同的光刻和注入。在源漏区浅结形成的同时MOSFET的栅也被注入。 LDD结构用栅作为掩膜中低剂量注入形成（n-或p-注入），随后是大剂量的源漏注入（n+或p+注入）。源漏注入用栅氧化物侧墙作为掩膜。如果没有形成LDD，在正常的晶体管工作时会在结和沟道区之间形成高电场。电子在从源区向漏区移动的过程中（对n沟道器件）将受此高电场加速成为高能电子，它碰撞产生电子—空穴对。热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱捕获，影响器件的阀值电压控制。 随着栅氧厚度、结深、沟道长度的减小,漏端最大电场强度增大,热载流子效应的影响变大,它对器件的寿命、可靠性等有很大影响。通过分析我们可以看到：LDD结构通过两条途径来抑制热载流子效应：弱化漏端电场和使得漏端最大电场离开栅极。增大注
反应离子刻蚀技术的原理
摘要：详细阐述离子刻蚀技术的原理，反应腔功能与结构设计，着重介绍适应集成电路特征尺寸微细化发展所采用的新技术。关键词：刻蚀，等离子体，射频Author: 刘晓明from Applied Material (China) --SolidState Technology( China) 前言目前，整个集成电路制造技术向着高集成度、小特征尺寸（CD）的方向发展。硅片直径从最初的4英寸发展到已批量生产的12英寸生产线。同时，衡量半导体制造技术的关键参数－特征尺寸亦朝着微细化方向发展，从最初的5祄发展到当前的110nm、90nm、65nm。而刻蚀是决定特征尺寸的核心工艺技术之一。刻蚀技术分为湿法刻蚀和干法刻蚀。湿法刻蚀采用化学腐蚀进行，是传统的刻蚀工艺。它具有各项同性的缺点，即在刻蚀过程不但有所需要的纵向刻蚀，还有不需要的横向刻蚀，因而精度差，线宽一般在3祄以上。干法刻蚀是因应大规模集成电路电路生产的需要而被开发出的精细加工技术，它具有各项异性的特点，在最大限度上保证了纵向刻蚀，还控制了横向刻蚀。目前流行的典型设备为反应离子刻蚀（RIE-Reactive Ion Etch）系统。它已被广泛应用于微处理器（CPU）、存储（DRAM）和各种逻辑电路的制造中。其分类按照刻蚀的材料分为介电材料刻蚀（Dielectric Etch）、多晶硅刻蚀（Poly-silicon Etch）和金属刻蚀（Metal Etch）。反应离子刻蚀技术的原理刻蚀精度主要是用保真度（Profile）、选择比（Selectivity）、均匀性（Uniformity）等参数来衡量。所谓保真度度，就是要求把光刻胶的图形转移到其下的薄膜上,即希望只刻蚀所要刻蚀的薄膜，而对其上的掩膜和其下的衬底没有刻蚀。事实上，以上三个部分都会被刻蚀，只是刻蚀速率不同。选择比（Selectivity）就是用来衡量这一指标的参数。S=V/U（V为对薄膜的刻蚀速率，U为对掩膜或衬底的刻蚀速率），S越大则选择比越好。由于跨越整个硅片的薄膜厚度和刻蚀速率不尽相同，从而也导致图形转移的不均匀，尤其是中心（Center）和边缘（Edge）相差较大。因而均匀性（Etch Rate Uniformity）成为衡量这一指标的重要参数。除以上参数外，刻蚀速率（Etch Rate）也是一个重要指标，它用来衡量硅片的产出速度，刻蚀速率越快，则产出率越高。反应离子刻蚀是以物理溅射为主并兼有化学反应的过程。通过物理溅射实现纵向刻蚀，同时应用化学反应来达到所要求的选择比，从而很好地控制了保真度。刻蚀气体（主要是F基和CL基的气体）在高频电场（频率通常为13.56MHz）作用下产生辉光放电，使气体分子或原子发生电离，形成“等离子体”（Plasma）。在等离子体中，包含有正离子（Ion+)、负离子（Ion-）、游离基（Radical）和自由电子（e）。游离基在化学上是很活波的，它与被刻蚀的材料发生化学反应，生成能够由气流带走的挥发性化合物，从而实现化学刻蚀。另一方面，如图1所示，反应离子刻蚀腔体采用了阴极（Cathode）面积小，阳极面积大的不对称设计。在射频电源所产生的电场的作用下带负电的自由电子因质量小、运动速度快，很快到达阴极；而正离子则由于质量大，速度慢不能在相同的时间内到达阴极, 从而使阴极附近形成了带负电的鞘层电压。同时由于反应腔的工作气压在10-3~10-2Torr, 这样正离子在阴极附近得到非常有效的加速，垂直轰击放置于阴极表面的硅片，这种离子轰击可大大加快表面的化学反应及反应生成物的脱附，从而导致很高的刻蚀速率。正是由于离子轰击的存在才使得各向异性刻蚀得以实现。[attach]201183[/attach] 图1. DPSII 刻蚀腔结构图初期的射频系统普遍为电容式耦合单射频系统设计（Bias RF）。但随着工艺要求的不断提高，双射频设计（Bias RF 和Source RF）开始被广泛应用。特别是到65nm以后，这已经成为必然选择。该设计方式能把离子的轰击速度和浓度分开控制，从而更好地控制刻蚀速率、选择比、均匀性和特征尺寸（CD）。传统的单射频系统为了提高刻蚀速率，通常会增加RF功率以提高电场强度，从而增加离子浓度（Ion Density）、加快刻蚀。但离子的能量（Ion Energy）也会相应增加，损伤硅片表面。为了解决这一问题，半导体设备厂商普遍采用了双射频系统设计，也就是在原有基础上，增加一个置于腔体顶部的射频感应电场来增加离子的浓度。其工作原理如下，如图2所示，一个射频电源（Source RF）加在一个电感线圈上，产生交变磁场从而产生感应电场。该电场加速产生更多的离子，而又不直接轰击硅片。[attach]201184[/attach] 图2. 电感耦合原理图此
新型半导体材料SiC
新型半导体材料SiC 结构及特性 使用 Si 器件的传统集成电路大都只能工作在 250℃以下，不能满足高温、高功率及高频等要求。SiC 具有独特的物理性质和电学性质，是实现高温、高频、抗辐射相结合器件的理想材料。从结构上来说，主要有两类：闪锌矿结构，简称3C &β-SiC（3C-SiC:ABC’ABC…）;六角型或菱形结构，简称α-SiC（主要包括6H-SiC:ABCACB’ABCACB…; 4H-SiC: ABAC’ABAC…）。 ＊ A，B，C为Si-C四面体密堆积3种不同的位置 SiC 单位晶体结构几种常见 SiC 晶体形态的对垒模型相比Si及GaAs，SiC材料有绝缘破坏电场大、带隙大，导热率高、电子饱和速度快及迁移率高等特性参数，决定SiC功率元器件具有易降低导体电阻，高温下工作稳定及速度快等优势。然而目前SiC主要面临的挑战是出现电磁干扰(EMI) 问题及成本较高问题 特性参数
生产关键技术 SiC晶体生长 Sic具有高的化学和物理稳定性，使其高温单晶生长和化学处理非常困难。早期PVT法生长单晶：SiC源加热到2000℃以上，籽晶与源之间形成一定的温度梯度，使SiC原子通过气相运输在籽晶上生成单晶。主要受气相饱和度控制，生长速度和饱和度成正比。 PVT法生长的单晶几乎都是4H、6H-SiC，而立方的SiC中载流子迁移率较高，更适合于研制电子器件，但至今尚无商用的3C-SiC。另外，SiC体单晶在高温下(2000℃)生长，参杂难以控制，特别是微管道缺陷无法消除，所以SiC体单晶非常昂贵。 PVT 法晶体生长室示意图 外延外延生长技术主要有四种：化学汽相淀积(CVD)、液相外延生长(LPE) 、汽相外延生长(VPE) 、分子束外延法(MBE) 化学机械抛光由于SiC有很高的机械强度和极好的耐化学腐蚀的特性，相比于传统的 半导体材料（硅和砷化镓）它很难进行抛光。用胶体氧化硅对 SiC 进行化学机械抛光是目前比较常见的一种方法，抛光剂是二氧化硅颗粒的悬浮液，二氧化硅颗粒的粒度只有几十纳米。 氧化SiC是化合物半导体中唯一能够由热氧化形成SiO2的材料。采用与 Si 工艺类似的干氧、湿氧方法进行 SiC 的氧化，氧化温度 1100~1150℃之间，但氧化速率较慢，一般仅为几个nm/min。氧化速率与表面晶向有关，碳面氧化速率是硅面的 5~10 倍；另外，氧化速率还依赖于衬底参杂浓度，随参杂浓度的增加而增加。 刻蚀由于SiC材料的高稳定性，无法对它进行普通的湿法腐蚀。所以，只能采用干法拋光前拋光后 20h 拋光后 50h 拋光后 70h
等离子刻蚀
等离子刻蚀 等离子体刻蚀（也称干法刻蚀）是集成电路制造中的关键工艺之一,其目的是完整地将掩膜图形复制到硅片表面,其范围涵盖前端CMOS栅极（Gate）大小的控制,以及后端金属铝的刻蚀及Via和Trench的刻蚀。在今天没有一个集成电路芯片能在缺乏等离子体刻蚀技术情况下完成。刻蚀设备的投资在整个芯片厂的设备投资中约占10%~12%比重,它的工艺水平将直接影响到最终产品质量及生产技术的先进性。 最早报道等离子体刻蚀的技术文献于1973年在日本发表,并很快引起了工业界的重视。至今还在集成电路制造中广泛应用的平行电极刻蚀反应室（Reactive Ion Etch-RIE）是在1974年提出的设想。 图1显示了这种反应室的剖面示意图和重要的实验参数,它是由下列几项组成：一个真空腔体和真空系统,一个气体系统用于提供精确的气体种类和流量,射频电源及其调节匹配电路系统。 等离子刻蚀的原理可以概括为以下几个步骤： ● 在低压下,反应气体在射频功率的激发下,产生电离并形成等离子体,等离子体是由带电的电子和离子组成,反应腔体中的气体在电子的撞击下,除了转变成离子外,还能吸收能量并形成大量的活性基团（Radicals） ● 活性反应基团和被刻蚀物质表面形成化学反应并形成挥发性的反应生成物 ● 反应生成物脱离被刻蚀物质表面,并被真空系统抽出腔体。 在平行电极等离子体反应腔体中,被刻蚀物是被置于面积较小的电极上,在这种情况,一个直流偏压会在等离子体和该电极间形成,并使带正电的反应气体离子加速撞击被刻蚀物质表面,这种离子轰击可大大加快表面的化学反应,及反应生成物的脱附,从而导致很高的刻蚀速率,正是由于离子轰击的存在才使得各向异性刻蚀得以实现。 自从最初的平行电极型等离子体反应室被用于芯片制造以来,随着芯片尺寸的不断扩大及图形尺寸的不断减小,平行电极等离子刻蚀设备在过去20年中已得到了很大的改进,虽然其原理还是一样,但最大的改进在反应腔室周围加上磁场（Magnetic Enhanced RIE,MERIE)。由于电子在磁场和电场的共同作用下将作圆柱状回旋运动而不是电场下的直线运动,磁场的存在将直接导致反应气体电离截面的增加,磁场的引进会增强离子密度,并使得等离子刻蚀技术可以在更低气压下得以运用（<10mT)。由于离子密度的增加,撞击表面的离子能量也可以在不降低刻蚀速率的情况下被降低,从而提高刻蚀选择比。 当被刻蚀的线条宽小于0.25mm时,MERIE在控制刻蚀性能遇到了挑战,于是电感耦合等离子刻蚀（Inductive Coupled Plasma-ICP）便应运而生。ICP反应室是在RIE反应室的上方加置线圈状的电极,并通过电感耦合达到增强等离子密度的效果。目前在高端芯片生产中的导电体刻蚀基本上都采用ICP反应腔体技术,其优点是可以用上下两组电极分别控制离子的密度和能量以达到最优化的组合,这也是MERIE系统所无法比拟的。