电路分析模拟试题3套及答案.pdf

数字集成电路设计_笔记归纳..

第三章、器件 一、超深亚微米工艺条件下MOS 管主要二阶效应： 1、速度饱和效应：主要出现在短沟道NMOS 管，PMOS 速度饱和效应不显著。主要原因是 TH G S V V -太大。在沟道电场强度不高时载流子速度正比于电场强度（μξν=） ，即载流子迁移率是常数。但在电场强度很高时载流子的速度将由于散射效应而趋于饱和，不再随电场 强度的增加而线性增加。此时近似表达式为：μξυ=（c ξξ<），c s a t μξυυ==（c ξξ≥） ，出现饱和速度时的漏源电压D SAT V 是一个常数。线性区的电流公式不变，但一旦达到DSAT V ，电流即可饱和，此时DS I 与GS V 成线性关系（不再是低压时的平方关系）。 2、Latch-up 效应：由于单阱工艺的NPNP 结构，可能会出现VDD 到VSS 的短路大电流。 正反馈机制：PNP 微正向导通，射集电流反馈入NPN 的基极，电流放大后又反馈到PNP 的基极，再次放大加剧导通。 克服的方法：1、减少阱/衬底的寄生电阻，从而减少馈入基极的电流，于是削弱了正反馈。 2、保护环。 3、短沟道效应：在沟道较长时，沟道耗尽区主要来自MOS 场效应，而当沟道较短时，漏衬结（反偏）、源衬结的耗尽区将不可忽略，即栅下的一部分区域已被耗尽，只需要一个较小的阈值电压就足以引起强反型。所以短沟时VT 随L 的减小而减小。 此外，提高漏源电压可以得到类似的效应，短沟时VT 随VDS 增加而减小，因为这增加了反偏漏衬结耗尽区的宽度。这一效应被称为漏端感应源端势垒降低。

4、漏端感应源端势垒降低（DIBL）： VDS增加会使源端势垒下降，沟道长度缩短会使源端势垒下降。VDS很大时反偏漏衬结击穿，漏源穿通，将不受栅压控制。 5、亚阈值效应（弱反型导通）：当电压低于阈值电压时MOS管已部分导通。不存在导电沟道时源（n+）体（p）漏（n+）三端实际上形成了一个寄生的双极性晶体管。一般希望该效应越小越好，尤其在依靠电荷在电容上存储的动态电路，因为其工作会受亚阈值漏电的严重影响。 绝缘体上硅（SOI） 6、沟长调制：长沟器件：沟道夹断饱和；短沟器件：载流子速度饱和。 7、热载流子效应：由于器件发展过程中，电压降低的幅度不及器件尺寸，导致电场强度提高，使得电子速度增加。漏端强电场一方面引起高能热电子与晶格碰撞产生电子空穴对，从而形成衬底电流，另一方面使电子隧穿到栅氧中，形成栅电流并改变阈值电压。 影响：1、使器件参数变差，引起长期的可靠性问题，可能导致器件失效。2、衬底电流会引入噪声、Latch-up、和动态节点漏电。 解决：LDD（轻掺杂漏）：在漏源区和沟道间加一段电阻率较高的轻掺杂n-区。缺点是使器件跨导和IDS减小。 8、体效应：衬底偏置体效应、衬底电流感应体效应（衬底电流在衬底电阻上的压降造成衬偏电压）。 二、MOSFET器件模型 1、目的、意义：减少设计时间和制造成本。 2、要求：精确；有物理基础；可扩展性，能预测不同尺寸器件性能；高效率性，减少迭代次数和模拟时间 3、结构电阻：沟道等效电阻、寄生电阻 4、结构电容： 三、特征尺寸缩小 目的：1、尺寸更小；2、速度更快；3、功耗更低；4、成本更低、 方式： 1、恒场律（全比例缩小），理想模型，尺寸和电压按统一比例缩小。 优点：提高了集成密度 未改善：功率密度。 问题：1、电流密度增加；2、VTH小使得抗干扰能力差；3、电源电压标准改变带来不便；4、漏源耗尽层宽度不按比例缩小。 2、恒压律，目前最普遍，仅尺寸缩小，电压保持不变。 优点：1、电源电压不变；2、提高了集成密度 问题：1、电流密度、功率密度极大增加；2、功耗增加；3、沟道电场增加，将产生热载流子效应、速度饱和效应等负面效应；4、衬底浓度的增加使PN结寄生电容增加，速度下降。 3、一般化缩小，对今天最实用，尺寸和电压按不同比例缩小。 限制因素：长期使用的可靠性、载流子的极限速度、功耗。

模拟电子基础复习题与答案

模拟电子技术基础复习题 图1 图2 一、填空题 1、现有基本放大电路：①共射放大电路②共基放大电路③共集放大电路 ④共源放大电路 一般情况下，上述电路中输入电阻最大的电路是③，输入电阻最小的电路是②，输出电阻最小的电路是③，频带最宽的电路是②；既能放大电流，又能放大电压的电路是①；只能放大电流，不能放大电压的电路是③；只能放大电压，不能放大电流的电路是②。 2、如图1所示电路中，已知晶体管静态时B-E间电压为U BEQ，电流放大系数为β，B-E间动态电阻为r be。填空： （1）静态时，I BQ的表达式为，I CQ的表达式为；，U CEQ的表达式为 （2）电压放大倍数的表达式为，输入电阻的表达式为，输出电阻的表达式为； （3）若减小R B，则I CQ将 A ，r bc将 C ，将 C ，R i将 C ，R o将 B 。

A.增大 B.不变 C.减小 当输入电压不变时，R B减小到一定程度，输出将产生 A 失真。 A.饱和 B.截止 3、如图1所示电路中， （1）若测得输入电压有效值为10mV，输出电压有效值为1.5V，则其电压放大倍数= 150；若已知此时信号源电压有效值为20mV，信号源内阻为1kΩ，则放大电路的输入电阻R i= 1 。 （2）若已知电路空载时输出电压有效值为1V，带5 kΩ负载时变为0.75V，则放大电路的输出电阻Ro 1.67 。 （3）若输入信号增大引起电路产生饱和失真，则可采用将R B增大或将Rc 减小的方法消除失真；若输入信号增大使电路既产生饱和失真又产生截止失真，则只有通过设置合适的静态工作点的方法才能消除失真。 4、文氏桥正弦波振荡电路的“桥”是以RC串联支路、RC并联支路、 电阻R1 和R2 各为一臂而组成的。 5、正弦波振荡电路按选频网络所用元件可分为变压器反馈式、电感三点式和 电容三点式三种电路，其中电容三点式振荡电路的振荡频率最为稳定。 6、为了得到音频信号发生器，应采用正弦波振荡电路。 7、稳压电源一般由整流电路、滤波电路和稳压电路三部分电路组成。 8、在负载电流比较小且其变化也比较小的时候，应采用电容滤波电

模拟电子线路习题习题答案(DOC)

第一章 1.1 在一本征硅中，掺入施主杂质，其浓度D N =?214 10cm 3 -。 （1）求室温300K 时自由电子和空穴的热平衡浓度值，并说明半导体为P 型或N 型。 （2 若再掺入受主杂质，其浓度A N =?31410cm 3 -，重复（1）。 （3）若D N =A N =1510cm 3 -,，重复（1）。 （4）若D N =16 10cm 3 -，A N =14 10cm 3 -，重复（1）。 解：（1）已知本征硅室温时热平衡载流子浓度值i n =?5.110 10 cm 3 -，施主杂质 D N =?21410cm 3->> i n =?5.11010 cm 3-，所以可得多子自由浓度为 0n ≈D N =?214 10cm 3 - 少子空穴浓度 0p =0 2 n n i =?125.16 10cm 3- 该半导体为N 型。 （2）因为D A N N -=14101?cm 3 ->>i n ，所以多子空穴浓度 0p ≈14 101?cm 3 - 少子电子浓度 0n =0 2 p n i =?25.26 10cm 3- 该半导体为P 型。 （3）因为A N =D N ,所以 0p = 0n = i n =?5.11010cm 3 - 该半导体为本征半导体。 （4）因为A D N N -=10-16 1014 =99?1014 （cm 3 -）>>i n ，所以，多子自由电子浓度 0n =?9914 10 cm 3- 空穴浓度 0p =0 2 n n i =14 2101099)105.1(??=2.27?104（cm 3 -）

该导体为N 型。 1.3 二极管电路如图1.3所示。已知直流电源电压为6V ，二极管直流管压降为0.7V 。 （1） 试求流过二极管的直流电流。 （2）二极管的直流电阻D R 和交流电阻D r 各为多少？ 解：（1）流过二极管的直流电流也就是图1.3的回路电流，即 D I = A 1007 .06-=53mA (2) D R =A V 3 10537.0-?=13.2Ω D r =D T I U =A V 3310531026--??=0.49Ω 1.4二极管电路如题图1.4所示。 （1）设二极管为理想二极管，试问流过负载L R 的电流为多少？ （2）设二极管可看作是恒压降模型，并设二极管的导通电压7.0)(=on D U V ，试问流过负载L R 的电流是多少？ （3）设二极管可看作是折线模型，并设二极管的门限电压7.0)(=on D U V ，()Ω=20on D r ，试问流过负载的电流是多少？ （4）将电源电压反接时，流过负载电阻的电流是多少？ （5）增加电源电压E ，其他参数不变时，二极管的交流电阻怎样变化？ 解：（1）100== L R E I mA D 题图1.4 10V + E R L 100Ω + 6V D R 100Ω 图1.3

模拟电路基础知识大全

模拟电路基础知识大全 一、填空题:(每空1分共40分) 1、PN结正偏时(导通),反偏时(截止),所以PN结具有(单向)导电性。 2、漂移电流是(反向)电流,它由(少数)载流子形成,其大小与(温度)有关,而与外加电压(无关)。 3、所谓理想二极管,就是当其正偏时,结电阻为(零),等效成一条直线;当其反偏时,结电阻为(无穷大),等效成断开; 4、三极管是(电流)控制元件,场效应管是(电压)控制元件。 5、三极管具有放大作用外部电压条件是发射结(正偏),集电结(反偏)。 6、当温度升高时,晶体三极管集电极电流Ic(增大),发射结压降(减小)。 7、三极管放大电路共有三种组态分别是(共集电极)、(共发射极)、(共基极)放大电路。 8、为了稳定三极管放大电路的静态工作点,采用(直流)负反馈,为了稳定交流输出电流采用(交流)负反馈。 9、负反馈放大电路和放大倍数AF=(A/1+AF),对于深度负反馈放大电路的放大倍数AF= (1/F )。 10、带有负反馈放大电路的频带宽度BWF=(1+AF)BW,其中BW=(fh-fl ), (1+AF )称为反馈深度。

11、差分放大电路输入端加上大小相等、极性相同的两个信号,称为(共模)信号,而加上大小相等、极性相反的两个信号,称为(差模)信号。 12、为了消除乙类互补功率放大器输出波形的(交越)失真,而采用(甲乙)类互补功率放大器。 13、OCL电路是(双)电源互补功率放大电路; OTL电路是(单)电源互补功率放大电路。 14、共集电极放大电路具有电压放大倍数(近似于1 ),输入电阻(大),输出电阻(小)等特点,所以常用在输入级,输出级或缓冲级。 15、差分放大电路能够抑制(零点)漂移,也称(温度)漂移,所以它广泛应用于(集成)电路中。 16、用待传输的低频信号去改变高频信号的幅度称为(调波),未被调制的高频信号是运载信息的工具,称为(载流信号)。 17、模拟乘法器输出与输入的关系式是U0=(KUxUy ) 1、1、P型半导体中空穴为(多数)载流子,自由电子为(少数)载流子。 2、PN结正偏时(导通),反偏时(截止),所以PN结具有(单向)导电性。 3、反向电流是由(少数)载流子形成,其大小与(温度)有关,而与外加电压(无关)。 4、三极管是(电流)控制元件,场效应管是(电压)控制元件。 5、当温度升高时,三极管的等电极电流I(增大),发射结压降UBE(减小)。

模拟电子技术基础试题汇总附有答案.

模拟电子技术基础试题汇总 1.选择题 1．当温度升高时，二极管反向饱和电流将 ( A )。 A 增大 B 减小 C 不变 D 等于零 2. 某三极管各电极对地电位如图所示，由此可判断该三极管( D ) A. 处于放大区域 B. 处于饱和区域 C. 处于截止区域 D. 已损坏 3. 某放大电路图所示.设V CC>>V BE, L CEO≈0，则在静态时该三极管 处于( B ) A.放大区 B.饱和区 C.截止区 D.区域不定 4. 半导体二极管的重要特性之一是( B )。 ( A)温度稳定性 ( B)单向导电性 ( C)放大作用 ( D)滤波特性 5. 在由NPN型BJT组成的单管共发射极放大电路中，如静态工 作点过高，容易产生

( B )失真。 ( A)截止失真( B)饱和v失真( C)双向失真( D)线性失真 6.电路如图所示，二极管导通电压U D＝0.7V，关于输出电压的说法正确的是( B )。 A：u I1=3V，u I2=0.3V时输出电压为3.7V。 B：u I1=3V，u I2=0.3V时输出电压为1V。 C：u I1=3V，u I2=3V时输出电压为5V。 D：只有当u I1=0.3V，u I2=0.3V时输出电压为才为1V。 7.图中所示为某基本共射放大电路的输出特性曲线，静态工作点由Q2点移动到Q3点可 能的原因是 。 A：集电极电源+V CC电压变高B：集电极负载电阻R C变高 C：基极电源+V BB电压变高D：基极回路电阻 R b变高。

8. 直流负反馈是指( C ) A. 存在于RC耦合电路中的负反馈 B. 放大直流信号时才有的负反馈 C. 直流通路中的负反馈 D. 只存在于直接耦合电路中的负反馈 9. 负反馈所能抑制的干扰和噪声是( B ) A 输入信号所包含的干扰和噪声 B. 反馈环内的干扰和噪声 C. 反馈环外的干扰和噪声 D. 输出信号中的干扰和噪声 10. 在图所示电路中，A为理想运放，则电路的输出电压约为( A ) A. －2.5V B. －5V C. －6.5V D. －7.5V 11. 在图所示的单端输出差放电路中，若输入电压△υS1=80mV, △υS2=60mV,则差模输 入电压△υid为( B ) A. 10mV B. 20mV C. 70mV D. 140mV 12. 为了使高内阻信号源与低阻负载能很好地配合，可以在信 号源与低阻负载间接入 ( C )。 A. 共射电路 B. 共基电路

集成电路设计基础复习

1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：

模拟电子电路基础答案第四章答案

简述耗尽型和增强型HOS场效应管结构的区别：对于适当的电压偏置(Es>OV,仏>%), 画出P沟道增强型HOS场效应管，简要说明沟道、电流方向和产生的耗尽区，并简述工作原理。 解：耗尽熨场效应管在制造过程中预先在衬底的顶部形成了一个沟道，连通了源区和漏区，也就是说，耗尽型场效应管不用外加电压产生沟道。而增强型场效应管需要外加电压入产生沟道。 氧化层 源极(S稠极(G) /涌极(D) 甘底WB) (a) 随着役逐渐增人，栅极下面的衬底农闻会积聚越来越多的空穴，当空穴数量达到?定时, 栅极下闻的衬底农闻空穴浓度会超过电犷浓度,从而形成了?个''新的P型区”，它连接源区和漏区。如果此时在源极和漏极之间加上?个负电压bs，那么空穴就会沿着新的P型区定向地从源区向漏区移动，从而形成电流，把该电流称为漏极电流，记为当咲?定，而l，SD持续增人时，则相应的1&；减小，近漏极端的沟道深度进-步减小，直至沟道预夹断，进入饱和区。电流咕不再随的变化而变化，而是?个恒定值。 考虑?个N沟道MOSFET,其监二50 u A/V\ K = IV,以及疗Z = 10。求下列情况下的漏极电流： (1)Ks = 5V且仏二IV： (2)= 2V 且仏二： (3)Vis = J L =: (4)Ks = ^ = 5Vo (1)根据条件v GS^V；, v DS<(v GS-V,),该场效应管工作在变阻区。 Z D = K 7；［(V GS _V t)V DS - | V DS = (2)根据条件v GS^V；, v IJS>(y GS-V l),该场效应管工作在饱和区。 (3)根据条件该场效应管工作在截止区，咕=0 (4)根据条件匕2?，%>(沧一?)，该场效应管工作在饱和区B =4；学(心 -％)SmA 由实验测得两种场效应管具有如图题所示的输出特性曲线，试判断它们的类型，并确宦夹断电压或开启电压值。

电路与模拟电子技术基础(第2版)-习题解答-第8章习题解答

第8章 滤波电路及放大电路的频率响应 习 题 8 8.1 设运放为理想器件。在下列几种情况下，他们分别属于哪种类型的滤波电路（低通、高通、带通、带阻）？并定性画出其幅频特性。 （1）理想情况下，当0f =和f →∞时的电压增益相等，且不为零； （2）直流电压增益就是它的通带电压增益； （3）理想情况下，当f →∞时的电压增益就是它的通带电压增益； （4）在0f =和f →∞时，电压增益都等于零。 解：（1）带阻 （2）低通 （3）高通 （4）带通 V A (2)理理理理 (3)理理理理 (4)理理理理 (1)理理理理 H A A A A V A V A V A 8.2 在下列各种情况下，应分别采用哪种类型（低通、高通、带通、带阻）的滤波电路。 （1）希望抑制50Hz 交流电源的干扰； （2）希望抑制500Hz 以下的信号； （3）有用信号频率低于500Hz ； （4）有用信号频率为500 Hz 。 解：（1）带阻 （2）高通 （3）低通（4）带通 8.3 一个具有一阶低通特性的电压放大器，它的直流电压增益为60dB ，3dB 频率为1000Hz 。分别求频率为100Hz ，10KHz ，100KHz 和1MHz 时的增益。 解：H Z o 100H ,60dB f A ==，其幅频特性如图所示

3dB -20dB/理 理理理 20 40 60 f/Hz Z v 20lg /dB A ? ??(a)理理理理 u 100Hz,60dB f A == u H 10KHz,6020lg 40,40dB f f A f =-== u H 100KHz,6020lg 20,20dB f f A f =-== u H 10MHz,6020lg 0,0dB f f A f =-== 8.4 电路如图8.1所示的，图中C=0.1μF ，R=5K Ω。 （1）确定其截止频率； （2）画出幅频响应的渐进线和－3dB 点。 图8.1 习题8.4电路图 解：L 36 11 318.3(Hz)225100.110 f RC ππ--= ==????

模拟电路基础知识大全

一、填空题:(每空1分共40分) 1、PN结正偏时(导通),反偏时(截止),所以PN结具有(单向)导电性。 2、漂移电流是(反向)电流,它由(少数)载流子形成,其大小与(温度)有关,而与外加电压(无关)。 3、所谓理想二极管,就是当其正偏时,结电阻为(零),等效成一条直线;当其反偏时,结电阻为(无穷大),等效成断开; 4、三极管是(电流)控制元件,场效应管是(电压)控制元件。 5、三极管具有放大作用外部电压条件是发射结(正偏),集电结(反偏)。 6、当温度升高时,晶体三极管集电极电流Ic(增大),发射结压降(减小)。 7、三极管放大电路共有三种组态分别是(共集电极)、(共发射极)、(共基极)放大电路。 8、为了稳定三极管放大电路的静态工作点,采用(直流)负反馈,为了稳定交流输出电流采用(交流)负反馈。 9、负反馈放大电路和放大倍数AF=(A/1+AF),对于深度负反馈放大电路的放大倍数AF= (1/F )。 10、带有负反馈放大电路的频带宽度BWF=(1+AF)BW,其中BW=(fh-fl ), (1+AF )称为反馈深度。 11、差分放大电路输入端加上大小相等、极性相同的两个信号,称为(共模)信号,而加上大小相等、极性相反的两个信号,称为(差模)信号。

12、为了消除乙类互补功率放大器输出波形的(交越)失真,而采用(甲乙)类互补功率放大器。 13、OCL电路是(双)电源互补功率放大电路; OTL电路是(单)电源互补功率放大电路。 14、共集电极放大电路具有电压放大倍数(近似于1 ),输入电阻(大),输出电阻(小)等特点,所以常用在输入级,输出级或缓冲级。 15、差分放大电路能够抑制(零点)漂移,也称(温度)漂移,所以它广泛应用于(集成)电路中。 16、用待传输的低频信号去改变高频信号的幅度称为(调波),未被调制的高频信号是运载信息的工具,称为(载流信号)。 17、模拟乘法器输出与输入的关系式是U0=(KUxUy ) 1、1、P型半导体中空穴为(多数)载流子,自由电子为(少数)载流子。 2、PN结正偏时(导通),反偏时(截止),所以PN结具有(单向)导电性。 3、反向电流是由(少数)载流子形成,其大小与(温度)有关,而与外加电压(无关)。 4、三极管是(电流)控制元件,场效应管是(电压)控制元件。 5、当温度升高时,三极管的等电极电流I(增大),发射结压降UBE(减小)。 6、晶体三极管具有放大作用时,发射结(正偏),集电结(反偏)。 7、三极管放大电路共有三种组态()、()、()放大电路。

模拟电子电路基础答案(胡飞跃)第四章答案

4.1 简述耗尽型和增强型MOS 场效应管结构的区别；对于适当的电压偏置（V DS >0V ，V GS >V T ），画出P 沟道增强型MOS 场效应管，简要说明沟道、电流方向和产生的耗尽区，并简述工作原理。 解：耗尽型场效应管在制造过程中预先在衬底的顶部形成了一个沟道，连通了源区和漏区，也就是说，耗尽型场效应管不用外加电压产生沟道。而增强型场效应管需要外加电压V GS 产生沟道。 随着V SG 逐渐增大，栅极下面的衬底表面会积聚越来越多的空穴，当空穴数量达到一定时，栅极下面的衬底表面空穴浓度会超过电子浓度，从而形成了一个“新的P 型区”，它连接源区和漏区。如果此时在源极和漏极之间加上一个负电压DS V ，那么空穴就会沿着新的P 型区定向地从源区向漏区移动，从而形成电流，把该电流称为漏极电流，记为D i 。当SG v 一定，而SD v 持续增大时，则相应的DG v 减小，近漏极端的沟道深度进一步减小，直至DG t v V =，沟道预夹断，进入饱和区。电流D i 不再随SD v 的变化而变化，而是一个恒定值。 4.2 考虑一个N 沟道MOSFET ，其n k '= 50μA/V 2，V t = 1V ，以及W /L = 10。求下列情况下的漏极电流： （1）V GS = 5V 且V DS = 1V ； （2）V GS = 2V 且V DS = 1.2V ； （3）V GS = 0.5V 且V DS = 0.2V ； （4）V GS = V DS = 5V 。 (1) 根据条件GS t v V …，()DS GS t v v V <-，该场效应管工作在变阻区。 ()2D n GS t DS DS 1W i k v V v v ??'=--???? =1.75mA (2) 根据条件GS t v V …，()DS GS t v v V >-，该场效应管工作在饱和区。 ()2 D n GS t 12W i k v V L '=-=0.25mA (3) 根据条件GS t v V <，该场效应管工作在截止区，D 0i = (4) 根据条件GS t v V …，()DS GS t v v V >-，该场效应管工作在饱和区 ()2 D n GS t 1W i k v V '=-=4mA 4.3 由实验测得两种场效应管具有如图题4.1所示的输出特性曲线，试判断它们的类型，并确定夹断电压或开启电压值。

数字集成电路知识点整理

Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计） 制版：根据版图制作加工用的光刻版 制造：划片：将圆片切割成一个一个的管芯（划片槽） 封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连 测试：测试芯片的工作情况 2、数字IC的设计方法 分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本 设计时间和投入，掩膜生产，样品生产 一次性成本 Recurrent 成本 工艺制造（silicon processing），封装（packaging），测试（test） 正比于产量 一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数 功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog） 综合 版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)： 可以相互转化 .db（不可读）.lib（可读） 加了功耗信息

模拟电路基础 教案

教师教案（2011—2012学年第一学期) 课程名称：模拟电路基础 授课学时：64学时 授课班级：20XX级光电2-4专业任课教师：钟建 教师职称：副教授 教师所在学院：光电信息学院 电子科技大学教务处

第1章半导体材料及二极管(讲授8学时+综合训练2学时) 一、教学内容及要求（按节或知识点分配学时，要求反映知识的深度、广度，对知识点的掌握程度（了解、理解、掌握、灵活运用），技能训练、能力培养的要求等） 1.1 半导体材料及其特性：理解并掌握本征半导体与杂质半导体（P型与N 型）的导电原理，本征激发与复合、多子与少子、漂移电流与扩散电流的区别；理解并掌握PN结的形成原理（耗尽层、空间电荷区和势垒区的含义）；理解PN 结的单向导电特性与电容效应。（2学时） 1.2 PN结原理：PN结的形成：耗尽层、空间电荷区和势垒区的含义，PN结的单向导电特性，不对称PN结。（2学时） 1.3 晶体二极管及应用：理解并掌握二极管单向导电原理及二极管伏安特性方程；理解二极管特性随温度变化的机理；理解并掌握二极管的四种等效电路及选用原则与区别；理解并掌握二极管主要参数；了解不同种类二极管区别（原理），了解硅管与锗管的区别；理解稳压二极管的工作原理。（4学时） 二、教学重点、难点及解决办法（分别列出教学重点、难点，包括教学方式、教 学手段的选择及教学过程中应注意的问题；哪些内容要深化，那些内容要拓宽等等） 重点：半导体材料及导电特性，PN结原理，二极管单向导电特性及二极管方程，二极管伏安特性曲线及其温度特性。 难点：晶体二极管及应用，PN结的反向击穿及应用。 三、教学设计（如何讲授本章内容，尤其是重点、难点内容的设计、构思） 重点讲解二极管的单向导电性，二极管单向导电特性及二极管方程，二极管伏安特性曲线及其温度特性，二极管导通电压与反向饱和电流，二极管的直流电阻与交流电阻。反向击穿应用：设计基本稳压管及电路。

模拟电子电路基础答案第四章答案

简述耗尽型和增强型MOS 场效应管结构的区别；对于适当的电压偏置（V DS >0V ，V GS >V T ），画出P 沟道增强型MOS 场效应管，简要说明沟道、电流方向和产生的耗尽区，并简述工作原理。 解：耗尽型场效应管在制造过程中预先在衬底的顶部形成了一个沟道，连通了源区和漏区，也就是说，耗尽型场效应管不用外加电压产生沟道。而增强型场效应管需要外加电压V GS 产生沟道。 随着V SG 逐渐增大，栅极下面的衬底表面会积聚越来越多的空穴，当空穴数量达到一定时，栅极下面的衬底表面空穴浓度会超过电子浓度，从而形成了一个“新的P 型区”，它连接源区和漏区。如果此时在源极和漏极之间加上一个负电压DS V ，那么空穴就会沿着新的P 型区定向地从源区向漏区移动，从而形成电流，把该电流称为漏极电流，记为D i 。当SG v 一定，而SD v 持续增大时，则相应的DG v 减小，近漏极端的沟道深度进一步减小，直至DG t v V =，沟道预夹断，进入饱和区。电流D i 不再随SD v 的变化而变化，而是一个恒定值。 考虑一个N 沟道MOSFET ，其n k '=?50μA/V 2，V t ?=?1V ，以及W /L ?=?10。求下列情况下的漏极电流： （1）V GS?=?5V 且V DS?=?1V ； （2）V GS?=?2V 且V DS?=?； （3）V GS?=?且V DS?=?； （4）V GS?=?V DS?=?5V 。 (1) 根据条件GS t v V …，()DS GS t v v V <-，该场效应管工作在变阻区。 ()2D n GS t DS DS 12W i k v V v v L ??'=--???? = (2) 根据条件GS t v V …，()DS GS t v v V >-，该场效应管工作在饱和区。 ()2 D n GS t 12W i k v V L '=-= (3) 根据条件GS t v V <，该场效应管工作在截止区，D 0i = (4) 根据条件GS t v V …，()DS GS t v v V >-，该场效应管工作在饱和区 ()2 D n GS t 12W i k v V L '=-=4mA 由实验测得两种场效应管具有如图题所示的输出特性曲线，试判断它们的类型，并确定夹断电压或开启电压值。 图题 图（a ）P 沟道耗尽型 图 (b) P 沟道增强型 一个NMOS 晶体管有V t?=?1V 。当V GS?=?2V 时，求得电阻r DS 为1k?。为了使r DS?=?500?，则V GS 为多少？当晶体管的W 为原W 的二分之一时，求其相应的电阻值。 解：由题目可知，该晶体管工作在变阻区，则有()D n GS t DS W i k v V v L '≈- ()n GS t 1DS DS D v r i W k v V L =≈'-

模拟电路基础试题

模拟电路基础测试题 一：填空题(每题1分，共15分) 1.PN特性。 2.双极型晶体管(BJT)下降为1时的频率。 3.某放大器的电压增益A V =-70.7倍。该增益换算成分贝应为 4.当N沟道结型场效应管(JFET)内的沟道预夹断时，V GS 和V DS 。 5.作负载。 6. 7. 8. 。 9. 10. 11. 12. 13. 14.

15. 当集成放大器内部需要微电流时，采用微电流恒流源要优于采用基本镜像恒流源。原因之一是： 三：单项选择题（每题1分，共10分） 1. 图1所示硅二极管电路中的v i(t)是振幅等于2v的低频正弦电压。该电路中，电阻R L上的电压v o(t)的波形应该为( )。

A. B. C. D. 2. 测得某放大器中一支BJT的三个电极的直流电压为：-0.1v,+7.3v和-0.82v。由此可以判断，该管是( )。 A. NPN硅管 B. NPN锗管 C. PNP硅管 D. PNP锗管 3. 在下面关于放大器的四钟说法中，只有( )是肯定正确的。 A. 放大器有功率放大功能 B. 放大器有电压放大功能 C. 放大器有电流放大功能 D. 放大器的增益带宽积为常数 4. FET共漏(CD)放大器与BJT放大器中的（）组态性能相似。 A. CC B.CE C. CB D.CE-CB

5. 图2是OTL功放原理电路，该电路最大输出功率的理论值为（）W。 A.18 B.9 C. 4.5 D. 2.25 6. 接上题。在选择功率管T1和T2时，每管的集电极最大耗散功率P CM必须大于（）W。 A.3.6 B. 1.8 C. 0.9 D. 0.45 7. 接5题。在静态时，OTL功放中与负载串联的电容中的电压应该为( )伏。 A. 1.5a B. 3 C. 6 a D. 12 8. 将图3电路中的电阻( )换成电容，电路的功能改变为微分电路。 A.R1 B.R2 C.R3 D.R4 9. 如果用电压比表示用信号流图画出的反馈放大器（图4）的环路传输T,则T=( )。 A. v i/ v f B. v f / v i C. v s / v f D. v f /v s 10. 在下面4种基本放大器组态中，电路( )的小信号范围最小。 A. CE放大器 B. CS放大器 C. CE差动放大器 D. CS差动放大器 11.晶体管特性曲线不能用来( )。 A.判断管子的质量 B. 估算晶体管的一些参数 C.分析放大器的频率特性 D.图解分析放大器的指标 12.通用集成运算放大器内部电路不具有( )的特性。 A.开环增益高 B. 输入电阻大 C.深度负反馈 D.输出电阻小 13.在图3所示运放应用电路中，称为“虚地”的点是（）点。 A.A B.B C.C D.D 14.在以下关于深负反馈的论述中，( )是错误的。

集成电路设计基础 课后答案

班级：通信二班姓名：赵庆超学号：20071201297 7，版图设计中整体布局有哪些注意事项？ 答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。 2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。 3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。 4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。 8，版图设计中元件布局布线方面有哪些注意事项？ 答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。高速电路，电荷的分配效应会引起很多问题。 2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过

较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。

电路与模拟电子技术基础课后练习第一章答案

第1章直流电路习题解答 1.1 求图1.1中各元件的功率，并指出每个元件起电源作用还是负载作用。 图1.1 习题1.1电路图 解 W 5.45.131=?=P （吸收） ；W 5.15.032=?=P （吸收） W 15353-=?-=P （产生） ；W 5154=?=P （吸收）； W 4225=?=P （吸收）;元件1、2、4和5起负载作用，元件3起电源作用。 1.2 求图1.2中的电流I 、电压U 及电压源和电流源的功率。 图1.2 习题1.2电路图 解 A 2=I ； V 13335=+-=I I U 电流源功率：W 2621-=?-=U P （产生），即电流源产生功率6W 2。 电压源功率：W 632-=?-=I P （产生），即电压源产生功率W 6。 1.3 求图1.3电路中的电流1I 、2I 及3I 。 图1.3 习题1.3电路图

解 A 1231=-=I ;A 1322-=-=I 由1R 、2R 和3R 构成的闭合面求得：A 1223=+=I I 1.4 试求图1.4所示电路的ab U 。 图1.4 习题1.4电路图 解 V 8.139 66 518ab -=?++ +?-=U 1.5 求图1.5中的I 及S U 。 图1.5 习题1.5电路图 解 A 71 5 2)32(232=?+-?+-=I V 221021425)32(22S =+-=?+-?+=I U 1.6 试求图1.6中的I 、X I 、U 及X U 。 图1.6 习题1.6电路图 解 A 213=-=I ；A 31X -=--=I I ; V 155X -=?=I U V 253245X X -=?--?=I U

IC设计基础笔试集锦

IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目）