采用74LS192设计的47进制计数器

《电子设计基础》课程报告

设计题目：4/7进制计数器设计

学生班级：通信0902

学生学号：

学生姓名：

指导教师：

时间：2011. 6．24

西南科技大学

信息工程学院

一.设计题目及要求

1、题目：4/7进制计数器设计：采用74LS192（40192）。

2、要求：a、数码管显示状态。

b、用开关切换两种进制。

c、计数脉冲由外部提供。

二.题目分析与方案选择

由题目及其要求分析可知，首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。

三.主要元器件介绍

在本课程设计中，主要用到了74LS192计数器、7447译码器、74LS00与非门、7408与门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。

一、十进制同步可逆计数器74LS192

功能如下：

1.异步清零。74LS192的输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，与其他控制状态无关。

2.异步置数控制。LD非为异步置数控制端，低电平有效。当CR=0,LD 非=0时，D1D2D3D4被置数,不受CP控制。

3.加法计数器，当CR和LD非均无有效输入时，即当CR=0、LD非=1,而减数计数器输入端CPd为高电平，计数脉冲从加法计数端CPu输入时，进行加法计数；当CPd和CPu条件互换时，则进行减法计数。

4.保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时，计数器处于保持状态。

5.进行加计数，并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。这就是十进制的技术规律。

在设计过程中，我主要利用74LS192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。

74LS192功能表

74LS192引脚图

二、显示译码器

1．七段数码显示器

七段式数码显示器是目前使用最广泛的一种数码显示器。这种数码显示器有分布在同一平面的七段可发光的线段组成，可用来显示数字、文字、符号。最常用的七段数码显示器有半导体数码管和液晶显示器两种。根据发光二极管的连接形式不同，分为共阴极显示器和共阳极显示器（如图）。共阴极显示器将七个发光二极管的阴极连接在一起，作为公共端。在电路中，将公共端接于低电平，将某段二极管的阳极为高电平时，相应段发光。共阳极的显示方式和共阴极相反。