EDA实验报告4位全加器实验报告

EDA实验报告书

姓名 XXX 学号 XXXXXXX 实验时间

课

题

名

称

全加器

实验目的1.掌握MAX+plusⅡ的使用方法。

2.掌握原理图输入的设计方法。

3.学习利用一位全加器设计多位全加器的方法。

设计要求1.利用MAX+plusⅡ软件进行原理图输入设计一位全加器。

2.进行编译、仿真、测试。

3.在一位全加器的基础上设计四位全加器，进行编译、仿真、测试、观察实验结果。

设计思路计算机中的加法器一般就是全加器，它实现多位带进位加法。

图中的“进位入”Ci-1指的是低位的进

位输入，“进位出”指的是本位的进位输

出。一位全加器的真值表见下表：

i i

C B A

C B

输入输出

-1

Bi Ai Si Ci

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

设计原理图及源程序

仿真波形图

实验结果

问题讨论1.试比较利用卡诺图直接设计四位全加器和利用一位全加器设计四位全加器这两种方法的优缺点。

答：卡诺图直接设计四位全加器的优点是：没有进行产生逻辑，运算速度快。一位

全加器设计四位全加器是串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。

2.本实验中设计的4位全加器有何缺陷？

答：这种全加器的最大缺点是运算速度慢。在最不利的的情况下，做一次加法运算

需要经过四个全加器的传输延迟时间才能得到稳定可靠的运算结果

教师

评分

教师签名

日期操作成绩报告成绩

4位全加器实验报告

四位全加器 11微电子黄跃21 【实验目的】采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。【实验内容】加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】

表2 全加器逻辑功能真值表图4 全加器方框图图5 全加器原理图多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。四位全加器如图9所示，四位全加器是由半加器和一位全加器组建而成：图9 四位全加器原理图【实验步骤】 (1)建立新工程项目：打开modelsim软件，进入集成开发环境，点击File→New project建立一

个工程项目adder_4bit。建立文本编辑文件：点击File→New在该项目下新建Verilog源程序文件并且输入源程序。 (2)编译和仿真工程项目：在verilog主页面下，选择Compile— Compile All或点击工具栏上的按钮启动编译，直到project出现status栏全勾，即可进行仿真。选择simulate - start simulate或点击工具栏上的按钮开始仿真，在跳出来的 start simulate框中选择work-test_adder_4bit测试模块，同时撤销Enable Optimisim前的勾，之后选择ok。在sim-default框内右击选择test_adder_4bit，选择Add Wave,然后选择simulate-run-runall,观察波形，得出结论，仿真结束。四位全加器 1、原理图设计如图9所示，四位全加器是由半加器和一位全加器组建而成：图9 四位全加器原理图【仿真和测试结果】下图为四位全加器的仿真图：

关于计算机实验报告的参考范文

关于计算机实验报告的参考范文篇一一、实验题目文件和文件夹的管理二、实验目的 1.熟悉Windows XP的文件系统。 2.掌握资源管理器的使用方法。 3.熟练掌握在Windows XP资源管理器下，对文件（夹）的选择、新建、移动、复制、删除、重命名的操作方法。三、实验内容 1.启动资源管理器并利用资源管理器浏览文件。 2.在D盘创建文件夹 3.在所创建文件夹中创建Word文件。 4.对所创建文件或文件夹执行复制、移动、重命名、删除、恢复、创建快捷方式及设置共享等操作。四、实验步骤（一）文件与文件夹管理 1.展开与折叠文件夹。右击开始，打开资源管理器，在左窗格中点击“+”展开，点击“—”折叠 2.改变文件显示方式。打开资源管理器/查看，选择缩略、列表，排列图标等

3.建立树状目录。在D盘空白处右击，选择新建/文件夹，输入经济贸易学院，依次在新建文件夹中建立经济类1103 4..创建Word并保存。打开开始/程序/word，输入内容。选择文件/另存为，查找D盘/经济贸易学院/1103班/王帅，单击保存 5.复制、移动文件夹 6.重命名、删除、恢复。右击文件夹，选择重命名，输入新名字；选择删除，删除文件 7.创建文件的快捷方式。右击王帅文件夹，选择发送到/桌面快捷方式 8.设置共享文件。右击王帅，选择属性/共享/在网络上共享这个文件/确定 9.显示扩展名。打开资源管理器/工具/文件夹选项/查看/高级设置，撤销隐藏已知文件的扩展名（二）控制面板的设置。 1.设置显示属性。右击打开显示属性/桌面、屏幕保护程序 2.设置鼠标。打开控制面板/鼠标/按钮（调整滑块，感受速度）、指针 3.设置键盘。打开控制面板/键盘/速度（调整滑块，感受速度）、硬件 4.设置日期和时间打开控制面板/日期和时间

8位全加器实验报告

实验1 原理图输入设计8位全加器一、实验目的：熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。二、原理说明：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。三、实验内容： 1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。 2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。四、实验环境：计算机、QuartusII软件。五、实验流程：实验流程：根据半加器工作原理，建立电路并仿真，并将元件封装。 ↓ 利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 ↓ 利用全加器构成8位全加器，并完成编译、综合、适配、仿真。图1.1 实验流程图

六、实验步骤： 1.根据半加器工作原理建立电路并仿真，并将元件打包。（1）半加器原理图：图1.2 半加器原理图（2）综合报告：图1.3 综合报告: （3）功能仿真波形图4：图1.4 功能仿真波形图

时序仿真波形图：图1.5 时序仿真波形图仿真结果分析：sout为和信号，当a=1，b=0或a=0，b=1时，和信号sout为1，否则为0.当a=b=1时，产生进位信号，及cout=1。（4）时序仿真的延时情况：图1.6 时序仿真的延时情况（5）封装元件：图1.7 元件封装图 2. 利用半加器构成一位全加器，建立电路并仿真，并将元件封装。（1）全加器原理图如图：图2.1 全加器原理图

实验一四位串行进位加法器的设计实验报告

实验一四位串行进位加法器的设计一、实验目的 1.理解一位全加器的工作原理 2.掌握串行进位加法器的逻辑原理 3.进一步熟悉Quartus软件的使用，了解设计的全过程，二、实验内容 1.采用VHDL语言设计四位串行进位的加法器 2.采用画原理图的方法设计四位串行进位加法器三、实验步骤 1、使用VHDL语言设计 1.打开File—>New Project Wizard输入文件名adder4保存在D盘内，打开File—>New—>VHDL File,从模版中选择库的说明，use语句的说明，实体的说明，结构体的说明，编写VHDL代码，然后保存、编译。打开File—>New—>Other File—>Vector Waveform File,查找引脚，从Edit中选择End Time 输入40、ns 保存。从Assignments—>Settings—>Simulator Settings —>Functional 然后Processing—>Generate Functional Simnlation Netlist —>确定。选择Start Simulation保存最后的波形图，打开File —>close关闭工程。底层文件： LIBRARY ieee;

USE fadder IS PORT ( a, b,cin : IN STD_LOGIC; s, co : OUT STD_LOGIC ); END fadder; ARCHITECTURE arc1 OF fadder IS BEGIN s<=a xor b xor cin; co<=((a xor b)and cin)or(a and b); END arc1; 顶层文件： LIBRARY ieee; USE adder4 IS PORT ( c0: IN STD_LOGIC; a,b : IN STD_LOGIC_VECTOR(3 DOWNTO 0); s : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); c4 : OUT STD_LOGIC );

EDA 1位全加器实验报告

南华大学船山学院实验报告（2009 ~2010 学年度第二学期）课程名称EDA 实验名称1位全加器姓名学号200994401 专业计算机科学与班级01 技术地点8-212 教师

一、实验目的：熟悉MAX+plus 10.2的VHDL 文本设计流程全过程二、实验原理图： ain cout cout ain bin sum cin bin sum cin f_adder or2a f e d u3 u2u1b a c co so B co so B h_adder A h_adder A 三、实验代码：（1）LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT (ain ，bin ，cin : IN STD_LOGIC; cout ，sum : OUT STD_LOGIC ); END ENTITY f_adder; ARCHITECTURE fd1 OF f_adder IS COMPONENT h_adder PORT ( a ，b : IN STD_LOGIC; co ，so : OUT STD_LOGIC); END COMPONENT ； COMPONENT or2a PORT (a ，b : IN STD_LOGIC; c : OUT STD_LOGIC); END COMPONENT ； SIGNAL d ，e ，f : STD_LOGIC; BEGIN u1 : h_adder PORT MAP(a=>ain ，b=>bin ，co=>d ，so=>e); u2 : h_adder PORT MAP(a=>e ， b=>cin ， co=>f ，so=>sum); u3 : or2a PORT MAP(a=>d ， b=>f ， c=>cout);

实验报告格式模板-供参考

实验名称：粉体真密度的测定粉体真密度是粉体质量与其真体积之比值，其真体积不包括存在于粉体颗粒内部的封闭空洞。所以，测定粉体的真密度必须采用无孔材料。根据测定介质的不同，粉体真密度的主要测定方法可分为气体容积法和浸液法。气体容积法是以气体取代液体测定试样所排出的体积。此法排除了浸液法对试样溶解的可能性，具有不损坏试样的优点。但测定时易受温度的影响，还需注意漏气问题。气体容积法又分为定容积法与不定容积法。浸液法是将粉末浸入在易润湿颗粒表面的浸液中，测定其所排除液体的体积。此法必须真空脱气以完全排除气泡。真空脱气操作可采用加热(煮沸)法和减压法，或两法同时并用。浸液法主要有比重瓶法和悬吊法。其中，比重瓶法具有仪器简单、操作方便、结果可靠等优点，已成为目前应用较多的测定真密度的方法之一。因此，本实验采用比重瓶法。一．实验目的 1. 了解粉体真密度的概念及其在科研与生产中的作用； 2. 掌握浸液法—比重瓶法测定粉末真密度的原理及方法； 3．通过实验方案设计，提高分析问题和解决问题的能力。二．实验原理比重瓶法测定粉体真密度基于“阿基米德原理”。将待测粉末浸入对其润湿而不溶解的浸液中，抽真空除气泡，求出粉末试样从已知容量的容器中排出已知密度的液体，就可计算所测粉末的真密度。真密度ρ计算式为：式中：m 0—— 比重瓶的质重，g ； m s —— (比重瓶+粉体)的质重，g ； m sl —— (比重瓶+液体)的质重，g ； ρl —— 测定温度下浸液密度；g/cm 3； ρ—— 粉体的真密度，g/cm 3；三．实验器材： l s sl l s m m m m m m ρρ) ()(00----=

EDA设计实验报告

摘要通过实验学习和训练，掌握基于计算机和信息技术的电路系统设计和仿真方法。要求： 1. 熟悉multisim软件的使用，包括电路图编辑、虚拟仪器仪表的使用和掌握常见电路分析方法。2. 能够运用multisim软件对模拟电路进行设计和性能分析，掌握eda设计的基本方法和步骤。multisim常用分析方法：直流工作点分析、直流扫描分析、交流分析。掌握设计电路参数的方法。复习巩固单级放大电路的工作原理，掌握静态工作点的选择对电路的影响。了解负反馈对两级放大电路的影响，掌握阶梯波的产生原理及产生过程。关键字：电路仿真 multisim 负反馈阶梯波目次实验一 (1) 实验二............................................................................................. 11 实验三 (17) 实验一单级放大电路的设计与仿真一、实验目的 1. 设计一个分压偏置的单管电压放大电路，要求信号源频率5khz(峰值10mv) ，负载电阻5.1kω，电压增益大于50。 2. 调节电路静态工作点(调节电位计)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。 3. 调节电路静态工作点(调节电位计)，使电路输出信号不失真，并且幅度尽可能大。在此状态下测试： ①电路静态工作点值； ②三极管的输入、输出特性曲线和? 、 rbe 、rce值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和fl、fh值。二、实验要求 1. 给出单级放大电路原理图。 2. 给出电路饱和失真、截止失真和不失真且信号幅度尽可能大时的输出信号波形图，并给出三种状态下电路静态工作点值。 3. 给出测试三极管输入、输出特性曲线和? 、 rbe 、rce值的实验图，并给出测试结果。 4. 给出正常放大时测量输入电阻、输出电阻和电压增益的实验图，给出测试结果并和理论计算值进行比较。 5. 给出电路的幅频和相频特性曲线，并给出电路的fl、fh值。 6. 分析实验结果。三、实验步骤实验原理图：饱和失真时波形：此时静态工作点为：所以，i（bq）=4.76685ua i(cq)=958.06700ua u(beq)=0.62676v u(ceq)=0.31402v 截止失真时波形：此时静态工作点为：所以，i(bq)=2.07543ua i(cq)=440.85400ua u(beq)=0.60519v u(ceq)=5.54322v 最大不失真时波形：篇二：eda课程设计实验报告电子电工实习华北电力大学

FPGA一位全加器设计实验报告

题目：1位全加器的设计一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。二．实验原理由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来显示。三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。其初始值、功能仿真波形和时序仿真波形分别如下所示

4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示

化学实验报告格式模板.doc

化学实验报告格式模板（以草酸中h2c2o4含量的测定为例）实验题目：草酸中h2c2o4含量的测定实验目的：学习naoh标准溶液的配制、标定及有关仪器的使用；学习碱式滴定管的使用，练习滴定操作。实验原理： h2c2o4为有机弱酸，其ka1=5.9×10-2，ka2=6.4×10-5。常量组分分析时cka1＞10-8，cka2＞10-8，ka1/ka2＜105，可在水溶液中一次性滴定其两步离解的h+： h2c2o4+2naoh===na2c2o4+2h2o 计量点ph值8.4左右，可用酚酞为指示剂。 naoh标准溶液采用间接配制法获得，以邻苯二甲酸氢钾标定： -cook -cooh +naoh=== -cook

-coona +h2o 此反应计量点ph值9.1左右，同样可用酚酞为指示剂。实验方法：一、naoh标准溶液的配制与标定用台式天平称取naoh1g于100ml烧杯中，加50ml蒸馏水，搅拌使其溶解。移入500ml试剂瓶中，再加200ml蒸馏水，摇匀。准确称取0.4~0.5g邻苯二甲酸氢钾三份，分别置于250ml 锥形瓶中，加20~30ml蒸馏水溶解，再加1~2滴0.2%酚酞指示剂，用naoh标准溶液滴定至溶液呈微红色，半分钟不褪色即为终点。二、h2c2o4含量测定准确称取0.5g左右草酸试样，置于小烧杯中，加20ml蒸馏水溶解，然后定量地转入100ml容量瓶中，用蒸馏水稀释至刻度，摇匀。用20ml移液管移取试样溶液于锥形瓶中，加酚酞指示剂1~2滴，用naoh标准溶液滴定至溶液呈微红色，半分钟不褪色即为终点。平行做三次。实验数据记录与处理：一、naoh标准溶液的标定

EDA课程设计----八位二进制全加器

EDA设计说明书课程名称：EDA技术实用教程设计题目：八位二进制全加器院系：电子信息与电气工程学院学生姓名：学号：专业班级：指导教师：李响 2011 年6 月1

1. 设计目的熟悉利用QuartusⅡ的原理图输入法设计简单的组合电路，掌握层次化设计的方法，并通过一个八位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 2. 设计原理 2.1 一位全加器的原理一位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。在本设计中，将采用原理图输入法来完成设计。一位全加器的设计步骤： ①为本项工程设计建立文件夹； ②输入设计项目和存盘； ③将设计项目设计成可调用的元件； ④设计全加器顶层文件； ⑤将设计项日设置成工程和时序仿真。 2.2 八位全加器的原理一个八位全加器可以由八个一位全加器构成，加法器之间的进位可以用串行方式实现，即将低位加法器的进位输出cout 与相邻的高位加法器的最低进位输入信号cin 相接。 3. 设计方案与仿真 3.1 一位全加器的设计与仿真全加器的实现是以半加器的实现为基础的，因此，要设计全加器应首先设计一个一位的半加器。半加器的实现方案为： ①为此项工程建立文件夹； ②在基本元件库中，选中需要的元件，将元件（包含元件and2、not 、xnor 和输入输出引脚input、output）调入原理图编辑窗口中；

③将己设计好的原理图文件存盘； ④将所设计的半加器设置成可调用的元件。用原理图输入法所设计的半加器原理图如图3-1所示，利用QuartusⅡ软件平台，根据图3-1所示电路，可生成一个半加器元件符号，如图3-2所示。在半加器的基础上，为了建立全加器的顶层文件，必须再打开一个原理图编辑窗口，方法同上。其中，所选择的元件包含半加器、或门和输入输出引脚，由此可得到如图3-3所示的全加器原理图；进而可生成个全加器元件符号，如图3-4所示。图3-1 半加器原理图图3-2 半加器元件符号图3-3 全加器原理图图3-4 全加器元件符号按照一位全加器原理图连接电路，通过编译、仿真所得的波形图如图3-5所示：图3-5 一位全加器时序仿真波形根据图3-5可知，当输入信号ain 、bin 、cin 全是低电平时，输出信号sum 和cout 全是低电平；当输入信号ain 、bin 、cin 中有且只有一个为高电平时，输出信号sum 为高电平，输出信号cout 为低电平；当输入信号ain 、bin 、cin 中有两个为

4位全加器实验报告.doc

四位全加器 11微电子黄跃1117426021 【实验目的】采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。【实验内容】加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】全加器除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全加器的方框图。图5全加器原理图。被加数A i 、加数B i 从低位向本位进位C i-1 作为电路的输入，全加和S i 与向高位的进位C i 作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。信号输入端信号输出端 A i B i C i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

实验报告格式模板

实验报告格式模板实验报告的书写是一项重要的基本技能训练。它不仅是对每次实验的总结，更重要的是它可以初步地培养和训练学生的逻辑归纳能力、综合分析能力和文字表达能力，是科学论文写作的基础。因此，参加实验的每位学生，均应及时认真地书写实验报告。要求内容实事求是，分析全面具体，文字简练通顺，誊写清楚整洁。实验报告内容与格式（一）实验名称要用最简练的语言反映实验的内容。如验证某程序、定律、算法，可写成“验证XXX” ；分析XXX。（二）所属课程名称（三）学生姓名、学号、及合作者（四）实验日期和地点（年、月、日）（五）实验目的目的要明确，在理论上验证定理、公式、算法，并使实验者获得深刻和系统的理解，在实践上，掌握使用实验设备的技能技巧和程序的调试方法。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。（六）实验内容这是实验报告极其重要的内容。要抓住重点，可以从理论和实践两个方面考虑。这部分要写明依据何种原理、定律算法、或操作方法进行实验。详细理论计算过程? （七）实验环境实验用的软硬件环境（配置）。（八）实验步骤只写主要操作步骤，不要照抄实习指导，要简明扼要。还应该画出实验流程图（实验装置的结构示意图），再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。

（九）实验结果实验现象的描述，实验数据的处理等。原始资料应附在本次实验主要操作者的实验报告上，同组的合作者要复制原始资料。对于实验结果的表述，一般有三种方法： 1.文字叙述：根据实验目的将原始资料系统化、条理化，用准确的专业术语客观地描述实验现象和结果，要有时间顺序以及各项指标在时间上的关系。 2.图表：用表格或坐标图的方式使实验结果突出、清晰，便于相互比较，尤其适合于分组较多，且各组观察指标一致的实验，使组间异同一目了然。每一图表应有表目和计量单位，应说明一定的中心问题。 3.曲线图应用记录仪器描记出的曲线图，这些指标的变化趋势形象生动、直观明了。在实验报告中，可任选其中一种或几种方法并用，以获得最佳效果。（十）讨论根据相关的理论知识对所得到的实验结果进行解释和分析。如果所得到的实验结果和预期的结果一致，那么它可以验证什么理论？实验结果有什么意义？说明了什么问题？这些是实验报告应该讨论的。但是，不能用已知的理论或生活经验硬套在实验结果上；更不能由于所得到的实验结果与预期的结果或理论不符而随意取舍甚至修改实验结果，这时应该分析其异常的可能原因。如果本次实验失败了，应找出失败的原因及以后实验应注意的事项。不要简单地复述课本上的理论而缺乏自己主动思考的内容。另外，也可以写一些本次实验的心得以及提出一些问题或建议等。（十-）结论结论不是具体实验结果的再次罗列，也不是对今后研究的展望，而是针对这一实验所能验证的概念、原则或理论的简明总结，是从实验结果中归纳出的一般性、概括性的判断，要简练、准确、严谨、客观。（十二）鸣谢（可略）在实验中受到他人的帮助，在报告中以简单语言感谢. （十三）参考资料详细列举在实验中所用到的参考资料. 格式：作者年代书名及页数出版社

数电实验报告半加全加器

实验二半加/减器与全加/减器一、实验目的：（1）掌握全加器和半加器的逻辑功能。（2）熟悉集成加法器的使用方法。（3）了解算术运算电路的结构。二、实验设备： 1、 74LS00 （二输入端四与非门） 2、 74LS86 （二输入端四异或门） 3、数字电路实验箱、导线若干。 Ver 4B 4A 4￥ 3B 3A 3Y 1A IB !Y 2A 2B 2Y GND （74LS86引脚图）三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 A 表示被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。四、实验内容：用74LS00和74LS86实现半加器、全加器的逻辑电路功能。（一）半加器、半减器 M=0寸实现半加，M=1时实现半减，真值表如下：（74LS00引脚）

功能M A B S C 半加00000 00110 01010 01101 半减10000 10111 11010 11100 —s +/- ——co M （半加器图形符号） 2、 ⑴S真值表: 00011110 00110 11001 A ⑵C真值表: 00011110 00000 10101 C 二B（A二M）

（二）全加器、全减器 S CO C^BC i-1 ?（M 十 A ）（B 十 C ）、实验结果半加器： S 二 AB AB = A 二 B C =B （A 二 M ）全加器： S = A 二 B - C i-1 G 二GM C 2M CI B +/一

实验报告格式参考模板

实验报告格式参考模板实验名称：粉体真密度的测定粉体真密度是粉体质量与其真体积之比值，其真体积不包括存在于粉体颗粒内部的封闭空洞。所以，测定粉体的真密度必须采用无孔材料。根据测定介质的不同，粉体真密度的主要测定方法可分为气体容积法和浸液法。气体容积法是以气体取代液体测定试样所排出的体积。此法排除了浸液法对试样溶解的可能性，具有不损坏试样的优点。但测定时易受温度的影响，还需注意漏气问题。气体容积法又分为定容积法与不定容积法。浸液法是将粉末浸入在易润湿颗粒表面的浸液中，测定其所排除液体的体积。此法必须真空脱气以完全排除气泡。真空脱气操作可采用加热(煮沸)法和减压法，或两法同时并用。浸液法主要有比重瓶法和悬吊法。其中，比重瓶法具有仪器简单、操作方便、结果可靠等优点，已成为目前应用较多的测定真密度的方法之一。因此，本实验采用比重瓶法。一．实验目的 1. 了解粉体真密度的概念及其在科研与生产中的作用； 2. 掌握浸液法—比重瓶法测定粉末真密度的原理及方法； 3．通过实验方案设计，提高分析问题和解决问题的能力。二．实验原理

比重瓶法测定粉体真密度基于“阿基米德原理”。将待测粉末浸入对其润湿而不溶解的浸液中，抽真空除气泡，求出粉末试样从已知容量的容器中排出已知密度的液体，就可计算所测粉末的真密度。真密度ρ计算式为：式中：m0——比重瓶的质重，g； ms—— (比重瓶+粉体)的质重，g； msl—— (比重瓶+液体)的质重，g；ρl——测定温度下浸液密度；g/cm3；ρ——粉体的真密度，g/cm3；三．实验器材：实验仪器：真空干燥器，比重瓶；分析天平；烧杯。实验原料：金刚砂。四．实验过程 1. 将比重瓶洗净编号，放入烘箱中于110℃下烘干冷却备用。 2. 用电子天平称量每个比重瓶的质量m0。 3. 每次测定所需试样的题记约占比重瓶容量的1/3，所以应预先用四分法缩分待测试样。 4. 取300ml的浸液倒入烧杯中，再将烧杯放进真空干燥器内预先脱气。浸液的密度可以查表得知。 5. 在已干燥的比重瓶里的物体受到向上的浮力作用，浮力的大小等于被该物体排开的液体的重力。七．实验心得以往的实验都是比着实验书本操作，而本次实验实验方案则是自己自主完成的，毫无经 12(4

eda实验报告

一位全加器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity adder is port(a,b,cin:in std_logic; co,so:out std_logic); end adder; architecture Behavioral of adder is signal temp1,temp2:std_logic; begin temp1<= a xor b; temp2<= temp1 and cin; so<= temp1 xor cin; co<= temp2 OR (a AND b); end Behavioral; 四位全加器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; --use UNISIM.VComponents.all; entity counter10 is

EDA技术基础实验报告

EDA技术基础实验报告学院：信息科学与技术学院班级：姓名：学号：

实验一 MAX—plusII及开发系统使用一、实验目的 1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路 2、掌握层次化设计的方法 3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备 PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面： 1、实验器材集中化，所有实验基本上在一套实验设备上进行。传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致； 2、实验耗材极小（基本上没有耗材）； 3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单； 4、下载后，实验结果清晰； 5、实验仪器损耗少，维护简单；下面，就本套实验设备做一个简单的介绍。 1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果只是进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，

全加器实验报告

全加器设计实验报告姓名：班级：学号：

实验目的： 1.熟悉QuartusⅡ原理图设计流程,学习简单电路的设计方法、输入步骤、层次化步骤。 2.掌握QuartusII的文本输入方式的设计过程，理解VHDL语言的结构级描述方法，学习元件例化语句的设计方法。实验原理：一位全加器可以用两个半加器及一个或门连接而成。要求使用原理图输入的方法先进行底层半加器设计，再建立上层全加器设计文件，调用半加器和或门符号，连线完成原理图设计。全加器可以用两个半加器和一个或门连接而成，在半加器描述的基础上，采用COMPONENT语句和PORT MAP语句就可以很容易地编写出描述全加器的程序。一.原理图 1.半加器实验步骤 1.打开Quartus Ⅱ软件，选择新建命令，在新建对话框中选择原理图文件编辑输入项，完成新建进入原理图编辑窗口。 2.在原理图编辑窗口任意位置右击鼠标，将出现快捷菜单，选择其中的输入元件项insert symbol，按照所设计的电路，放置器件，排版，连线，完成设计后选择另存为命令，命名为h_adder存放在指定文件夹中。

3.完成半加器的设计后，重复新建命令，开始进行全加器设计，在新建的原理图中，双击鼠标，在弹出的窗口中选择project选项，将之前存入的h_adder元件，放入原理图中。 2.全加器实验步骤 1.新建工程，在新建的工程中建立VHDL语言编辑文件，在编辑窗口处，输入设计的半加器全加器程序。 2.将设计好程序进行编译，没有错误之后定义全加器五个引脚所对应耳朵硬件电路的引脚号。 3.烧录程序，调试，验证程序是否合理。

二.程序

加法器实验报告

加法器实验报告篇一：加法器实验报告实验 _＿一＿＿【实验名称】 1位加法器【目的与要求】 1. 掌握1位全加器的设计 2. 学会1位加法器的扩展【实验内容】 1. 设计1位全加器 2. 将1位全加器扩展为4位全加器 3. 使4位的全加器能做加减法运算【操作步骤】 1. 1位全加器的设计（1）写出1位全加器的真值表（2）根据真值表写出表达式并化简（3）画出逻辑电路（4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此（5）如果电路设计正确，将该电路进行封装以用于下一个环节 2. 将1位全加器扩展为4位全加器（1）用1位全加器扩展为4位的全加器，画出电路图

（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3. 将4位的全加器改进为可进行4位加法和减法的运算器（1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加法运算而且还能进行减法运算。画出该电路（2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个数之和必须在4位补码的数的范围内），用quartusII进行功能仿真并对仿真结果进行截图。【附录】篇二：加法器的基本原理实验报告一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 3、熟悉EDA工具Quartus II和Modelsim的使用，能够熟练运用Vrilog HDL语言在Quartus II下进行工程开发、调试和仿真。

EDA实验报告

一MAX –plusII及开发系统使用一、实验目的 1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路 2、掌握层次化设计的方法 3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备 PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面： 1、实验器材集中化，所有实验基本上在一套实验设备上进行。传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致； 2、实验耗材极小（基本上没有耗材）； 3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；

4、下载后，实验结果清晰； 5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。 (一)Max+plusⅡ10.0的使用。 1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。第四步：注册启动Max+PlusII 软件，可以从开始-->程序-->Altera-->Max+PlusII 打开，也可以建立一个快捷方式在桌面上。启动软件后，会有弹出一个对话框，点击是或否都可以，然后进入系统。点击菜单中的Options，然后选中License菜单项，打开弹出一个注册对话框，在注册文件路径中打开你第三步中复制位置的 License 文件，然后点击OK，注册完毕。 2、 max+plusⅡ软件基本设计流程

EDA 实验报告

4-1 组合电路设计实验目的：熟悉Quartus2的VHDL文本设计流程全过程，学习简单的组合电路的设计，多层次电路设计、仿真、和硬件测试。实验任务1：利用软件完成二选一多路选择器的文本编辑和仿真测试等步骤，给出仿真波形，最后在实验系统上进行硬件测试，验证功能。然后，利用元件例化语句描述图3-31，并将此文件放在同一目录下。实验任务2：利用刚刚完成的实验内容，设计完成一位全加器，仿真该全加器，得到仿真结果，并利用一位二进制全加器为基本元件，用例化语句写出八位并行二进制全加器的顶层文件，讨论该加法器的电路特性。实验代码及仿真结果：二选一多路选择器： library ieee; use ieee.std_logic_1164.all; entity mux21a is port(a,b,s: in std_logic; y:out std_logic ); end entity mux21a; architecture one of mux21a is begin process(a,b,s) begin if s='0' then y<=a; else y<=b;

end if; end process; end architecture one; 仿真结果：分析： 1、s对电路的输出具有决定作用，s为0时输出为a的值，为1时输出为b的值。从仿真结果可以看出0到10ns内，s为0，此时y的输出为0，是a的值。 2、10到20ns时间内，s为1，输出为b的值，y为1。图3-31的仿真仿真程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity singt is port(a:in std_logic_vector(3 downto 1); s:in std_logic_vector(1 downto 0); outy: out std_logic); end singt; architecture bhv of singt is component mux21a

标准实验报告模板

实验报告实验名称 _______________________ 课程名称—电子技术基础实验院系部: 学生姓名：同组人: 指导教师: 实验日期: 华北电力大学专业班级：学号: 实验台号: 成绩

实验报告要求：一、实验目的及要求二、仪器用具三、实验原理四、实验步骤（包括原理图、实验结果与数据处理）五、讨论与结论（对实验现象、实验故障及处理方法、实验中存在的问题等进行分析和讨论，对实验的进一步想法或改进意见。）六、实验原始数据

、实验目的及要求: 1. 学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。 2. 掌握放大器电压放大倍数和最大不失真输出电压的测试方法。 3. 悉常用电子仪器及模拟电路实验设备的使用。、仪器用具：略三、实验原理图1.2.1为电阻分压式工作点稳定单管放大器实验电路图。在图1.2.1电路中，当流过偏置电阻R B1和R B2的电流远大于晶体管VT的基极电流I B时（一般5?10倍），则它的静态工作点可用下式估算: 输入电阻：R = F B1 // R B2 //[r b e +(1+ 3 )R F1] 输出电阻：皆F C 四、实验方法与步骤: 1. 调试静态工作点接通+ 12V电源、调节R W使H= 2.0V，测量U B、H、U C、氐值。记入表1.2.1 表1.2.1 U E= 2.0V 测量值计算值 U B (V)U E (V)UC (V)R B2 (K Q)U B E ( V)U C E (V) 1 c (mA 2.665 2.07.8530.865 5.2 2.0 根据表格测量数据，计算得到： U B E = U B- U E =0.665V , U C E= U C-U E =5.8V,I C~ I E=U E/R E=2心.1）=1.82mA 实验数据显示，Q点的值满足放大电路的静态工作点要求，BJT处于放大区。 2. 测量不同负载下的电压放大倍数 U B R B1 U cc U B岀￡ R E R F1 CE = U C—I c( R：+ R FI + R E) 电压放大倍数: R c // R L r be (1 ) R F1 其中r be= 200+26 (1+ 3 )/1 E 图1.2.1 共射极单管放大器实验电路 R B1