微机原理答案

微机原理第五章练习题答案
四：简答题
CPU地址线与寻址存储器范围的关系是什么？
【解】：CPU的地址线数量决定了可寻址存储器单元的数量，若CPU的地址线数量为N条，则寻址存储器单元的数量为2N个。

SRAM存储器芯片容量与芯片地址线和数据线的关系是什么？
【解】：不同型号的SRAM芯片的存储容量不同，可根据芯片的地址线数量和数据线数量确定芯片的存储容量，若芯片的地址线数量为N，数据线数量为M，则芯片的存储容量为2N×M（bit）或2N×M/8（BYTE）。从SRAM芯片的型号的型号也可知该芯片的存储容量，例：6116，容量为16Kb或2KB；6264，容量为64Kb或8KB。

简述PC机中内存储器和外存储器的应用特点。
【解】：PC机中内存储器和外存储器都必不可少。PC机所用的操作系统存放在外存储器中，当开机时，在内存储器中引导程序控制下，CPU将存放在外存储器中的操作系统调入内存储器中。同理，PC机的应用程序和数据也存放在外存储器中，CPU要执行某一应用程序或调用数据时，也须先调入内存后执行或调用。当关机时，内存储器中的信息将消失，而外存储器中的信息将保持。

简述存储器芯片中存储单元数量与存储容量大小的关系。
【解】：在存储器芯片中，存储单元数量与芯片的地址线数量有关，若地址线数量为N，则存储单元数量为2N；存储容量除与存储单元数量有关外，还与芯片的数据线数量有关，若地址线数量为N，数据线线数量为M，则存储容量为2N×M。

简述表示存储器容量时，符号B、KB、MB和GB的关系。
【解】：表示存储器容量时有存储字节（Byte）和存储位（bit）两种方式，符号B、KB、MB和GB均为字节表示方式，B表示字节、KB表示千字节、MB表示兆字节、GB表示吉字节，它们之间的关系是，1KB=1024B、1MB=1024KB、1GB=1024MB。

简述存储器芯片的主要技术指标。
【解】：存储器芯片的主要技术指标有：存储容量，表示一个存储器芯片上能存储多少个用二进制表示的信息位数。存取时间，指向存储器单元写入数据及从存储器单元读出数据所需的时间。功耗，其一是指存储器芯片中存储单元的功耗，单位为μW/单元；其二是指存储器芯片的功耗，单位为mW/芯片。工作电源，指存储器芯片的供电电压。

简述CPU与Cache、主存和外存的关系。
【解】：Cache、主存和外存为当前PC机的三级存储体系结构，CPU首先访问速度最快Cache，而Cache的数据由主存提供，称Cache中的数据为主存中数据的映射，而主存中的数据从速度最慢的外存获得。采用三级存储体系结构后，可大大提高CPU的工作效率。

简述存

储器与寄存器的异同。
【解】：相同点
：存储器和寄存器均用于存放二进制信息。不同点：寄存器为CPU内部的存储单元，数量较少，每个寄存器都指定专门用途并命名，编程时用寄存器名访问，例如 MOV AX，BX；存储器为CPU外部的存储单元，数量较大，每个存储单元都有地址，可存放指令和数据，编程时用存储单元地址访问，例如 MOV AX，[2000H]。

简述ROM与RAM的异同。
【解】：相同点：ROM、RAM均为半导体存储器，构成计算机的内存储系统。不同点：RAM中可写入和读取数据，掉电后存放的数据将消失，称RAM为随机存取存储器；ROM中的数数据应预先写入，工作时只能读取数据不能改写数据，掉电后预先写入的数据不会消失，称ROM为仅读存储器。

10、简述内存储器与外存储器的作用。
【解】：内存储器由半导体存储器构成，有RAM和ROM两种，CPU可经存储器的存储单元地址访问；外存储器由磁、光材料构成，用于存放长期有用的信息，CPU经I/O端口对磁盘或光盘进行访问。

11、简述存储器芯片的位线扩展和字线扩展
【解】：存储器芯片的存储容量与存储器芯片的位线和字线有关，例如存储器芯片2114的存储容量为1024×4，即字线为1024（表示2114有1024个存储单元），位线为4（表示2114的每个存储单元中可存放4位二进制数）。PC机中定义每个地址单元中的二进制数位为8，若用2114构成1KB的存储系统，需2片2114，其中一片2114的数据线D0~D3接8位数据总线的D0~D3，另一片2114的数据线D0~D3接8位数据总线的D4~D7，称为位线扩展。若用6116（2048×8）构成4KB的存储系统，需2片6116，每片的位线为8（不需位线扩展），字线为2048，需11条片内地址线A0~A10寻址，而4K存储单元的字线为4096，需12条片内地址线A0~A11寻址，其中的片内地址线A11与字线扩展有关。

12、名词解释：线选法、部分译码法、全译码法。
【解】：线选法：用CPU的片选地址线中的某一条直接控制存储器芯片的片选端，此法简单且不需要其它逻辑电路，但不利于存储系统的扩展；部分译码法：用CPU的片选地址线中的一些经译码器输出控制存储器芯片的片选端，由于片选地址线未全用，会造成存储单元有重复地址对应；全译码法：用CPU的片选地址线中的全部经译码器输出控制存储器芯片的片选端，由于片选地址线全用，译码器较复杂，因存储单元仅有惟一的地址对应，此法可方便存储系统的扩展。

13、名词解释：片内地址线、片选地址线
【解】：片内地址线：为对存储器芯片中的每一个存储单元都能寻址，CPU为存储器提供的地址线；片选地址线：CPU的地址线

中，除提供给存储器芯片的片内地址线外，其余均为片选地址线，用于确定某存储
器芯片在存储系统空间中的具体存储范围。

五：设计题

1、设某系统需装6KB的ROM，地址范围安排在0000H～17FFH。请画出使用EPROM芯片2716构成的连接线路图。
【分析】 2716的容量为2K×8，需用3片进行字扩展。2716有8条地址线（O7～O0）正好与CPU的地址总线（D7～D0）连接；11条地址线（A10～A0）与CPU的低位地址线（A10～A0）连接。2716选片信号（CS）的连接是一个难点，需要考虑两个问题：一是与CPU高位地址线（A15～A11）和控制信号（IO／M、RD）如何连接，二是根据给定的地址范围如何连接。假如选择译码法，根据给定的地址范围，可列出3片EPROM的地址范围如表6.1所示。
表 6.1 EPROM芯片地址范围
芯片 A15 A14 A13 A12 A11 A15 ～ A0 地址范围
(十六进制)
最低地址最高地址
EPROM1 0 0 0 0 0 00000000000 11111111111 0000H～07FFH
EPROM2 0 0 0 0 1 00000000000 11111111111 0800H～0FFFH
EPROM3 0 0 0 1 0 00000000000 11111111111 1000H～17FFH

其中，CPU的高位地址线A11、A12、A13分别与74LS138的输入端A、B、C连接，A14与使能端G2B连接，A15与使能端G2A连接；控制信号IO/M、RD经或非门与使能端G1连接。

【解】根据表6.1，EPROM与CPU的连接如图6.18所示。

2、设用2114静态RAM芯片构成4K×8位存储器，其地址范围为2000H～2FFFH。试画出连接线路图。
【分析】 2114的结构是1K×4位，要用此芯片构成4K×8位的存储器需进行字位同时扩展，需用芯片数为：M/m×N/n＝4/1×8/4＝8。可先用两片2114按位扩展方法组成1K×8的存储器组，再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线，可接地址总线A9～A0，每组中的两片2114的数据线I/O4～I/O1，则分别接数据总线的高4位D7～D4和低4位D3～D0。根据给定的地址范围，可列出每组2114芯片组的地址范围如表6.2所示。
表 6.2 RAM芯片组地址范围
芯片 A15 A14 A13 A12 A11 A10 A15 ～ A0 地址范围
(十六进制)
最低地址最高地址
RAM1 0 0 1 0 0 0 00 0000 0000 11 1111 1111 2000H～23FFH
RAM2 0 0 1 0 0 1 00 0000 0000 11 1111 1111 2400H～27FFH
RAM3 0 0 1 0 1 0 00 0000 0000 11 1111 1111 2800H～2BFFH
RAM4 0 0 1 0 1 1 00 0000 0000 11 1111 1111 2C00H～2FFFH
假如将高6位地址A15～A10用74LS138进行译码来控制各芯片的片选端，由表6.2可知，高3位地址线A15～A13可分别接74LS138使能端的G2B、G2A、G1，低3位地址线A12～A10可分别接74LS138输入端的C、B、A。控制信号IO/M、WR经与非门接2114的写允

许信号WE。
【解】 RAM存储芯片2114与CPU的连接线路图如图6.19所示。

　
　

3、设用单片存储容量为16K×1位的Intel 2116动态RAM芯片组成一个16K×8位的存储器，其地址范围为4000H～7FFFH。试画出连接线路图。
【分析】因2116芯片的容量为16K×1故需用8片按位扩展方法才能组成16K×8的存储器。每片2116芯片上有一条I/O线，正好分别与CPU的8条数据总线D7～D0相连。为解决2116用7个地址输入端传送14位地址的矛盾，地址信息的输入采用分时方式，因此，CPU在读或写存储器时，由M／IO信号经过行列选通信号发生器，产生相应的行地址选通信号RAS、RAS，列地址选通信号CAS、CAS和读写控制信号WE，分别送到2116和地址多路转换器。当A15＝0，A14＝1及IO/M＝0时，利用RAS信号使动态RAM被选中。CPU的地址总线A13～A0上的行地址A6～A0和列地址A13～A7，分别在RAS和CAS的控制下，经地址多路转换器，被分别送入2116芯片内部的行地址锁存器和列地址锁存器，经译码后，选中被寻址的存储单元。
【解】动态RAM存储芯片2116与CPU的连接线路图如图6.20所示。

4、有一8位微机系统中，其内存地址空间分配为：0000H～1FFFH的8K字节为EPROM；2000H～2FFFH的4K字节为静态RAM；3000H～3FFFH的4K字节为待扩存储空间。要求EPROM用Intel 2716，RAM用Intel 2114，用74LS138译码器作片选控制，试画出其连接图。
【分析】2716的容量为2K×8，需用4片进行字扩展。2716有8条地址线（O7～O0）正好与CPU的地址总线（D7～D0）连接；11条地址线（A10～A0）与CPU的低位地址线（A10～A0）连接。2114的结构是1K×4位，要用此芯片构成4K×8位的存储器需进行字位同时扩展，需用芯片数为：M/m×N/n＝4/1×8/4＝8。可先用两片2114按位扩展方法组成1K×8的存储器组，再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线，可接地址总线A9～A0，每组中的两片2114的数据线I/O4～I/O1，则分别接数据总线的高4位D7～D4和低4位D3～D0。根据给定的地址范围，可列出每组2114芯片组的地址范围和4片2716芯片的地址范围如表6.3所示。

表 6.3 EPROM、RAM芯片组地址范围
芯片 A15 A14 A13 A12 A11 A10 A15 ～ A0 地址范围
(十六进制)
最低地址最高地址
EPROM1 0 0 0 0 0 0/1 00 0000 0000 11 1111 1111 0000H～07FFH
EPROM2 0 0 0 0 1 0/1 00 0000 0000 11 1111 1111 0800H～0FFFH
EPROM3 0 0 0

1 0 0/1 00 0000 0000 11 1111 1111 1000H～17FFH
EPROM4 0 0 0 1 1 0/1 00 0000 0000 11 1111 1111 1800H～1FFFH
RAM1 0 0 1 0 0 0 00 0000 0000 11 1111 1111 2000H～23FFH
RAM2 0 0 1 0 0 1 00 0000
0000 11 1111 1111 2400H～27FFH
RAM3 0 0 1 0 1 0 00 0000 0000 11 1111 1111 2800H～2BFFH
RAM4 0 0 1 0 1 1 00 0000 0000 11 1111 1111 2C00H～2FFFH

对于2716和2114分别需要11条和10条地址线实现片内字选。高位地址线A13、A12、A11用于EPROM和RAM芯片的片选。由于2114的存储容量为1K，而74LS138译码器的每条译码输出线可寻址2K字节的存储空间，因此需用A10与74LS138译码器的译码输出端进行逻辑组合(即二次译码)后，才能对2114进行片选。
【解】根据地址范围表6.3可画出2716和2114的连接图如图6.21所示。

5、在有16根地址总线的微机系统中，采用2732 EPROM存储器芯片，形成8K字节的程序存储器，试画出存储器芯片的连接电路。
【分析】因为2732 芯片的容量为4K×8位，为了存储16位指令字，需要使用两片此类芯片并联组成一组。其中，数据总线的高8位D15～D8和低8位D7～D0分别与两片2732的数据输出线O7～O0相连；低位地址线A12～A1接至两片2716的A11～A0；其余的高位地址线和M/IO(高电平)控制信号组合用来产生选片信号CS与2732的CE信号连接，控制信号RD与2732的OE相连。
【解】两片EPROM 2732组成的程序存储器如图6.22所示。

6、请用Intel 6116 RAM存储器芯片构成2K字的存储器，画出电路连接图。
【分析】因为6116 芯片的容量为2K×8位，要构成2K字存储器，需要使用两片此类芯片并联组成。其中，CPU的数据总线的高8位D15～D8和低8位D7～D0分别与两片6116的数据输入输出线I/O7～I/O0相连；CPU的低位地址线A11～A1接至两片6116的A10～A0；地址信号A0和控制信号BHE分别与两片6116的选片信号CE相连，用于选择偶数地址的低位库和奇数地址的高位库；控制信号RD和WR分别与6116的OE和WE相连。
【解】两片6116组成的2K字存储器如图6.23所示。

实验2
1、求内存单元中所定义的两个字节变量的连续内容之和。要求用三种不同的方法实现，下面已给出一种方法，请自编出另两种方法的程序（提示：（1）用定义字的形式实现，（2）用直接寻址方式实现）
1.源程序如下：
DATA SEGMENT
A DB 5CH,85H ;两字节运算数
B DB 43H,0ABH
DATA ENDS
CODE SEGMENT
ASSUME CS:CODE,ds:DATA
START:
MOV AX,DATA
MOV DS,AX
MOV SI,0 ;置位移量初值
MOV AL,A[S

I] ;取加数低位
ADD AL,B[SI] ;两数相加
MOV A[SI],AL ; 存回A单元
INC SI ; ；调整位移量
MOV AL,A[SI] ;取加数高位
ADC AL,B[SI] ;带进位加
MOV A[SI],AL ;存回A单元
MOV AH,4CH
INT 21H
CODE ENDS
END START