基于单片机的锁相环频率合成器设计
摘要
在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域,都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好,但其频率单一，或只能在极小的范围内进行微调。
锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。
本课题给出一种以单片集成PLL芯片74HC4046为核心，并通过AT89C51 单片机对74HC4046进行控制来实现锁相频率合成器的设计方法，设计一个由单片机、定时计数器及单片集成锁相环路组成的可编程控制频率合成器。本文在介绍了74HC4046芯片的内部功能结构的基础上，探讨了锁相频率合成器的基本原理和工作特性,给出了74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。该设计经仿真测试证明,锁相效果良好,结构精简，性能可靠。
关键词:74HC4046； AT89C51；频率合成器
Abstract
In the design and development process of modern electronic technology, especially in communication, radar, aviation, aerospace, instrumentation and other fields, are needed to further improve the precision offrequency frequency source is a series of high precision, high stability. In this way, the oscillator has beenunable to meet the development requirements of various applications, while the performance of crystaloscillator is good, but the single frequency, or only in the context of minimal fine-tuning.
Phase locked loop is a phase error control system. It compares the input signal and the output signal of the oscillator phase difference, thereby generating an error control signal to adjust the frequency of the oscillator, in order to achieve thesame frequency and phase with the signal input.
This topic is to design a composed of single-chip, timing counter and monolithic integrated PLL Programmable control frequency synthesizer, so the design process will involve a phase locked loop, frequency synthesizer and the microcontroller knowledge. This paper presents a monolithic integrated PLL chip 74HC4046 as the core, and through the AT89C51 MCU to control 74HC4046 to realize the design method of PLL frequency synthesizer. In this paper the basicfunctional structure of chip of 74HC4046, discusses the basic principle and working characteristics of PLL frequency synthesizer, the hardware structure andsoftware design method of PLL Frequency Synthesizer Based on 74HC4046 is given. The design of the simulation test, the lock-in effect is good, simple structure, reliable performance.
Key words:74HC4046; AT89C51; frequency synthesizer
目录
摘要 ......................................................................................................................................... I Abstract ...................................................................................................................................... II 1绪论 .. (1)
1.1 设计背景及意义 (3)
1.2 锁相环频率合成器综述 (3)
2基于单片机的锁相环频率合成器方案设计与论证 (4)
2.1 课题研究的内容与要求 (4)
2.2 方案的设计与选择 (4)
2.3 设计原理 (5)
2.3.1 锁相环基本原理 (6)
2.3.2 锁相频率合成器的基本原理 (8)
3 基于单片机的锁相环频率合成器设计方案 (10)
3.1 硬件系统的设计 (10)
3.1.1 74HC4046 (10)
3.1.2 CD4522 (15)
3.1.3 LCD1602 (16)
3.1.4 AT89C51单片机 (18)
3.2 软件系统设计 (22)
3.2.1 软件系统主程序流程图 (22)
3.2.2 键盘扫描流程图 (23)
3.2.3 脉冲计数流程图 (24)
4 电路仿真 (25)
4.1 仿真软件介绍 (25)
4.1.1 proteus (25)
4.1.2 Keil编译软件 (26)
4.2 硬件电路仿真 (27)
4.2.1 锁相环模块 (27)
4.2.2 4522分频器模块 (28)
4.2.3 单片机模块 (29)
4.2.4 显示及按键模块 (30)
结论 (31)
致谢 (32)
参考文献 (33)
附录 (34)
附录A High Speed Digital Hybrid PLL Frequency Synthesizer (34)
Abstract (34)
INTRODUCTION (34)
DH-PLL synthesizer (35)
Simulation results and discussion (36)
Conclusion (37)
REFERENCES (37)
附录B 高速数字混合锁相环频率合成器 (37)
摘要 (38)
1简介 (38)
2.DH-PLL合成器 (38)
3 仿真结果与讨论 (39)
4 结论 (39)
参考文献 (40)
附录C 程序代码 (40)
附录D 仿真结果 (44)
1绪论
锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器和解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。70 年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。1930 年己建立了同步控制理论的基础。1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。到了 40 年代，电视接收机的同步扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。在 60 年代，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题,并发表“相干通信原理”一书。到70年代林特塞(Lindscy)和查利斯(Charles) 进行了有噪声的一阶、二阶及高阶锁相环路的非线性理论分析，并作了大量实验以充实理论分析。
当前，随着数字技术的发展及微控制器在电子系统中的广泛应用，在很大程度上改变了传统的设计方法，数字频率合成技术的应用也日益广泛。数字频率合成器应用于通信设备中，使得工作频率的选择变得极为简单而又精确。并且随着大规模集成电路（LSI）技术和单片微机技术的迅速发展，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求。特别适合某些特殊场合的应用。
AT89C51 单片机是一种带4K 字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，
高性能 CMOS8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，AT89C51 单片机与工业标准的 MCS-51 指令集和输出管脚相兼容。由于将多功能8位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 单片机是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
锁相环路具有许多优良特性，它可用于频率合成与交换、自动频率调谐、模拟和数字信号的相干解调、AM 波信号的同步检波、数字通信中的位同步提取、锁相稳频、锁相倍频与分频、锁相测速与测距、锁相 FM (PM)调制与解调、微波锁相频率源及微波锁相功率放大器等。目前，锁相环路的理论研究正日臻完善，应用范围遍及整个电子技术领域。现在锁相环路正向着集成化、数字化、多用途、系列化、高速度、高性能方向迅速发展且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。
本系统环路输入端由高稳定度和高准确度的晶体振荡器经参考分频器分频后,输出基准频率,然后利用锁相环路良好的窄带跟踪特性,使压控振荡器的输出频率准确地稳定在参考频率或某次谐波上,环路芯片CD4046设有程序分频器和参考分频器,可由单片机AT89C51来编程控制,并可通过改变单片机程序,利用所提供的N,R值,来求高性能的输出频率fo。当环路锁定时，输出频率可由正式计算出。
本锁相环频率合成技术主要以模拟电路形式出现，已经成为一种成熟的频率合成技术，出现了大量的可编程控制的高集成度产品，所以在频率合成器的设计中，环路滤波器的设计成为重点，这样，对环路滤波器的分析变得重要。通过对设计产品的输出频率相位噪声、杂散输出和转换时间的理论分析，可以尽可能地设计出高质量的产品。随着数字技术的发展，直接数字频率合成技术(DDS)越来越受到重视，和模拟的技术相比较，DDS 具有高分辨率和快速频率转换时间的优势，但在高频输出和对寄生噪声、杂波的抑制方面还有不足，所以，目前出现了 DDS 和 PLL混合设计的频率合成技术。
基于锁相环的间接频率合成技术，又称锁相式频率合成技术，是在四十年代初根据控制理论的线性伺服环路发展起来的，它利用锁相技术实现频率的加、减、乘、除，即把一个或多个基准频率源，通过谐波发生器、混频和分频等一系列非线性器件，产生大量的谐波或组成频率，然后用锁相环把压控振荡器的频率锁定在某一组合频率上，由压控振荡器间接产生所需要的频率输出。
1.1 设计背景及意义
锁相环的用途是在收、发通信双方建立载波同步或位同步。因为它的工作过程是一个自动频率（相位）调整的闭合环路，所以叫环。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调；第二信号的调频和解调；第三信号频率合成电路。
频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。频率合成器是电子系统的心脏,是决定电子系统性能的关键设备。随着现代战争电子系统地位的与日俱升，现代雷达、现代通信、制导武器和电子对抗等系统对频率合成器提出了愈来愈高的要求。海湾战争后各国专家普遍评论：现代战争是争夺电子频谱控制权的战争。世界各国都非常重视频率合成器的发展，低相位噪声、高速捷变频率合成器发展迅速，系列化产品不断涌现，并得到广泛应用。频率合成器作用是给微波扫频信号提供一定分辨力的频率参考信号，并对微波信号输出频率进行逐点锁定，以得到高准确度和稳定度的扫频输出信号。
1.2 锁相环频率合成器综述
锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以很形象地称其为锁相器。
锁相环路处于正常工作状态时，有如下基本特点:
1.可以实现理想的频率控制。由于锁相环路包含有一个固定积分环节、环路输出无剩余稳态频差存在。
2.良好的窄带载波跟踪特性。当压控振荡器输出频率锁定在输入频率上时，位于信号频
率附近的干扰成分将以低频干扰的形式进入环路，而绝大部分干扰会受到环路滤波器的低通特性的抑制，就相当于一个窄带的高频带通滤波器。
3.良好的调制跟踪特性。锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化，表现了良好的调制跟踪性能。
4.门限性能好。锁相环路不像一般的非线性器件那样，门限取决于输入信噪比，而是由环路信噪比决定，较高的环路信噪比可取得较低的门限性能。
5.易于集成化。环路集成化与数字化为减小体积、降低成本、增加可靠性、多用途提供了条件。
2基于单片机的锁相环频率合成器方案设计与论证
2.1 课题研究的内容与要求
以PLL集成芯片74HC4046为核心，通过单片机对74HC4046进行控制来实现锁相频率合成器的设计，能够手动设置分频比。主要包括以下几个内容：
1.输入信号为1KHz的方波信号。
2.合成的频率范围为1KHz~999KHz。
3.可设置分频比为1~999。
4.采用LCD显示。
5.单片机控制电路，信号源电路、显示电路、等硬件电路设计；
6.单片机主程序
2.2 方案的设计与选择
实现频率合成的方法很多，总的可分为相干合成和非相干合成两大类。非相干合成就是利用多个独立无关的晶体振荡器作参考频率源来产生所需的频率。相干合成就是由一个高稳定度和准确度的标准信号源产生若干具有同一稳定度和准确度的频率，这些频率与基准频率之间是完全相关的，各输出频率之间也是完全相关的。相干合成按其型式分为三种: 直接式频率合成，锁相式频率合成和直接数字式频率合成，这三种不同的频率合成型式既体现了频率合成技术的发展过程，又各有优缺点。
直接合成法是最早被采用的频率合成法。它利用倍频(即乘法)、分频(即除法)、混频(即加法和减法)及滤波，从单一参考频率源产生多个所需的输出频率。优点是不同频率间的转换时间很短(<100μs)和具有很好的频率分辨率?缺点是不能产生大量的输出频率，杂散分量多，对滤波和屏蔽的要求很高，功率相当大。这种方法现在很少使用。直接数字式频率合成是一种近年发展起来的新的频率合成技术，是从相位的概念出发进行频率合成的。它采用了数字取样技术，将参考信号的频率、相位、幅度等参数转变为一组取样函数，然后直接运算出所需要的频率信号，并把数字量形式的信号通过数/模转换器转换成模拟量形式，在时域中完成频率合成。其主要优点是:转换频率的时间短(可达μs 级)，频率、相位和幅度均可实现程控?缺点是输出信号的频率上限不够高，使其在高频段应用受限。
锁相式频率合成是一种将锁相环原理应用于频率合成的方法。其优点是:由于锁相环相当于一窄带跟踪滤波器，它具有良好的窄带跟踪特性，能很好地选择所需频率的信号，抑制寄生分量，而且避免了大量使用滤波器，有利于集成化和小型化。此外，一个设计良好的LC 压控振荡器具有较高的短期频率稳定度，而高精度标准晶体振荡器则具有很好的长期频率稳定度，利用锁相环路把二者的优点结合在一起，就使锁相式频率合成法能够提供长期稳定度和短期稳定度都比较高的信号输出。
鉴于以上分析软硬件结合的方法可以设计出性能更优、功能扩展灵活、频率的稳定性良好、精度准确性高的新一代频率合成器。
2.3 设计原理
本系统由单片机控制、频率合成及压控 LC 振荡模块组成，其中频率合成器、压控振荡器产生高稳定度的正弦波形，而单片机部分是用来控制系统的各种功能及频率的可编程程序分频比并输出给数码管显示读数。系统方框图如图 2-1 所示:
图2.1 系统方框图
模块说明：
（1）单片机模块。包含单片机、键盘、LED 显示屏。它的工作原理是根据用户操作信息通过键盘输入数据，然后通过程序使单片机输出相对应的信息到频率合成模块，进而控制系统的各种功能，频率的合成及各种参数，输入的数据还可通过数码显示。（2）频率合成模块。包括与单片机连接的并行接口、频率合成器、低通滤波器、压控振荡器。它的工作原理是用一个高稳定的参考振荡器即晶振作为参考频率 fr，然后信号通过集成锁相频率合成模块进行锁定和合成，合成频率又经过低通滤波器进行环路参数调整再输出到压控振荡器，这时的输出频率为 Nfr，压控振荡器又反馈信号回该集成锁相频率合成模块，在这过程中加入单片机传输串行码来控制该集成模块的分频比。
2.3.1 锁相环基本原理
锁相环路是一个相位差自动调节系统，首先给出图2-2所示的最基本的锁相环方框图。它包括三个基本部件，压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF）。
图 2-2 基本锁相环方框图
鉴相器是相位比较装置，所以有时也叫做相位比较器或相敏检波器。它把输出信号u2(t)和参考信号 u1(t)的相位进行比较，产生对应于两个信号相位差θe 的误差电压ud(t)。
环路滤波器的作用是滤除误差电压 ud(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压uc(t)的控制，使压控振荡器的频率向参考信号的频率接近，也就是使差拍频率越来越低，直到消除频率差而锁定。
整个锁相环的工作原理，首先假设输入信号 u1(t)的角频率ω1 等于ω0，而ω0 为 VCO 的中心频率，也即控制电压uc(t)=0时的频率。此时相位差θe 为零，那么鉴相器输出也为零，环路滤波器输出也必定为零。因此 VCO 输出频率必然为其中心频率ω0。
如果输入信号 u1(t)的角频率不等于ω0，那么鉴相器会产生非零输出ud(t)，环路滤波器也将产生输出信号 uc(t)，这将使VCO的中心频率朝着相差θe 消失的方向变化。现在假设输入信号频率在 t0 时刻突变△ω，如图 3-2 所示，输入信号的相位则开始偏离输出信号相位，两者之间产生相位差，并随时间而增大。这时，鉴相器产生输出信号 ud(t)也随时间而增大，经环路滤波延迟后 uc(t)也增大，这就使得 VCO 的频率提高，相位差减小，经一段时间之后 VCO 的频率将精确地等于输入信号的频率，其最终相位差将根据所使用的环路滤波器类型可能减小到零或很小的有限值。
显然，此时 VCO 的工作频率ω2 比其中心频率ω0 高△ω。那么，环路滤波器输出 uc(t)最终应为 uc(t)= △ω/K0，K0 是 VCO 的压控增益。
如果输入信号是一个低频调制的调频信号，则环路滤波器输出就是解调出来的低频信号，因此锁相环可用作调频信号解调器。锁相环的一种奇特功能是可以抑制叠加在输入端的噪声，把深埋于噪声中的有用信号检测出来。锁相环的这些功能，就在于它是控制输出信号 u2(t)相位的伺服系统。如图2-3所示：
图 2-3 输出相位偏移图
2.3.2 锁相频率合成器的基本原理
锁相频率合成器是由锁相环路（PLL）构成的，锁相环是一种相位负反馈系统。锁相环实质是个相位误差控制系统。通过比较输入信号和压控振荡器输出信号之间的相位差, 从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，相位差势必一直在变化，鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零,相差不再随时间变化，误差电压为一固定值，环路就进入“锁定”状态。它利用环路的窄带跟踪与同步特性，将鉴相器一端 VCO 的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能。同时可得到和
参考源相同的频率稳定度。一个典型的锁相频率合成器的原理框图如图 3-3 所示 设晶振的输出频率为 fr ，VCO 的输出频率为 f0，则它们满足公式
R N f f r *0= （3.1）
其中 R 和 N 分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、 相位噪声小、电路简单易集成、易编程等特点。如图2-4所示
:
图 2-4 锁相环频率合成器的原理框图
锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或基本方程就可以获得环路的完整性能。根据图 2-4，设θi 为晶振经 R 分频器分频之后的相位,θo 为 VCO 输出相位, 为 VCO 经 N 分频器分频之后的相位，θe 为鉴相器的输出相位，环路的基本函数可以表示为:
(1) 闭环传递函数
)
()(1)()(s H s G s G S Hc +==θιθο (3.2) (2) 开环传递函数 )()()（'s H s G e
o s Ho ==θθ (3.3) 其中
G(s) = KPDKVCOF(s)/ s 称做前向传递函数
H(s) =1/ N 称做后向传递函数
KPD 为鉴相器的鉴相增益
KVCO 为VCO 的压控灵敏度
F(s)为环路滤波器的传递函数
3 基于单片机的锁相环频率合成器设计方案
3.1 硬件系统的设计
3.1.1 74HC4046
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），
输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属
微功耗器件。
1、74HC4046引脚功能介绍
如图3-1所示：
图 3-1 4046引脚图
CD4046的引脚排列，采用16脚双列直插式，各管脚功能：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
2、74HC4046内部电路原理图
如图3-2所示：
图 3-2 4046内部电原理框图
图4-2是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形（如图3-3所示）。
图3-3 比较器Ⅰ的输入和输出信号的波形图
由图可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50%（即方波），这样才能使锁定范围为最大。
相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输入信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。
CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电
元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO 的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V），若VDD<15V，则
fmax要降低一些。
3、 74HC4046工作原理
输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2=f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。
4.1.4 74HC4046典型应用
如图3-4所示：
图3-4 74HC4046的VCO组成的方波发生器
上图是用74HC4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻
R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。如图3-5所示：
图3-5 100倍频电路
图3-5用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1，假定f2 3.1.2 CD4522 图3-6 CD4522引脚图 CF反馈输入端 CP时钟输入端 D0~D3并行数据输入端 INH禁止端 ID置数控制端 Q0~Q3计数器输出端 QZ计数器零输出端 VDD正电源 VSS地 CD4522是可预置数的二一十进制1/N减计数器。其引脚见上图。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下： PE（3）=“1”时D1—D4值置进计数器；EN（4）=“0”且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=“1”且计数器（Q1—Q4）减到“0”时，QC(12)=“1”；Cr(10) =“1”时，计数器清零。 单片4522分频器如下图3-7所示： 图3-7 单片4522分频器 拨盘开关为BCD码开关，如当数据窗口显示“3”时则A和“1”“2”相连；当显示“5”时，则A和“1”“4”相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到“N”，当某时刻PE（3）=“1”，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF（13）=“1”，所以QC（12）=“1”，也即PE（3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来N个CP，QC （12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。 3.1.3 LCD1602 工业字符型液晶，能够同时显示16x02即32个字符。如图3-8所示： 综合课程设计 频率合成器的设计与仿真 前言 现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。 本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。 一、频率合成器简介 频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。 频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。 本次实验设计的是锁相频率合成器。 锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 频率合成器课程设计 总结报告 指导教师：曹俊友 组员：李刚、魏虹宇、张朋、蒙荣鸿 专业：电子信息科学与技术092 日期： 2012年1月1日 摘要：本设计是关于锁相环频率合成器的设计，设计主要由电源、自制压控振荡器（VCO）、锁相环频率合成器（PLL）、单片机控制（MCU）显示以及键盘操作五部分组成。电源部分采用稳压芯片获得稳定的3.3V以及5V的电压输出，压控振荡器采用MAX2620芯片外接电感电容并联谐振回路制成，锁相环频率合成器采用ADF4106制成，、采用AT89C52单片机作为系统的控制单元。基本要求：输出频率可改变，输出功率可调整。扩展要求：具有显示功能，具有键盘控制功能。 关键词：锁相环（PLL）、压控振荡器（VCO）、环路滤波（LPF）、单片机（MCU） Abstract：This design is about lock cirtle frequency synthesizer design, design mainly by power supply, self-control voltage control oscillation (VCO), and phase lock loop (PLL) frequency synthesizer and single-chip microcomputer control (MCU) display and keyboard five parts. The power supply voltage of the chip made steady 3.3 V and 5 V voltage output, controlled oscillator MAX2620 adopts chip made, lock cirtle frequency synthesizer made by ADF4106, by AT89C52 single chip microcomputer as system, the control unit. Basic requirements: output frequency can change, output power can be adjusted. Expand requirements: display function with the keyboard control function. Key words:Phase lock loop (PLL)、Voltage control oscillation (VCO)、LPF、SCM (MCU) 锁相环（PLL）频率合成调谐器 调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。 调谐器（高频头）原理： 高频放大：把接收来的高频电视信号进行选频放大。 本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。 混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。 结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的） 一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。为了保证本机振荡器频率频率稳定，必须加上AFT系统。由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。 二、频率合成调谐器 1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。 频率合成的方法有很多种。下图为混频式频率合成器方框图 以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。 输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。 2、锁相环频率合成器： 其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。当环路锁定时存在如下关系： ∵ fk=f0 / K 式中：fvco为压控振荡器输出信号频率。 fn=fvco / N f0 为晶振基准频率。 fk=fn K为分频系数。 ∴ fvco=N?fo / K N为可变分频器的分频系数（分频比） 彩色电视机幅载波恢复电路 高频电子线路实训报告锁相环路仿真设计 专业 学生姓名 学号 2015 年 6 月24日 锁相环应用电路仿真 锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型 首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到 压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型 2.锁相接收机的仿真电路 直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。 图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路 根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。 前言 频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。 本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。 1 总体方案设计 实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。下面列出了几种用锁相法实现频率合成的方案。 1.1方案一 图1.1 方案一原理框图 如图1.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fd的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：fo=N*fd。只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔Δf＝fr。 1.2方案二 手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率 锁相频率合成器的设计 引言： 锁相频率合成器是基于锁相环路的同步原理，有一个高准确度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环的作用产生需要的频率。 一． 设计任务和技术指标 1. 工作频率范围：300kHz —700kHz 2. 电源电压：Vcc=5V 3. 通过原理图确定电路，并画出电路图 4. 计算元件参数选取电路元件（R1，R2，C1及环路滤波器的配置） 5. 组装连接电路，并测试选取元件的正确性 6. 调试并测量电路相关参数（测量相关频率点，输出波形，频率转换时间t c ） 7. 总结并撰写实验报告 二． 设计方案 原理框图如下： 由上图可知，晶体振荡器的频率f i 经过M 固定分频后得步进参考频率f REF ，将f REF 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出U d 正比于两路输入信号的相位差，U d 经环路滤波得到一个平均电压U c ，U c 控制VCO 频率f 0的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或某一直流电平。锁定后的频率为f i /M=f 0/N=f REF 即f 0=(N/M)f i =Nf REF 。当预置分频数N 变化时，输出信号频率f 0随着发生变化。 三． 电路原理与设计 （一） 晶体振荡器的设计 用2.5M 晶体和非门组成2.5MHz 振荡器。如下图所示： （二） M 分频电路 分频器选用74LS163，M=100 （三）锁相环的设计 CD4046压控振荡电路图如下： 数字锁相环CD4046有两个鉴相器、一个VCO、一个源极跟随器（本实验未用）和一个齐纳二极管组成。鉴相器有两个共用的输入端PCA IN和PCB IN，输入端PCA IN既可以与大信号直接匹配，又可间接与小信号相接。 实验一 模拟锁相环模块 一、实验原理和电路说明 模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。 f 0=256K H z 64K H z U P 04U P 03B U P 02 U P 01512K H z 分频器÷4 分频器÷8 H D B 3 环路 滤波器 放大器图 2.1.1 模拟锁相环组成框图 T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06 T P P 04T P P 05 256K b itp s T P P 07带通滤波器 T P P 01 U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。在UP01内部有一个振荡器与一个高速鉴相器组成。该模拟锁相环模块的框图见图2.1.1。因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的256KHz 频率上。 模拟锁相环模块各跳线开关功能如下： 基于锁相环的频率合成电路设计 0 引言 锁相环简称PLL，是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。自从20 世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。 1 锁相环及频率合成器的原理 1．1 锁相环原理 PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。PLL通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，PLL组成的原理框图如图1所示。 PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。 通信专业课程设计——基于锁相环的频率合成器的设计 设 计 报 告 姓名：曾明 班级：通信工程2班 学号：2008550725 指导老师：粟建新 目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (4) （一）、振荡源的设计 (4) （二）、N分频的设计 (4) （三）、1KHZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、电路板制作 (7) 七、调试步骤 (8) 八、实验小结 (8) 九、心得体会 (9) 十、参考文献 (9) 附录：各芯片的管脚图 (10) 锁相环CD4046设计频率合成器 内容摘要： 频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用， 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 关键词：频率合成器CD4046 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 1kHz 2．频率稳定度f ≤1KHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO 四川师范大学本科毕业设计 基于数字式锁相环频率合成器的设计与实现 学生姓名 院系名称 专业名称 班级级班 学号 指导教师 完成时间年月日 基于数字式锁相环频率合成器的设计与实现 电子信息工程专业 学生姓名指导老师 摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！ 基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！ 数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。 关键词：锁相环频率合成晶体振荡器分频器锁相环路 The Design and Implementation of Digital Pll Frequency S ynthesizer Abstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field. Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less! Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance. Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop 基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流 第48卷第1期（总第187期） 2019年3月 火控雷达技术 Fire Control Ｒadar Technology Vol.48No.1（Series 187） Mar.2019 收稿日期：2018-10-24作者简介：饶睿楠（1977－），男，高级工程师。研究方向为频率综合器及微波电路技术。 24GHz 射频前端频率合成器设计 饶睿楠 王 栋 余铁军 唐 尧 （西安电子工程研究所西安710100） 摘要：随着微波射频集成电路集成度越来越高， 24GHz 频段的高集成雷达收发芯片逐渐大规模使用。其中英飞凌科技公司的24GHz 锗硅工艺高集成单片雷达解决方案就是其中具有代表性的一种，被大量应用在液位或物料检测、照明控制、汽车防撞、安防系统。FMCW 为此种应用最多采用的信号调制方式。本文采用锁相环频率合成方案，产生系统所需的FMCW 调制信号。关键词：24GHz 射频前端；FMCW ；频率综合器BGT24AT2ADF4159中图分类号：TN95文献标志码：A 文章编号：1008－8652（2019）01－066－04 引用格式：饶睿楠，王栋，余铁军，唐尧．24GHz 射频前端频率合成器设计［ J ］．火控雷达技术，2019，48（1）：66－69． DOI ：10．19472/j．cnki．1008－8652．2019．01．014 Design of a Frequency Synthesizer for 24GHz ＲF Front Ends Ｒao Ｒuinan ，Wang Dong ，Yu Tiejun ，Tang Yao （Xi'an Electronic Engineering Ｒesearch Institute ，Xi'an 710100） Abstract ：With the increasing integration of microwave and radio-frequency integrated circuits ，highly integrated radar transceiver chips in 24GHz band have gradually found large-scale applications．Among those chips ，Infineon's 24GHz SiGe monolithic radar solution is a typical one．It has found wide applications in liquid （or material ）detec-tion ，lighting control ，automotive collision avoidance ，and security systems．FMCW is the most widely used signal modulation method in these applications．This paper uses PLL frequency synthesis scheme to generate FMCW mod-ulation signals required by the system． Keywords ：24GHz ＲF front end ；FMCW ；frequency synthesizer ；BGT24AT2；ADF4159 0引言 24GHz 频段雷达大量用于液位检测、照明控制、汽车防撞、安防等领域。近年来由于微波集成电路的高速发展，单芯片电路集成度越来越高，出现了一大批高集成、多功能的射频微波集成电路，以前需要几片或十几片芯片的电路被集成在一片集成电路之中。英飞凌公司推出的基于锗硅工艺的高集成单片雷达解决方案就是其中对具代表性的产品之一。FMCW 信号调制方式被广泛的应用于此类产品。本文采用英飞凌公司BGT24AT2单片信号源芯片与ADI 公司ADF4159锁相环芯片构成24GHz 射频前端频率合成器部分，产生了24GHz 24．2GHz FM-CW 发射信号。 1BGT24AT2锗硅24GHz MMIC 信号源芯片基本指标 BGT24AT2是一款低噪声24GHz ISM 波段多功能信号源。内部集成24GHzVCO 和分频器。3路独立的ＲF 输出可分别输出+10dBm 的信号，通过SPI 可对输出信号功率进行控制。发射信号的快速脉冲和相位反向可通过单独的输入引脚或通用的SPI 控制接口进行控制。片内集成输出功率及温度传感器，可对芯片工作情况进行监控。芯片工作的环境温度为－40? 125?，满足汽车级环境应用要求。封装为32脚VQFN 封装，单3．3V 电源供电，节省了大量板上空间。其原理框图如图1所示。 PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。 基于MC145152+MC12022+MC1648L+LM358 的锁相环电路 一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征： （1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。 （2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。 （3）它有一个参考振荡器，可外接晶体振荡器。 （4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。 （5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频 器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信 号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中 鉴相，输出的误差信号（φR、φV）经低通滤波器形成 直流信号，直流信号再去控制压控振荡器的频率。 当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和 准确度的任意频率。原理框图如右图： 南京机电职业技术学院 毕业设计(论文) 题目 40MHz简易锁相环的设计 系部电子工程系专业电子信息技术工程 姓名王鑫学号 G1210145 指导教师吕彬森 2015 年 04 月09日 摘要 在无线收发信机电路中，除了发射机和接收机外，还有一个非常重要的部分就是本地振荡电路。为了保证本地振荡模块输出信号的频率稳定性和较低的相位噪声，通常本振采用锁相环技术来实现，特别在无线通信领域。 本文阐述了锁相环的基本结构和工作原理，从锁相环稳定性的角度出发，给出了无线通信电路中使用40MHz 锁相环的电路设计，并且将方案中锁相环电路进行了仿真，最终满足40MHz 锁相环的设计要求。 关键词：锁相环；鉴相器；压控振荡器 Abstract（外语专业的需要） 【英文摘要正文输入】 In the wireless transceiver circuit, in addition to the transmitter and the receiver, there is a very important part of the local oscillator circuit is. In order to ensure the stability of the local oscillator module, output signal frequency and low phase noise, the vibration by using phase locked loop technique, especially in the field of wireless communications. This paper introduces the basic structure and working principle of the phase-locked loop PLL, starting from the stability of the 40MHz PLL circuit design is given of the use of wireless communication circuit, and the scheme of PLL circuit simulation, and ultimately meet the design requirements of 40MHz phase locked loop. Keywords: Attenuation network; Attenuation quantity; Amplifier; broadband 频率合成器的设计与制作 这次课程设计的主要内容是频率合成器的设计与制作，首先了解什么是频率合成器。它有哪几个部分组成，哪些参数对它的技术指标有影响，然后是选择元器件，搭试电路，排版安装，测试数据，分析结果。 随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。 频率合成器：通过对频率进行加、减、乘、除的运算，可从一个高稳定度和高准确度的标准频率源，产生大量的具有同一稳定度和准确度的不同频率。 频率合成的方法很多，大致可分为直接合成法和间接合成法俩种。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但它也存在一些不可克服的缺点，用这种方法合成的频率范围将受到限制。更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制。而间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。频率合成器是从一个或多个参考频率中产生多种频率的器件。它在信息通信方面得到了广泛的应用，并有新的发展。 频率合成器的核心组成是锁相环路（PLL）。锁相的意义是一种相位负反馈控制系统，它利用相位的稳定来实现频率锁定，即“锁相”。控制电路是利用反馈原理实现对自身的调节与控制。AGC、AFC、PLL 分别对交流信号的三个参数振幅、频率、相位进行自动控制。能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。实现锁相的方法称为“锁相技术”。锁相环路广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。 这里首先对锁相环路作一个简单介绍。 9.1 锁相环路的基本组成及工作原理 9.1.1 锁相环路的基本组成 锁相环路的基本组成框图如图9.1.1所示。 锁相环主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。 鉴相器（PD）实现相位差——电压的转换。将鉴相器替代AFC 系统中的鉴频器就得到锁相环路的方框图。 鉴相器（鉴相器）（PD）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。 图1基于锁相环的频率合成器..
锁相环电路设计
频率合成器设计报告
锁相环(PLL)频率合成调谐器
锁相环应用电路仿真
频率合成器的设计
锁相环电路
锁相环频率合成器
模拟锁相环实验报告
基于锁相环的频率合成电路设计
锁相环CD4046设计频率合成器
基于数字式锁相环频率合成器的设计与实现
基于Matlab的数字锁相环的仿真设计
24GHz射频前端频率合成器设计
PLL(锁相环)电路原理及设计 [收藏]
【原创】锁相环PLL制作与调试要点.
简述锁相环
频率合成器的设计与制作